阵列基板、显示面板和大玻璃面板

摘要

本申请涉及一种阵列基板和包括该阵列基板的显示面板与大玻璃面板，其中，阵列基板设有测试结构，测试结构包括基底和依次叠设于基底上的第一导电层、绝缘层、第二导电层和钝化层，钝化层开设有依次贯穿钝化层、第二导电层和绝缘层并停止于第一导电层的第一凹槽和贯穿钝化层并停止于第二导电层的第二凹槽，第一凹槽和第二凹槽中的其中一个凹槽为大凹槽，其余凹槽为小凹槽，大凹槽的开口尺寸大于小凹槽的开口尺寸，大凹槽的开口尺寸大于或等于300μm；钝化层上形成有覆盖第一凹槽的内壁和第二凹槽的内壁以连接第一导电层和第二导电层的测试电极。上述阵列基板，通过优化测试结构中的凹槽分布和尺寸，避免测试过程中的探针与基板灼伤现象。

权利要求

1.一种阵列基板，所述阵列基板分为位于中间区域的显示区域和位于外围区域的非显示区，所述非显示区内设有测试结构，其特征在于，所述测试结构包括：基底；

第一导电层，形成于所述基底上；

绝缘层，形成于所述第一导电层上；

第二导电层，形成于所述绝缘层上，所述第一导电层和所述第二导电层中的其中一层作为信号输出端与所述显示区域连接；

钝化层，形成于所述第二导电层上，所述钝化层开设有贯穿所述钝化层并延伸至所述第一导电层的第一凹槽和贯穿所述钝化层并延伸至所述第二导电层的第二凹槽，所述第一凹槽中的多个凹槽和所述第二凹槽中的多个凹槽中的其中一个凹槽为大凹槽，其余凹槽为小凹槽，所述大凹槽的开口尺寸大于所述小凹槽的开口尺寸，且所述大凹槽的开口尺寸大于或等于300μm，所述开口尺寸为所述凹槽的最小开口宽度；

测试电极，形成于所述钝化层上，所述测试电极覆盖所述第一凹槽的内壁和所述第二凹槽的内壁以连接所述第一导电层和所述第二导电层。

2.如权利要求1所述的阵列基板，其特征在于，所述小凹槽包括多个所述第一凹槽和多个所述第二凹槽，定义所述小凹槽中的第一凹槽和第二凹槽分别为第一小凹槽和第二小凹槽，所述第一小凹槽和所述第二小凹槽的开口形状相同，所述第一小凹槽和所述第二小凹槽交替分布，且相邻所述小凹槽之间的间距相等。

3.如权利要求1所述的阵列基板，其特征在于，所述测试结构具有多个所述小凹槽，所述大凹槽的开口形状和所述小凹槽的开口形状均呈矩形，所述小凹槽以阵列形式设于所述大凹槽的侧边，设有所述大凹槽和所述小凹槽的凹槽分布区域为正方形分布区域。

4.如权利要求3所述的阵列基板，其特征在于，所述大凹槽位于所述正方形分布区域的中间位置，所述小凹槽对称设于所述大凹槽的两相对侧边。

5.如权利要求4所述的阵列基板，其特征在于，定义在垂直于所述侧边的方向上，所述正方形分布区域的长度为D1，所述大凹槽的长度为D2，所述小凹槽分布区域的长度为D3，则，500μm≤D1≤1000μm，3/4≤D2/D1≤11/12，1/12≤2*D3/D1≤1/4。

6.如权利要求1所述的阵列基板，其特征在于，所述显示区域包括扫描线和数据线，所述阵列基板包括第一组所述测试结构和第二组所述测试结构，其中，第一组所述测试结构的信号输出端与所述扫描线连接，第二组所述测试结构的信号输出端与所述数据线连接。

7.如权利要求6所述的阵列基板，其特征在于，所述扫描线与所述第一导电层位于同一层，所述数据线与所述第二导电层位于同一层，第一组所述测试结构以所述第一组所述测试结构中的第一导电层作为信号输出端与所述扫描线连接，第二组所述测试结构以所述第二组测试结构中的第二导电层作为信号输出端与所述数据线连接。

8.如权利要求6所述的阵列基板，其特征在于，所述显示区域还包括公共电极，所述阵列基板还包括第三组所述测试结构，所述第三组所述测试结构的信号输出端与所述显示区域的公共电极连接。

9.如权利要求6所述的阵列基板，其特征在于，各组所述测试结构至少包括靠近所述显示区域两端的两个所述测试结构。

10.如权利要求1所述的阵列基板，其特征在于，所述显示区域包括像素电极，所述像素电极与所述测试电极位于同一层。

11.如权利要求10所述的阵列基板，其特征在于，所述测试电极和像素电极均为铟锡氧化物。

12.如权利要求1所述的阵列基板，其特征在于，所述第一导电层和所述第二导电层均为金属层。

13.一种显示面板，其特征在于，包括相对设置的阵列基板和彩膜基板，其中，所述阵列基板为权利要求1至12任一项所述的阵列基板。

14.一种大玻璃面板，其特征在于，包括多条延伸至所述大玻璃面板边缘的测试走线以及多个显示面板，各所述显示面板为权利要求13所述的显示面板，各所述显示面板中的测试结构的第一导电层或第二导电层与所述测试走线连接以从所述测试走线获取测试信号。

说明书

阵列基板、显示面板和大玻璃面板

技术领域

[0001] 本申请涉及显示领域，特别是涉及一种阵列基板、显示面板和大玻璃面板。

背景技术

[0002] 显示装置的制备过程包括多个工艺步骤，如胶框涂布、液晶滴落(ODF)、对位组装、UV光配向、切割、偏光片偏贴、绑定等，在完成一些关键工艺如对位组装后以及切割后都会
进行测试，以判断当前流片是否正常，若正常，则进入下一步工艺，如异常，则不进入一下步
工艺，从而避免出现异常后仍执行后续制备工艺而浪费时间和成本。为进行测试，需要在阵
列基板上设置测试结构接入测试信号，并通过测试结构将测试信号传递给显示区域，驱动
显示区域的开关阵列工作。为提高阵列基板内部走线的灵活性，测试结构的内部设置两层
导电层，在测试结构顶部开设凹槽并覆盖有测试电极，使测试电极与各导电层连接，根据阵
列基板内部走线设计选择其中一导电层与显示区域连接，外部测试探针插入凹槽后与测试
电极接触，便可进行测试。目前的测试结构中，上述凹槽尺寸相同且呈阵列分布，且为了增
加凹槽的数量，凹槽的尺寸都设计得比较小，一般为数十微米级别，测试探针随意插入其中
一个凹槽便可进行测试。然而，在实际操作中，当探针插入上述凹槽中进行测试时，经常会
出现在与探针接触的凹槽处灼伤基板或探针。

发明内容

[0003] 基于此，有必要针对通过目前的测试结构对面板进行测试时容易灼伤基板或探针的技术问题，提出一种新的阵列基板、显示面板和大玻璃面板。

[0004] 一种阵列基板，所述阵列基板分为位于中间区域的显示区和位于外围区域的非显示区，所述非显示区内设有测试结构，所述测试结构包括：

[0005] 基底；

[0006] 第一导电层，形成于所述基底上；

[0007] 绝缘层，形成于所述第一导电层上；

[0008] 第二导电层，形成于所述绝缘层上，所述第一导电层和所述第二导电层中的其中一层作为信号输出端与所述显示区域连接；

[0009] 钝化层，形成于所述第二导电层上，所述钝化层开设有贯穿所述钝化层并延伸至所述第一导电层的第一凹槽和贯穿所述钝化层并延伸至所述第二导电层的第二凹槽，所述
第一凹槽和所述第二凹槽中的其中一个凹槽为大凹槽，其余凹槽为小凹槽，所述大凹槽的
开口尺寸大于所述小凹槽的开口尺寸，且所述大凹槽的开口尺寸大于或等于300μm；

[0010] 测试电极，形成于所述钝化层上，所述测试电极覆盖所述第一凹槽的内壁和所述第二凹槽的内壁以连接所述第一导电层和所述第二导电层。

[0011] 在其中一个实施例中，所述小凹槽包括多个所述第一凹槽和多个所述第二凹槽，定义所述小凹槽中的第一凹槽和第二凹槽分为为第一小凹槽和第二小凹槽，所述第一小凹
槽和所述第二小凹槽的开口形状相同，所述第一小凹槽和所述第二小凹槽交替分布，且相
邻所述小凹槽之间的间距相等。

[0012] 在其中一个实施例中，所述测试结构具有多个所述小凹槽，所述大凹槽的开口形状和所述小凹槽的开口形状均呈矩形，所述小凹槽以阵列形式设于所述大凹槽的侧边，设
有所述大凹槽和所述小凹槽的凹槽分布区域为正方形分布区域。

[0013] 在其中一个实施例中，所述大凹槽位于所述正方形分布区域的中间位置，所述小凹槽对称设于所述大凹槽的两相对侧边。

[0014] 在其中一个实施例中，定义在所述大凹槽和所述小凹槽的排列方向上，所述正方形分布区域的长度为D1，所述大凹槽的长度为D2，则， 500μm≤D1≤1000μm，3/4≤D2/D1≤
11/12。

[0015] 在其中一个实施例中，所述显示区域包括扫描线和数据线，所述阵列基板包括第一组所述测试结构和第二组所述测试结构，其中，第一组所述测试结构的信号输出端与所
述扫描线连接，第二组所述测试结构的信号输出端与所述数据线连接。

[0016] 在其中一个实施例中，所述扫描线与所述第一导电层位于同一层，所述数据线与所述第二导电层位于同一层，第一组所述测试结构以所述第一组所述测试结构中的第一导
电层作为信号输出端与所述扫描线连接，第二组所述测试结构以所述第二组测试结构中的
第二导电层作为信号输出端与所述数据线连接。

[0017] 在其中一个实施例中，所述显示区域还包括公共电极，所述阵列基板还包括第三组所述测试结构，所述第三组所述测试结构的信号输出端与所述显示区域的公共电极连
接。

[0018] 在其中一个实施例中，各组所述测试结构至少包括靠近所述显示区域两端的两个所述测试结构。

[0019] 在其中一个实施例中，所述显示区域包括像素电极，所述像素电极与所述测试电极位于同一层。

[0020] 在其中一个实施例中，所述测试电极和像素电极均为铟锡氧化物。

[0021] 在其中一个实施例中，所述第一导电层和所述第二导电层均为金属层。

[0022] 一种显示面板，包括相对设置的阵列基板和彩膜基板，其中，所述阵列基板为上述任一项所述的阵列基板。

[0023] 一种大玻璃面板，包括多条延伸至所述大玻璃面板边缘的测试走线以及多个显示面板，各所述显示面板为上述所述的显示面板，各所述显示面板中的测试结构的第一导电
层或第二导电层与所述测试走线连接以从所述测试走线获取测试信号。

[0024] 上述阵列基板具有测试结构，测试结构设有多个凹槽，一部分凹槽延伸至第一导电层，一部分凹槽延伸至第二导电层，覆盖测试电极后，第一导电层和第二导电层均与测试
电极接触而相互相接，测试探针插入凹槽与测试电极连接后，第一导电层和第二导电层均
可作为信号输出端与显示区域连接，实现测试信号的传输而进行测试。在本申请中，选取其
中一个凹槽作为大凹槽，而其余凹槽作为小凹槽，其中，大凹槽的开口尺寸大于或等于300μ
m，小凹槽的开口尺寸较小，可为数微米级别或数十微米级别，通过优化凹槽的排布和尺寸，
将大凹槽作为与测试探针的连接区域，实验表明，当测试探针插入上述大凹槽后，不会出现
上述灼伤现象。

附图说明

[0025] 图1为本申请一实施例中阵列基板结构示意图；

[0026] 图2a为本申请一实施例中测试结构各凹槽分布俯视图；

[0027] 图2b为对应图2a中AA＇截面的侧剖图；

[0028] 图3a为本申请另一实施例中测试结构各凹槽分布俯视图；

[0029] 图3b为对应图3a中AA＇截面的侧剖图；

[0030] 图4为本申请一实施例中大玻璃面板结构示意图。

具体实施方式

[0031] 为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的可选实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所
描述的实施例。相反地，提供这些实施例的目的是使对本申请的公开内容更加透彻全面。

[0032] 除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具
体的实施例的目的，不是旨在于限制本申请。本文所使用的术语“及/或”包括一个或多个相
关的所列项目的任意的和所有的组合。

[0033] 需要说明的是，当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。

[0034] 在一实施例中，如图1所示，阵列基板分为位于中间区域的显示区AA和位于外围区域的非显示区NA，在非显示区NA内设有测试结构100。参考图2a 和图2b所示，测试结构100
包括基底110，基底110上形成有第一导电层120，第一导电层120上形成有绝缘层130，绝缘
层130上形成有第二导电层140，其中，第一导电层和第二导电层均可为导电性能较好的金
属层，第二导电层140 上形成有钝化层150，钝化层150上开设有依次贯穿钝化层150、第二
导电层140 和绝缘层130并停止于第一导电层120的第一凹槽和贯穿钝化层150并停止于第
二导电层140的第二凹槽，即第一凹槽的底部为第一导电层120，第二凹槽的底部为第二导
电层140，其中，选取第一凹槽和第二凹槽中的一个为大凹槽160，其余为小凹槽170，大凹槽
160的开口尺寸大于小凹槽170的开口尺寸，且大凹槽160的开口尺寸具体大于或等于300μ
m，钝化层150还形成有一层测试电极 180，测试电极180覆盖第一凹槽的内部和第二凹槽的
内壁，即覆盖大凹槽160 的内壁以及各小凹槽170的内壁，从而连接第一导电层120和第二
导电层140。上述测试结构100中的第一导电层120或第二导电层140作为该测试结构100 的
信号输出端与显示区域连接以向显示区域AA输送测试信号。需要说明的是，上述凹槽开口
尺寸指的是凹槽的最小开口宽度，当凹槽为圆形时，该开口只存为圆的直径，当该开口为矩
形时，该开口为矩形的最短边的边长。

[0035] 在本申请中，阵列基板的非显示区域设有测试结构，测试结构与阵列基板的显示区域连接，可以理解的，与显示区域连接指的是与显示区域中的待测结构连接。由于第一导
电层和第二导电层均与测试电极连接，因此，第一导电层和第二导电层实际是电连接关系，
可以以第一导电层和第二导电层中的任意导电层作为测试结构的信号输出端与显示区域
连接，具体需根据阵列基板内部整体走线设定。测试探针插入凹槽后，通过测试结构将测试
信号输送至显示区域的待测结构，便可实现测试。本申请优化凹槽的分布和尺寸，扩大其中
一个凹槽的开口尺寸，形成大凹槽，其余凹槽为开口尺寸较小的小凹槽，其中，大凹槽的开
口尺寸大于或等于300μm，在满足大凹槽的开口尺寸后，小凹槽的开口尺寸可尽量做小，只
要当前光刻工艺能实现即可，以减小该测试结构的占据面积。以大凹槽作为与探针接触的
区域，实验表明，当对凹槽进行上述优化后，将测试探针插入大凹槽内进行测试时，不会出
现上述所述的灼伤现象，能确保测试的正常进行，提高产品良率。

[0036] 在一实施例中，如图2a和2b所示，选取一个第一凹槽作为大凹槽160，其余凹槽作为小凹槽170。在另一实施例中，如图3a和3b所示，选取一个第二凹槽作为大凹槽160，其余
凹槽作为小凹槽170。由于测试电极180既覆盖第一凹槽，也覆盖第二凹槽，选取第一凹槽和
第二凹槽中的任意一个作为大凹槽与测试探针连接，都能使第一导电层120和第二导电层
140均带电。

[0037] 在一些实施例中，除对大凹槽的尺寸进行优化外，对小凹槽的分布也进行了优化。在一具体实施例中，如图2b所示，小凹槽170具体包括多个延伸至第一导电层120的第一凹
槽和多个延伸至第二导电层140的第二凹槽，为方便区分，定义小凹槽中的第一凹槽为第一
小凹槽，定义小凹槽中的第二凹槽为第二小凹槽，如图2a所示，小凹槽170包括第一小凹槽
171和第二小凹槽172，结合图2a所示，第一小凹槽171和第二小凹槽172的开口形状相同，且
第一小凹槽172和第二小凹槽172交替部分，相邻小凹槽之间的间距相等。在本实施例中，在
小凹槽分布区域，测试电极与第一导电层和第二导电层的接触面积相等，且第一小凹槽和
第二小凹槽均匀分布，使第一导电层接入电信号的分布以及第二导电层接入电信号的分布
更加均匀，提高测试的稳定。

[0038] 在一实施例中，如图2a所示，测试结构100具有一个大凹槽160和多个小凹槽170，其中，大凹槽160的开口形状和小凹槽的开口形状均呈矩形，小凹槽 170以阵列形式设于大
凹槽160的侧边，使得大凹槽160和小凹槽170围成的凹槽分布区域为正方形分布区域。在本
实施例中，大凹槽和小凹槽的开口均呈矩形，且凹槽分布区域呈正方形，凹槽形状简单且排
列整齐，有利于简化制造工艺。在一实施例中，大凹槽160可位于上述正方形分布区域的中
间位置，小凹槽170则对称设于大凹槽160的两相对侧边。大凹槽160作为插入测试探针的区
域，将其设于测试结构的中间区域，符合将测试探针插入测试结构中间位置的对准习惯，能
够使测试探针更加准确地插入到大凹槽160内。在一实施例中，当小凹槽170设于大凹槽160
的两相对侧边时，在垂直于该侧边的方向上，定义上述正方形分布区域的长度为D1，并定义
上述大凹槽的长度为D2，定义小凹槽分布区域的长度为D3，则满足500μm D1≤1000μm，3/4
≤D2/D1≤11/12， 1/12≤2*D3/D1≤1/4。实验表明，当测试结构尺寸满足上述条件时，测试
探针能快速对准大凹槽且测试过程中不会出现灼伤现象，测试结构的整体占据空间也较
小。

[0039] 在一实施例中，显示区域包括开关阵列，具体可为薄膜晶体管阵列，且显示区域还包括扫描线和数据线，如图1所示，扫描线SL和数据线DL位于不同层次且纵横交错，其中，扫
描线SL与开关阵列的控制端连接，数据线DL与开关阵列的输入端连接，阵列基板包括至少
两组上述测试结构，分别为第一组测试结构210和第二组测试结构220，其中第一组测试结
构210的信号输出端与扫描线SL连接，第二组测试结构220的信号输出端与数据线DL连接。
在本实施例中，通过第一组测试结构和第二组测试结构分别与扫描线和数据线连接，可为
显示区域的开关阵列输送测试信号，使开关阵列工作，并判断开关阵列是否正常，完成测
试。

[0040] 在一实施例中，显示区域内的扫描线SL可与测试结构中的第一导电层120 位于同一层，显示区域内的数据线DL可与测试结构中的第二导电层140位于同一层，在进行走线设
计时，具体可以将第一组测试结构210中的第一导电层120 作为信号输出端与扫描线SL连
接，并将第二组测试结构220中的第二导电层140 作为信号输出端与数据线DL连接。在本实
施例中，当两个需要连接的结构位于同一层时，可在当前层次进行走线，而不需设计过孔，
且在制备工艺中，可通过一次光刻工艺形成连接走线以及位于连接走线两端的结构，从而
简化工艺步骤。在其他实施例中，当阵列基板走线复杂而会涉及到跨线情况时，第一测试结
构210中也可以以其第二导电层140作为信号输出端，从该第二导电层140 引出连接走线并
通过过孔与扫描线SL连接。同理，第二测试结构220也可以以其第一导电层120作为信号输
出端，从该第一导电层120引出连接走线并通过过孔与数据线DL连接。

[0041] 在一实施例中，显示区域还包括公共电极，此时，非显示区域还包括第三组测试结构，第三组测试结构的信号输出端与显示区域的公共电极连接，以为公共电极提供测试信
号。

[0042] 在一实施例中，如图1所示，上述每组测试结构可包括至少两个测试结构，该两个测试结构分别靠近显示区域AA的两端；如第一组测试结构210中的两个测试结构分别靠近
显示区域AA的两端，且其中一个测试结构靠近第一条扫描线，另一个测试结构靠近最后一
条扫描线，两端的测试结构均与扫描线连接；第二组测试结构220中的两个测试结构分别靠
近显示区域AA的两端，且其中一个测试结构靠近第一条数据线，另一个测试结构靠近最后
一条数据线，两端的测试结构均与数据线连接。由于信号在传输过程中会衰减，走线越长衰
减越严重，从而导致显示区域不同位置接收到的信号不均匀，在本实施例中，通过限定每组
测试结构中测试结构的数量和位置，使显示区域内各扫描线和各数据线上的信号分布更加
均匀，提高测试的可靠性。

[0043] 在一实施例中，显示区域包括像素电极，测试结构将测试信号传输至显示区域，最终使得像素电极带电，像素电极带电后与彩膜基板上的公共电极形成电势差，控制液晶偏
转，使光线透过面板而点亮面板，因此，测试时只需要通过检查面板相应位置是否被点亮而
判断该位置是否出现异常，在本实施例中，像素电极和测试电极位于同一层，在具体的制备
工艺中，可通过一次光刻工艺同时形成像素电极和测试电极，从而简化工艺步骤。在一实施
例中，上述像素电极和测试电极均为铟镓锌氧化物(ITO)，ITO具有良好的导电性能且材质
透明，利用ITO作为像素电极，在保证电子传输能力的同时提高像素的开口率。

[0044] 本申请还涉及一种显示面板，包括相对设置的阵列基板和彩膜基板，其中，阵列基板为上文介绍的任意一种阵列基板，如图1所示，在对应虚线框300位置设置彩膜基板，使得
测试结构100露于彩膜基板外以方便接入测试探针。

[0045] 本申请还涉及一种大玻璃面板，如图4所示，大玻璃面板包括多条延伸至大玻璃面板边缘处的测试走线20以及多个上文所述的显示面板，各显示面板10 设有测试结构100，
测试结构100中的第一导电层或第二导电层与该测试走线 20连接以从测试走线20中获取
测试信号。在本申请中，在对大玻璃面板切割之前，需要对大玻璃面板中的各个显示面板10
进行测试，此时，由于大玻璃面板上覆盖有整片彩膜基板，因此无法使用测试探针与显示面
板10中的测试结构100 连接，测试结构100需通过延伸至大玻璃面板边缘的测试走线获取
测试信号。在一实施例中，测试走线20并列设置，各测试结构与测试走线连接通常会涉及到
跨线情况，当遇到跨线时，需要将测试走线和与测试结构连接的连接线设于不同层次并使
用过孔连接，如测试走线20与测试结构100中的第一导电层位于同一层，从测试结构100中
的第二导电层引出连接线并通过过孔与测试走线20 连接，且测试结构100可以以第一导电
层或第二导电层作为信号输出端引出连接线与显示区域连接，因此，测试结构设置双层导
电层，能够实现各连接线的灵活设置。在一实施例中，测试结构100中的第一导电层引出连
接线与测试走线连接，该测试结构100中的第一凹槽作为大凹槽，以增加电连接的接触面
积。在另一实施例中，测试结构100中的第二导电层引出连接线与测试走线连接，该测试结
构100中的第二凹槽作为大凹槽，以增加电连接的接触面积。

[0046] 以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来
说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护
范围。因此，本申请专利的保护范围应以所附权利要求为准。