一种复用振荡器频率调整模块和基准模块的电路及芯片

摘要

本发明公开了一种复用振荡器频率调整模块和基准模块的电路及芯片，通过设置频率调整模块和基准模块，当有较大频率输出的要求时，启动频率调整模块，充电电流增大，振荡器输出频率增加；当有更大频率输出的要求时，通过基准模块降低比较器的基准电压Vref，使得比较器提前翻转，从而达到增大频率的目的；本电路在高振荡器输出频率的要求下，不需要进一步增加电路中mos管的充电电流，而是通过降低比较器的基准电压Vref就可以实现振荡器输出频率增加，避免瞬间充电电流过大损坏mos管，保护电路中mos管的使用寿命，保证振荡器电路的正常运行。

权利要求

1.一种复用振荡器频率调整模块和基准模块的电路，其特征在于，包括：充电电容c0，通过以不同的充电电流进行充电以使振荡器输出不同的频率；

比较器，用于比较充电电容c0的上级板电压Vosc与基准电压Vref的大小，根据比较结果输出对应的电平；

逻辑处理模块，用于根据比较器输出的电平进行逻辑运算，输出对应的时钟信号Vosc_clk；

充电模块，用于根据逻辑处理模块输出的时钟信号Vosc_clk控制是否启动对充电电容c0进行充电；

放电模块，用于根据逻辑处理模块输出的时钟信号Vosc_clk控制是否启动对充电电容c0进行放电；

频率调整模块，根据不同的振荡器输出频率要求进行启闭，以调整充电电容c0的充电电流；

基准模块，根据不同的振荡器输出频率要求为比较器提供不同基准电压Vref；

当振荡器输出频率要求达到预设值时，通过基准模块降低比较器的基准电压Vref，使得比较器提前翻转，以增大振荡器输出频率；

所述基准模块与第三电流Iref一端连接，第三电流Iref另一端与电源电压VCC连接，基准模块与比较器的负输入端连接，比较器的正输入端连接充电电容c0的上级板电压Vosc，比较器的输出端与逻辑处理模块的一端连接，逻辑处理模块的另一端与充电模块连接，逻辑处理模块的另一端与放电模块连接，充电模块与频率调整模块连接；充电电容c0一端与充电模块连接，充电电容c0一端与放电模块连接，充电电容c0另一端接地。

2.根据权利要求1所述的复用振荡器频率调整模块和基准模块的电路，其特征在于，所述充电模块包括第一充电电流I0和第一mos管pm0，所述第一充电电流I0的一端连接电源电压VCC，第一充电电流I0的另一端与第一mos管pm0漏极连接，第一mos管pm0的源极与放电模块连接，第一mos管pm0的源极与充电电容c0一端连接，第一mos管pm0的栅极与逻辑处理模块的另一端连接；第一充电电流I0的另一端与频率调整模块连接。

3.根据权利要求2所述的复用振荡器频率调整模块和基准模块的电路，其特征在于，所述第一mos管pm0，采用pmos管。

4.根据权利要求1所述的复用振荡器频率调整模块和基准模块的电路，其特征在于，所述放电模块包括第二mos管nm0，所述第二mos管nm0的漏极与充电模块连接，第二mos管nm0的漏极与充电电容c0一端连接，第二mos管nm0的源极接地，第二mos管nm0的栅极与逻辑处理模块的另一端连接。

5.根据权利要求4所述的复用振荡器频率调整模块和基准模块的电路，其特征在于，所述第二mos管nm0采用nmos管。

6.根据权利要求1所述的复用振荡器频率调整模块和基准模块的电路，其特征在于，所述频率调整模块包括第二充电电流，所述第二充电电流I1的一端与电源电压VCC连接，第二充电电流I1的另一端与充电模块连接。

7.根据权利要求1所述的复用振荡器频率调整模块和基准模块的电路，其特征在于，在频率调整模块和充电模块之间连接有第一开关s0。

8.根据权利要求1所述的复用振荡器频率调整模块和基准模块的电路，其特征在于，所述基准模块包括第一电阻R0、第二电阻R1、第三电阻R2和第二开关s1，所述第三电流Iref一端与第一电阻R0一端连接，第一电阻R0另一端与第二电阻R1一端连接，第二电阻R1另一端与第三电阻R2一端连接，第三电阻R2另一端接地，所述第一电阻R0另一端与比较器的负输入端连接，第二开关s1一端与第三电阻R2一端连接，第二开关s1另一端与比较器的负输入端连接。

9.一种芯片，其特征在于，包括如权利要求1至8任一所述的复用振荡器频率调整模块和基准模块的电路。

说明书

一种复用振荡器频率调整模块和基准模块的电路及芯片

技术领域

[0001] 本发明涉及模拟电路技术领域，尤其涉及的是一种复用振荡器频率调整模块和基准模块的电路及芯片。

背景技术

[0002] 传统振荡器电路可以通过控制开关的闭合和断开，以不同的充电电流对电容进行充电，即可得到不同的频率输出。但是，振荡器电路中对于较大频率的需求，充电电流很大，
开关导通的瞬间会有很大的电流流过振荡器电路的mos管，对mos管有一定的损伤，缩短mos
管的使用寿命，影响振荡器电路的正常运行。

[0003] 因此，现有的技术还有待于改进和发展。

发明内容

[0004] 本发明的目的在于提供一种复用振荡器频率调整模块和基准模块的电路及芯片，可以在较小充电电流的情况下实现较高的频率输出，保护电路中mos管的使用寿命。

[0005] 本发明的技术方案如下：一种复用振荡器频率调整模块和基准模块的电路，其中，包括：

[0006] 充电电容c0，通过以不同的充电电流进行充电以使振荡器输出不同的频率；

[0007] 比较器，用于比较充电电容c0的上级板电压Vosc与基准电压Vref的大小，根据比较结果输出对应的电平；

[0008] 逻辑处理模块，用于根据比较器输出的电平进行逻辑运算，输出对应的时钟信号Vosc_clk；

[0009] 充电模块，用于根据逻辑处理模块输出的时钟信号Vosc_clk控制是否启动对充电电容c0进行充电；

[0010] 放电模块，用于根据逻辑处理模块输出的时钟信号Vosc_clk控制是否启动对充电电容c0进行放电；

[0011] 频率调整模块，根据不同的振荡器输出频率要求进行启闭，以调整充电电容c0的充电电流；

[0012] 基准模块，根据不同的振荡器输出频率要求为比较器提供不同基准电压Vref；

[0013] 当振荡器输出频率要求达到预设值时，通过基准模块降低比较器的基准电压Vref，使得比较器提前翻转，以增大振荡器输出频率。

[0014] 所述的复用振荡器频率调整模块和基准模块的电路，其中，所述基准模块6与第三电流Iref一端连接，第三电流Iref另一端与电源电压VCC连接，基准模块与比较器的负输入
端连接，比较器的正输入端连接充电电容c0的上级板电压Vosc，比较器的输出端与逻辑处
理模块的一端连接，逻辑处理模块的另一端与充电模块连接，逻辑处理模块的另一端与放
电模块连接，充电模块与频率调整模块连接；充电电容c0一端与充电模块连接，充电电容c0
一端与放电模块连接，充电电容c0另一端接地。

[0015] 所述的复用振荡器频率调整模块和基准模块的电路，其中，所述充电模块包括第一充电电流I0和第一mos管pm0，所述第一充电电流I0的一端连接电源电压VCC，第一充电电
流I0的另一端与第一mos管pm0漏极连接，第一mos管pm0的源极与放电模块连接，第一mos管
pm0的源极与充电电容c0一端连接，第一mos管pm0的栅极与逻辑处理模块的另一端连接；第
一充电电流I0的另一端与频率调整模块连接。

[0016] 所述的复用振荡器频率调整模块和基准模块的电路，其中，所述第一mos管pm0，采用pmos管。

[0017] 所述的复用振荡器频率调整模块和基准模块的电路，其中，所述放电模块包括第二mos管nm0，所述第二mos管nm0的漏极与充电模块连接，第二mos管nm0的漏极与充电电容
c0一端连接，第二mos管nm0的源极接地，第二mos管nm0的栅极与逻辑处理模块的另一端连
接。

[0018] 所述的复用振荡器频率调整模块和基准模块的电路，其中，所述第二mos管nm0采用nmos管。

[0019] 所述的复用振荡器频率调整模块和基准模块的电路，其中，所述频率调整模块包括第二充电电流，所述第二充电电流I1的一端与电源电压VCC连接，第二充电电流I1的另一
端与充电模块连接。

[0020] 所述的复用振荡器频率调整模块和基准模块的电路，其中，在频率调整模块和充电模块之间连接有第一开关s0。

[0021] 所述的复用振荡器频率调整模块和基准模块的电路，其中，所述基准模块包括第一电阻R0、第二电阻R1、第三电阻R2和第二开关s1，所述第三电流Iref一端与第一电阻R0一
端连接，第一电阻R0另一端与第二电阻R1一端连接，第二电阻R1另一端与第三电阻R2一端
连接，第三电阻R2另一端接地，所述第一电阻R0另一端与比较器的负输入端连接，第二开关
s1一端与第三电阻R2一端连接，第二开关s1另一端与比较器的负输入端连接。

[0022] 一种芯片，其中，包括如上述任一所述的复用振荡器频率调整模块和基准模块的电路。

[0023] 本发明的有益效果：本发明通过提供一种复用振荡器频率调整模块和基准模块的电路及芯片，通过设置频率调整模块和基准模块，当有较大频率输出的要求时，启动频率调
整模块，充电电流增大，振荡器输出频率增加；当有更大频率输出的要求时，通过基准模块
降低比较器的基准电压Vref，使得比较器提前翻转，从而达到增大频率的目的；本电路在高
振荡器输出频率的要求下，不需要进一步增加电路中mos管的充电电流，而是通过降低比较
器的基准电压Vref就可以实现振荡器输出频率增加，避免瞬间充电电流过大损坏mos管，保
护电路中mos管的使用寿命，保证振荡器电路的正常运行。

附图说明

[0024] 图1是本发明中复用振荡器频率调整模块和基准模块的电路的示意图。

具体实施方式

[0025] 下面将结合本申请实施例中附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。通常在
此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因
此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的
范围，而是仅仅表示本申请的选定实施例。基于本申请的实施例，本领域技术人员在没有做
出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。

[0026] 应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的
描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

[0027] 如图1所示，一种复用振荡器频率调整模块和基准模块的电路，包括：

[0028] 充电电容c0，通过以不同的充电电流进行充电以使振荡器输出不同的频率；

[0029] 比较器1，用于比较充电电容c0的上级板电压Vosc与基准电压Vref的大小，根据比较结果输出对应的电平；

[0030] 逻辑处理模块2，用于根据比较器1输出的电平进行逻辑运算，输出对应的时钟信号Vosc_clk；

[0031] 充电模块3，用于根据逻辑处理模块2输出的时钟信号Vosc_clk控制是否启动对充电电容c0进行充电；

[0032] 放电模块4，用于根据逻辑处理模块2输出的时钟信号Vosc_clk控制是否启动对充电电容c0进行放电；

[0033] 频率调整模块5，根据不同的振荡器输出频率要求进行启闭，以调整充电电容c0的充电电流；

[0034] 基准模块6，根据不同的振荡器输出频率要求为比较器1提供不同基准电压Vref；

[0035] 当振荡器输出频率要求达到预设值时，通过基准模块6降低比较器1的基准电压Vref，使得比较器1提前翻转，从而达到增大频率的目的。

[0036] 在某些具体实施例中，所述基准模块6与第三电流Iref一端连接，第三电流Iref另一端与电源电压VCC连接，基准模块6与比较器1的负输入端连接，比较器1的正输入端连接
充电电容c0的上级板电压Vosc，比较器1的输出端与逻辑处理模块2的一端连接，逻辑处理
模块2的另一端与充电模块3连接，逻辑处理模块2的另一端与放电模块4连接，充电模块3与
频率调整模块5连接；充电电容c0一端与充电模块3连接，充电电容c0一端与放电模块4连
接，充电电容c0另一端接地。

[0037] 在某些具体实施例中，所述充电模块3包括第一充电电流I0和第一mos管pm0，所述第一充电电流I0的一端连接电源电压VCC，第一充电电流I0的另一端与第一mos管pm0漏极
连接，第一mos管pm0的源极与放电模块4连接，第一mos管pm0的源极与充电电容c0一端连
接，第一mos管pm0的栅极与逻辑处理模块2的另一端连接；第一充电电流I0的另一端与频率
调整模块5连接。

[0038] 在某些具体实施例中，所述第一mos管pm0，采用pmos管。

[0039] 在某些具体实施例中，所述放电模块4包括第二mos管nm0，所述第二mos管nm0的漏极与充电模块3连接（本实施例中，所述第二mos管nm0的漏极与第一mos管pm0的源极连接），
第二mos管nm0的漏极与充电电容c0一端连接，第二mos管nm0的源极接地，第二mos管nm0的
栅极与逻辑处理模块2的另一端连接。

[0040] 在某些具体实施例中，所述第二mos管nm0采用nmos管。

[0041] 在某些具体实施例中，所述频率调整模块5包括第二充电电流I1，所述第二充电电流I1的一端与电源电压VCC连接，第二充电电流I1的另一端与充电模块3连接。

[0042] 本实施例中，为了便于启闭频率调整模块5，在频率调整模块5和充电模块3之间连接有第一开关s0，所述第一开关s0一端与第二充电电流I1的另一端连接，第一开关s0另一
端与第一充电电流I0另一端连接。

[0043] 在某些具体实施例中，所述基准模块6包括第一电阻R0、第二电阻R1、第三电阻R2和第二开关s1，所述第三电流Iref一端与第一电阻R0一端连接，第一电阻R0另一端与第二
电阻R1一端连接，第二电阻R1另一端与第三电阻R2一端连接，第三电阻R2另一端接地，所述
第一电阻R0另一端与比较器1的负输入端连接，第二开关s1一端与第三电阻R2一端连接，第
二开关s1另一端与比较器1的负输入端连接。

[0044] 第一电流I0对充电电容c0进行充电，当充电电容c0的上级板电压Vosc大于基准电压Vref时，比较器1翻转为高电平，经逻辑处理模块2的若干逻辑处理后，Vosc_clk翻转为高
电平，此时第一mos管pm0关断，第二mos管nm0导通，充电电容c0通过第二mos管nm0放电；当
充电电容c0的上级板电压Vosc放电至小于基准电压Vref时，比较器1翻转为低电平，经逻辑
处理模块2的若干逻辑处理后，Vosc_clk翻转为低电平，此时第二mos管nm0关断，第一mos管
pm0导通，充电电容c0通过第一mos管pm0充电，重复上述过程。当对振荡器有不同频率需求
的时候，可以通过第一开关s0的闭合和断开，以不同的充电电流对电容进行充电，即可得到
不同的频率输出。

[0045] 当有较大频率输出的要求时，第一开关s0导通，充电电流（充电电流=I0+I1）增大，振荡器输出频率增加，此时比较器1负输入端的基准电压Vref等于V1点的电压。当有更大频
率输出的要求时，第二开关s1也导通，此时比较器1负输入端的基准电压Vref等于V2点的电
压，减小了基准电压Vref的值，使得比较器1提前翻转，从而达到增大频率的目的：如，原来
基准电压Vref为1.2V，充电电容c0的上级板电压Vosc必须在充电至1.2V后才能与基准电压
Vref比较使比较器1翻转，但第二开关s1导通后，基准电压减小Vref为0.8V，充电电容c0的
上级板电压Vosc在充电至0.8V即可与基准电压Vref比较使比较器1翻转，从而使振荡器输
出频率增加。

[0046] 本技术方案还保护一种芯片，包括如上述所述的复用振荡器频率调整模块和基准模块的电路。

[0047] 在本申请所提供的实施例中，应该理解到，所揭露装置和方法，可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻
辑功能划分，实际实现时可以有另外的划分方式，又例如，多个单元或组件可以结合或者可
以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间
的耦合或直接耦合或通信连接可以是通过一些通信接口，装置或单元的间接耦合或通信连
接，可以是电性，机械或其它的形式。

[0048] 另外，作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多
个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的
目的。

[0049] 再者，在本申请各个实施例中的各功能模块可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或两个以上模块集成形成一个独立的部分。

[0050] 在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际
的关系或者顺序。

[0051] 以上所述仅为本申请的实施例而已，并不用于限制本申请的保护范围，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的
任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。