像素电路的驱动方法、像素电路和显示面板

摘要

本发明实施例公开一种像素电路的驱动方法、像素电路和显示面板，通过将数据写入阶段划分为第一子阶段和第二子阶段，通过在第一子阶段和第二子阶段向像素电路的数据电压输入端提供不同的电压，使得驱动晶体管的栅极可以被快速充电至第一电压；因第一电压大于目标数据电压与驱动晶体管的阈值电压的差值，因此可以保证驱动晶体管的栅极电压为第一电压时，驱动晶体管可以导通，保证在第二子阶段驱动晶体管可以保持导通状态，在较短时间内完成向驱动晶体管栅极的目标数据电压的写入。通过在第一子阶段快速将驱动晶体管的栅极充电至第一电压来提高数据电压写入的速度，缩短整个数据电压写入所需的时间，保证数据电压可以充分写入至驱动晶体管的栅极。

权利要求

1.一种像素电路的驱动方法，其特征在于，包括：在数据写入阶段的第一子阶段，向数据电压输入端提供待显示灰阶对应的预充电电压以使驱动晶体管的栅极被充电至第一电压；

在数据写入阶段的第二子阶段，向所述数据电压输入端提供待显示灰阶对应的目标数据电压；

所述驱动晶体管为P型晶体管，所述预充电电压大于所述目标数据电压，所述第一电压小于所述目标数据电压与所述驱动晶体管的阈值电压的差值；或者所述驱动晶体管为N型晶体管，所述预充电电压小于所述目标数据电压，所述第一电压大于所述目标数据电压与所述驱动晶体管的阈值电压的差值。

2.根据权利要求1所述的像素电路的驱动方法，其特征在于，各所述待显示灰阶对应的预充电电压相同。

3.根据权利要求2所述的像素电路的驱动方法，其特征在于，在所述数据写入阶段的第一子阶段，向数据电压输入端提供待显示灰阶对应的预充电电压以使所述驱动晶体管的栅极被充电至第一电压之前，还包括：根据所述待显示灰阶确定所述待显示灰阶对应的第一子阶段的时间；

其中，所述第一子阶段的时间与所述待显示灰阶正相关。

4.根据权利要求1所述的像素电路的驱动方法，其特征在于，自最小灰阶至最大灰阶划分为至少两个灰阶范围，每个灰阶范围对应一所述预充电电压，且不同灰阶范围对应的预充电电压大小不同；

所述在数据写入阶段的第一子阶段，向数据电压输入端提供待显示灰阶对应的预充电电压以使所述驱动晶体管的栅极被充电至第一电压之前，还包括：根据所述待显示灰阶所属的所述灰阶范围确定所述待显示灰阶对应的预充电电压。

5.根据权利要求4所述的像素电路的驱动方法，其特征在于，在所述根据所述待显示灰阶所属的所述灰阶范围确定所述待显示灰阶对应的预充电电压之后，还包括：根据所述待显示灰阶的灰阶大小确定所述待显示灰阶对应的第一子阶段的时间；其中，所述第一子阶段的时间与所述待显示灰阶正相关。

6.根据权利要求4所述的像素电路的驱动方法，其特征在于，至少两个所述灰阶范围包括第一灰阶范围和第二灰阶范围，其中第一灰阶范围内的最大灰阶小于所述第二灰阶范围内的最小灰阶；

所述驱动晶体管为P型晶体管，所述第一灰阶范围对应的预充电电压小于所述第二灰阶范围对应的预充电电压；

或者所述驱动晶体管为N型晶体管，所述第一灰阶范围对应的预充电电压大于所述第二灰阶范围对应的预充电电压。

7.根据权利要求1所述的像素电路的驱动方法，其特征在于，所述驱动晶体管为P型晶体管，所述预充电电压与所述像素电路所在显示面板的刷新频率正相关。

8.根据权利要求1所述的像素电路的驱动方法，其特征在于，所述驱动晶体管为N型晶体管，所述预充电电压与所述像素电路所在显示面板的刷新频率负相关。

9.一种像素电路，其特征在于，采用权利要求1‑8任一项所述的像素电路的驱动方法驱动。

10.一种显示面板，其特征在于，包括权利要求9所述的像素电路，还包括驱动芯片，所述驱动芯片用于在数据写入阶段的第一子阶段，向数据电压输入端提供待显示灰阶对应的预充电电压以使所述驱动晶体管的栅极被充电至第一电压；在数据写入阶段的第二子阶段，向所述数据电压输入端提供待显示灰阶对应的目标数据电压；所述驱动晶体管为P型晶体管，所述预充电电压大于所述目标数据电压，所述第一电压小于所述目标数据电压与所述驱动晶体管的阈值电压的差值；或者所述驱动晶体管为N型晶体管，所述预充电电压小于所述目标数据电压，所述第一电压大于所述目标数据电压与所述驱动晶体管的阈值电压的差值。

说明书

像素电路的驱动方法、像素电路和显示面板

技术领域

[0001] 本发明实施例涉及显示技术领域，尤其涉及一种像素电路的驱动方法、像素电路和显示面板。

背景技术

[0002] 随着显示技术的发展，显示面板的分辨率也越来越高。

[0003] 显示面板分辨率的提高，使得对于单个像素电路来说，向驱动晶体管写入数据电压的时间越来越短，影响显示面板的显示画面品质。

发明内容

[0004] 本发明提供一种像素电路的驱动方法、像素电路和显示面板，以实现向像素电路的驱动晶体管栅极充分写入数据电压，提高显示面板的显示画面品质。

[0005] 第一方面，本发明实施例提供了一种像素电路的驱动方法，包括：

[0006] 在数据写入阶段的第一子阶段，向数据电压输入端提供待显示灰阶对应的预充电电压以使驱动晶体管的栅极被充电至第一电压；

[0007] 在数据写入阶段的第二子阶段，向数据电压输入端提供待显示灰阶对应的目标数据电压；

[0008] 驱动晶体管为P型晶体管，预充电电压大于目标数据电压，第一电压小于目标数据电压与驱动晶体管的阈值电压的差值；或者驱动晶体管为N型晶体管，预充电电压小于目标
数据电压，第一电压大于目标数据电压与驱动晶体管的阈值电压的差值。

[0009] 可选的，各待显示灰阶对应的预充电电压相同。

[0010] 可选的，在数据写入阶段的第一子阶段，向数据电压输入端提供待显示灰阶对应的预充电电压以使驱动晶体管的栅极被充电至第一电压之前，还包括：

[0011] 根据待显示灰阶确定待显示灰阶对应的第一子阶段的时间；

[0012] 其中，第一子阶段的时间与待显示灰阶正相关。

[0013] 可选的，自最小灰阶至最大灰阶划分为至少两个灰阶范围，每个灰阶范围对应一预充电电压，且不同灰阶范围对应的预充电电压大小不同；

[0014] 在数据写入阶段的第一子阶段，向数据电压输入端提供待显示灰阶对应的预充电电压以使驱动晶体管的栅极被充电至第一电压之前，还包括：

[0015] 根据待显示灰阶所属的灰阶范围确定待显示灰阶对应的预充电电压。

[0016] 可选的，在根据待显示灰阶所属的灰阶范围确定待显示灰阶对应的预充电电压之后，还包括：

[0017] 根据待显示灰阶的灰阶大小确定待显示灰阶对应的第一子阶段的时间；其中，第一子阶段的时间与待显示灰阶正相关。

[0018] 可选的，至少两个灰阶范围包括第一灰阶范围和第二灰阶范围，其中第一灰阶范围内的最大灰阶小于第二灰阶范围内的最小灰阶；

[0019] 驱动晶体管为P型晶体管，第一灰阶范围对应的预充电电压小于第二灰阶范围对应的预充电电压；

[0020] 或者驱动晶体管为N型晶体管，第一灰阶范围对应的预充电电压大于第二灰阶范围对应的预充电电压。

[0021] 可选的，驱动晶体管为P型晶体管，预充电电压与像素电路所在显示面板的刷新频率正相关。

[0022] 可选的，驱动晶体管为N型晶体管，预充电电压与像素电路所在显示面板的刷新频率负相关。

[0023] 第二方面，本发明实施例还提供了一种像素电路，其特征在于，采用第一方面提供的像素电路的驱动方法驱动。

[0024] 第三方面，本发明实施例还提供了一种显示面板，包括第一方面提供的像素电路，还包括驱动芯片，驱动芯片用于在在数据写入阶段的第一子阶段，向数据电压输入端提供
待显示灰阶对应的预充电电压以使驱动晶体管的栅极被充电至第一电压；在数据写入阶段
的第二子阶段，向数据电压输入端提供待显示灰阶对应的目标数据电压；驱动晶体管为P型
晶体管，预充电电压大于目标数据电压，第一电压小于目标数据电压与驱动晶体管的阈值
电压的差值；或者驱动晶体管为N型晶体管，预充电电压小于目标数据电压，第一电压大于
目标数据电压与驱动晶体管的阈值电压的差值。

[0025] 本发明实施例提供了像素电路的驱动方法、像素电路和显示面板，通过将数据写入阶段划分为第一子阶段和第二子阶段，并通过在第一子阶段和第二子阶段向像素电路的
数据电压输入端提供不同的电压，具体是在第二子阶段向数据电压输入端提供待显示灰阶
对应的目标数据电压之前的第一子阶段，向像素电路的数据电压输入端提供预充电电压，
使得在第一子阶段驱动晶体管可以具有较大的充电电流，进而驱动晶体管的栅极可以被快
速充电至第一电压；因该第一电压大于目标数据电压与驱动晶体管的阈值电压的差值，因
此可以保证驱动晶体管的栅极电压为第一电压时，驱动晶体管可以导通，则保证在第二子
阶段，向数据电压输入端提供的电压切换为目标数据电压后，驱动晶体管可以保持导通状
态，进而在较短时间内完成向驱动晶体管栅极的目标数据电压的写入。通过在第一子阶段
快速将驱动晶体管的栅极充电至第一电压来提高数据电压写入的速度，缩短整个数据电压
写入所需的时间，保证数据电压可以充分写入至驱动晶体管的栅极，进而保证驱动晶体管
的阈值电压可以得到准确补偿，进而保证显示面板良好的显示效果。

附图说明

[0026] 图1是本发明实施例提供的一种像素电路的驱动方法的流程图；

[0027] 图2是本发明实施例提供的一种像素电路的结构示意图；

[0028] 图3是本发明实施例提供的一种像素电路的驱动时序图；

[0029] 图4是本发明实施例提供的另一种像素电路的驱动方法的流程图；

[0030] 图5是本发明实施例提供的另一种像素电路的驱动方法的流程图；

[0031] 图6是本发明实施例提供的一种显示面板的结构示意图。

具体实施方式

[0032] 下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便
于描述，附图中仅示出了与本发明相关的部分而非全部结构。

[0033] 正如背景技术中所述，现有技术存在随着显示面板分辨率的提高，使得对于单个像素电路来说，向驱动晶体管写入数据电压的时间越来越短，影响显示面板的显示画面品
质的问题。经发明人研究发现，出现上述问题的原因在于，随着显示面板分辨率的提高，相
同尺寸的显示面板中所包括的像素电路个数越来越多，具体的，显示面板中像素电路的行
数和列数都有所增长。现有显示面板通常采用逐行扫描的方式，在扫描每一行子像素时，该
行子像素对应的一行像素电路进行数据电压的写入。因此显示面板分辨率的提高使得对于
一行像素电路来说，进行数据电压写入的时间缩短。现有像素电路通常包括补偿模块和存
储电容，存储电容和驱动晶体管的栅极相连，向像素电路的驱动晶体管写入栅极写入数据
时，需要通过驱动晶体管和补偿模块进行数据的写入。现有像素电路的数据写入动作是利
用电压源向驱动晶体管的栅极进行固定大小的数据电压的写入，也即是利用电压源向存储
电容进行充电，随着写入动作的进行，驱动晶体管的栅极电压逐渐变化，驱动晶体管的栅源
电压差逐渐减小，使得充电电流逐渐减小，数据电压的写入速度随之减慢。因此，现有像素
电路所需数据电压写入的时间较长，而显示面板分辨率的提高使得像素电路的数据电压写
入时间不能够满足所需时间，使得数据电压的写入不充分；而对驱动晶体管阈值电压进行
补偿的过程也包括在数据电压写入的过程中，使得对驱动晶体管的阈值电压补偿也无法充
分进行，补偿准确性也会受到影响，导致显示面板的显示画质较差。

[0034] 基于上述问题，本发明实施例提供一种像素电路的驱动方法，图1是本发明实施例提供的一种像素电路的驱动方法的流程图，参考图1，该像素电路的驱动方法包括：

[0035] 步骤110、在数据写入阶段的第一子阶段，向数据电压输入端提供待显示灰阶对应的预充电电压以使驱动晶体管的栅极被充电至第一电压；

[0036] 其中，数据电压输入端可以与驱动像素电路的驱动芯片电连接，驱动芯片通过数据电压输入端向像素电路提供电压。待显示灰阶为当前帧内像素电路中发光模块要进行显
示的灰阶。

[0037] 步骤120、在数据写入阶段的第二子阶段，向数据电压输入端提供待显示灰阶对应的目标数据电压；

[0038] 驱动晶体管为P型晶体管，预充电电压大于目标数据电压，第一电压小于目标数据电压与驱动晶体管的阈值电压的差值；或者驱动晶体管为N型晶体管，预充电电压小于目标
数据电压，第一电压大于目标数据电压与驱动晶体管的阈值电压的差值。

[0039] 其中，目标数据电压与待显示灰阶一一对应，目标数据电压大小决定像素电路中发光模块的发光亮度。具体的，数据写入阶段包括第一子阶段和第二子阶段，其中，第二子
阶段在第一子阶段之后进行。

[0040] 图2是本发明实施例提供的一种像素电路的结构示意图，该像素电路可以采用本发明任意实施例提供的像素电路的驱动方法进行驱动，参考图2，该像素电路包括驱动晶体
管DT；像素电路还包括数据写入模块210、存储模块220、补偿模块230和第一初始化模块
240，其中第一初始化模块240的控制端与第一扫描信号输入端Scan1电连接，第一初始化模
块240的第一端与初始化电压输入端Vref电连接，第一初始化模块240的第二端与驱动晶体
管DT的栅极G1电连接；数据写入模块210的控制端与第二扫描信号输入端Scan2电连接，数
据写入模块210的第一端与数据电压输入端Vdata电连接，数据写入模块210的第二端与驱
动晶体管DT的第一极电连接；驱动晶体管DT的第二极与补偿模块230的第一端电连接，补偿
模块230的第二端与驱动晶体管DT的栅极G1电连接，补偿模块230的控制端与第二扫描信号
输入端Scan2电连接。其中图2以数据写入模块210包括第一晶体管T1，存储模块220包括存
储电容Cst，补偿模块230包括第二晶体管T2，第一初始化模块240包括第三晶体管T3为例进
行示出。

[0041] 图3是本发明实施例提供的一种像素电路的驱动时序图，该驱动时序可以与本实施例驱动方法对应，并可用于驱动图2所示像素电路，参考图2和图3，因数据电压的写入需
要经过驱动晶体管DT，因此在数据写入阶段t2，需保证驱动晶体管DT导通。因此，可以在初
始化阶段t1，通过向第一扫描信号输入端Scan1输入导通控制信号(其中以第三晶体管T3为
P型晶体管为例，导通控制信号为低电平信号)来控制第一初始化模块240导通，使得在数据
写入阶段t2之前的初始化阶段t1，初始化电压输入端Vref输入的初始化电压可以通过第一
初始化模块240写入到驱动晶体管DT的栅极G1。其中初始化电压满足的条件是：对于数据写
入阶段t2要写入任何灰阶对应的数据电压，可以保证驱动晶体管DT处于导通状态。驱动晶
体管DT为P型晶体管时，初始化电压为一较低电压，对驱动晶体管DT栅极的数据电压写入是
驱动晶体管DT的栅极电压由低向高充电的过程，因此数据电压输入端Vdata输入的电压越
大，驱动晶体管DT产生的充电电流越大，向驱动晶体管DT写入电压的速度越快；驱动晶体管
DT为N型晶体管时，初始化电压为一较高电压，对驱动晶体管DT栅极的数据电压写入是驱动
晶体管DT的栅极G1由高到低充电的过程，因此数据电压输入端Vdata输入的电压越小，驱动
晶体管DT产生的充电电流越大，向驱动晶体管DT写入电压的速度越快。

[0042] 继续参考图2和图3，具体的，在像素电路中的驱动晶体管DT为P型晶体管时，在数据写入阶段t2的第一子阶段t21，向数据电压输入端Vdata提供大于目标数据电压Vdata0的
预充电电压Vchaging，使得在第一子阶段t21，驱动晶体管DT产生的充电电流较大，驱动晶
体管DT的栅极G1可以被快速充电至第一电压；因该第一电压小于目标数据电压与驱动晶体
管DT的阈值电压的差值，因此可以保证驱动晶体管DT的栅极电压为第一电压时，驱动晶体
管DT可以导通，则保证在第二子阶段t22，向数据电压输入端Vdata提供的电压切换为目标
数据电压后，驱动晶体管DT可以保持导通状态，完成向驱动晶体管DT栅极的目标数据电压
的写入；同理在像素电路中的驱动晶体管DT为N型晶体管时，在数据写入阶段t2的第一子阶
段t21，向数据电压输入端Vdata提供小于目标数据电压的预充电电压，使得在第一子阶段
t21，驱动晶体管DT产生的充电电流较大，驱动晶体管DT的栅极G1可以被快速充电至第一电
压；因该第一电压大于目标数据电压与驱动晶体管DT的阈值电压的差值，因此可以保证驱
动晶体管DT的栅极电压为第一电压时，驱动晶体管DT可以导通，则保证在第二子阶段t22，
向数据电压输入端Vdata提供的电压切换为目标数据电压后，驱动晶体管DT可以保持导通
状态，完成向驱动晶体管DT栅极的目标数据电压的写入。并且，因在第一子阶段t21，驱动晶
体管DT的栅极G1已经被充电至第一电压，该第一电压可以较为接近目标数据电压与驱动晶
体管DT阈值电压的差值，使得在第二子阶段t22，整个数据写入阶段t2后，驱动晶体管DT栅
极的电压应该等于目标数据电压与驱动晶体管DT阈值电压的差值，因此从第二子阶段t22
开始到第二子阶段t22结束驱动晶体管DT栅极电压变化可以较小，则可保证第二子阶段t22
也可在相对较短时间完成。

[0043] 其中，在数据写入阶段t2的第一子阶段t21和第二子阶段t22，均需向第二扫描信号输入端Scan2提供导通控制信号(其中以第一晶体管T1和第二晶体管T2为P型晶体管为
例，导通控制信号为低电平信号)，以保证在第一子阶段t21和第二子阶段t22，数据写入模
块210、补偿模块230均处于导通状态。

[0044] 需要说明的是，在图3未示出除数据写入阶段t2以外的其他阶段，向数据电压输入端Vdata提供的信号；对于在除数据写入阶段t2以外的其他阶段，对数据电压输入端Vdata
提供的信号，本实施例在此不做具体限定。

[0045] 继续参考图2，该像素电路还包括发光控制模块250，发光控制模250包括第四晶体管T4和第五晶体管T5为例进行了示意性示出，其中第四晶体管T4和第五晶体管T5的栅极均
与发光控制信号输入端Emit电连接，第四晶体管T4的第一极与第一电源电压输入端VDD电
连接，第四晶体管T4的第二极与驱动晶体管DT的第一极电连接，第五晶体管T5的第一极与
驱动晶体管DT的第二极电连接，第五晶体管T5的第二极与发光模块的第一端电连接，发光
模块270的第二端与第二电源电压输入端VSS电连接。其中，可以在初始化阶段t1和数据写
入阶段，向发光控制信号输入端Emit提供关断控制信号，以及在发光阶段t3向发光控制信
号输入端Emit提供导通控制信号，使得发光控制模块250在初始化阶段t1和数据写入阶段
t2关断，在发光阶段t3导通。

[0046] 可选的，像素电路还包括第二初始化模块260，图2以第二初始化模块260包括第六晶体管T6为例进行了示意性示出，其中第六晶体管T6的栅极与第一扫描信号输入端Scan1
电连接，第六晶体管T6的第一极与初始化电压输入端Vref电连接，第六晶体管T6的第二极
与发光模块的第一端电连接。发光模块可以包括发光器件D1，该发光器件D1可以是有机发
光器件或者无机发光器件，本实施例在此不做具体限定。

[0047] 本实施例提供的像素电路的驱动方法，通过将数据写入阶段划分为第一子阶段和第二子阶段，并通过在第一子阶段和第二子阶段向像素电路的数据电压输入端提供不同的
电压，具体是在第二子阶段向数据电压输入端提供待显示灰阶对应的目标数据电压之前的
第一子阶段，向像素电路的数据电压输入端提供预充电电压，使得在第一子阶段驱动晶体
管可以具有较大的充电电流，进而驱动晶体管的栅极可以被快速充电至第一电压；因该第
一电压大于目标数据电压与驱动晶体管的阈值电压的差值，因此可以保证驱动晶体管的栅
极电压为第一电压时，驱动晶体管可以导通，则保证在第二子阶段，向数据电压输入端提供
的电压切换为目标数据电压后，驱动晶体管可以保持导通状态，进而在较短时间内完成向
驱动晶体管栅极的目标数据电压的写入。通过在第一子阶段快速将驱动晶体管的栅极充电
至第一电压来提高数据电压写入的速度，缩短整个数据电压写入所需的时间，保证数据电
压可以充分写入至驱动晶体管的栅极，进而保证驱动晶体管的阈值电压可以得到准确补
偿，进而保证显示面板良好的显示效果。

[0048] 在上述技术方案的基础上，可选的，各待显示灰阶对应的预充电电压相同。

[0049] 具体的，各待显示灰阶对应的预充电电压相同，则在数据写入阶段的第一子阶段，无论像素电路中发光模块对应的待显示灰阶大小，均向数据电压输入端提供相同的预充电
电压提供相同的电压即可，进而可以使得提供预充电电压的电路结构较为简单，相应的，可
以使得提供预充电电压的电路占用面积较小。各待显示灰阶对应预充电电压相同时，可以
根据可以显示的最大灰阶对应的数据电压确定预充电电压。例如，当驱动晶体管为P型晶体
管时，预充电电压大于最大灰阶对应的目标数据电压；当驱动晶体管为N型晶体管时，预充
电电压小于最大灰阶对应的目标数据电压。

[0050] 图4是本发明实施例提供的另一种像素电路的驱动方法的流程图，参考图4，在上述技术方案的基础上，可选的，该像素电路的驱动方法包括：

[0051] 步骤310、根据待显示灰阶确定待显示灰阶对应的第一子阶段的时间；其中，第一子阶段的时间与待显示灰阶正相关。

[0052] 具体的，数据写入阶段的时间由扫描信号的脉冲宽度来决定。当显示面板中提供扫描信号的扫描驱动电路设计并制作完成后，扫描信号的脉冲宽度是固定的，因此对于任
何灰阶，数据写入阶段的时间是固定的。因此，在各个待显示灰阶对应的预充电电压相同
时，可以通过控制第一子阶段的时间长度来保证各待显示灰阶对应的目标数据电压均可以
在数据写入阶段充分写入到驱动晶体管栅极。具体的，驱动晶体管为P型晶体管时，待显示
灰阶越大，则对应的目标数据电压越大，可通过控制第一子阶段的时间长度相对更长的方
式使得在第一子阶段，驱动晶体管被快速充电到第一电压更加接近于目标数据电压，进而
保证在数据写入阶段目标数据电压可以被充分写入；但仍需保证第一电压小于目标数据电
压与驱动晶体管的阈值电压的差值，以使得在第二子阶段驱动晶体管也可导通；驱动晶体
管为N型晶体管时，待显示灰阶越大，则对应的目标数据电压越小，可通过控制第一子阶段
的时间长度相对更长的方式使得在第一子阶段，驱动晶体管被快速充电到第一电压更加接
近于目标数据电压，进而保证在数据写入阶段目标数据电压可以被充分写入；但仍需保证
第一电压大于目标数据电压与驱动晶体管的阈值电压的差值，以使得在第二子阶段驱动晶
体管也可导通。示例性的，对于显示面板中任意两个像素电路来说，其中一个像素电路对应
的待显示灰阶为Gray1，另一个像素电路对应的待显示灰阶为Gray2，Gray1t12，其中t11表示待显示灰阶为Gray1的像素电路对应的第一子阶段的时间长度，t12示待
显示灰阶为Gray2的像素电路对应的第一子阶段的时间长度。

[0053] 步骤320、在数据写入阶段的第一子阶段，向数据电压输入端提供待显示灰阶对应的预充电电压以使驱动晶体管的栅极被充电至第一电压；该步骤与上述实施例中步骤110
过程相同，在此不再赘述。

[0054] 步骤330、在数据写入阶段的第二子阶段，向数据电压输入端提供待显示灰阶对应的目标数据电压；该步骤与上述实施例中步骤120过程相同，在此不再赘述。

[0055] 与上述实施例不同，在本发明另一可选实施例中，预充电电压可以是不同的。可选的，自最小灰阶至最大灰阶划分为至少两个灰阶范围，每个灰阶范围对应一预充电电压，且
不同灰阶范围对应的预充电电压大小不同。

[0056] 示例性的，最小灰阶为0灰阶，最大灰阶为255灰阶时，0‑255灰阶可以划分为至少两个灰阶范围，以划分为3个灰阶范围，分别为0‑64灰阶，65‑128灰阶，129‑256灰阶为例，0‑
64灰阶对应的预充电电压可以为第一预充电电压，65‑128灰阶对应的预充电电压可以为第
二预充电电压，129‑256灰阶对应的预充电电压可以为第三预充电电压，第一预充电电压、
第二预充电电压和第三预充电电压各不相同。

[0057] 图5是本发明实施例提供的另一种像素电路的驱动方法的流程图，参考图5，可选的，该像素电路的驱动方法包括：

[0058] 步骤410、根据待显示灰阶所属的灰阶范围确定待显示灰阶对应的预充电电压。

[0059] 可选的，可将待显示灰阶所属的灰阶范围对应的预充电电压确定为待显示灰阶对应的预充电电压。仍以0‑255灰阶划分为3个灰阶范围，分别为0‑64灰阶，65‑128灰阶，129‑
256灰阶为例，则待显示灰阶为32灰阶时，则将32灰阶所属的灰阶范围即0‑64灰阶对应的第
一预充电电压确定为32灰阶对应的预充电电压。

[0060] 步骤420、根据待显示灰阶的灰阶大小确定待显示灰阶对应的第一子阶段的时间；其中，第一子阶段的时间与待显示灰阶正相关。

[0061] 具体的，同一灰阶范围内的不同灰阶对应的第一子阶段的时间可以是不同的。在待显示灰阶对应的预充电电压确定后，可以根据待显示灰阶的大小确定对应的第一子阶段
的时间长度。具体的，同一灰阶范围内，待显示灰阶越大，第一子阶段的时间越长。待显示灰
阶越大，则将驱动晶体管栅极充电至接近目标数据电压与驱动晶体管的阈值电压的差值所
需时间越长，因此通过设置第一子阶段的时间与待显示灰阶正相关，可以保证对于任意待
显示灰阶，驱动晶体管栅极都可在第一子阶段被充电至接近目标数据电压与驱动晶体管的
阈值电压的差值的第一电压，则相应的，使得向数据电压输入端提供的电压切换至目标数
据电压后，第二子阶段也可在较短时间内完成，保证在较短的时间内，任何灰阶对应的数据
电压都可被充分写入至驱动晶体管的栅极，进而保证显示面板良好的显示效果。

[0062] 步骤430、在数据写入阶段的第一子阶段，向数据电压输入端提供待显示灰阶对应的预充电电压以使驱动晶体管的栅极被充电至第一电压；该步骤与上述实施例中步骤110
过程相同，在此不再赘述。

[0063] 步骤440、在数据写入阶段的第二子阶段，向数据电压输入端提供待显示灰阶对应的目标数据电压；该步骤与上述实施例中步骤120过程相同，在此不再赘述。

[0064] 可选的，至少两个灰阶范围包括第一灰阶范围和第二灰阶范围，其中第一灰阶范围内的最大灰阶小于第二灰阶范围内的最小灰阶；驱动晶体管为P型晶体管，第一灰阶范围
对应的预充电电压小于第二灰阶范围对应的预充电电压；或者驱动晶体管为N型晶体管，第
一灰阶范围对应的预充电电压大于第二灰阶范围对应的预充电电压。

[0065] 具体的，驱动晶体管为P型晶体管时，预充电电压越大，则在第一子阶段对应的充电电流越大，充电速度越快。并且，驱动晶体管为P型晶体管时，待显示灰阶越大，则对应的
目标数据电压越大。因此第二灰阶范围内最小灰阶对应的目标数据电压大于第一灰阶范围
内最大灰阶对应的目标数据电压，因此，通过设置包括较大灰阶的第二灰阶范围对应的预
充电电压大于包括较小灰阶的第一灰阶范围对应的预充电电压，可以使得相对于第一灰阶
范围，第二灰阶范围内待显示灰阶对应的第一子阶段，充电速度更快，进而保证待显示灰阶
较大时，在第一子阶段驱动晶体管的栅极仍可被快速写入至接近目标数据电压与驱动晶体
管阈值电压差值的第一电压，进而保证良好的显示效果。

[0066] 可选的，驱动晶体管为P型晶体管，预充电电压与像素电路所在显示面板的刷新频率正相关。

[0067] 具体的，刷新频率越高，则每一帧的时间越短，则需要在第一子阶段的充电速度越快。驱动晶体管为P型晶体管时，预充电电压越大，充电电流越大，充电速度越快。因此，设置
驱动晶体管为P型晶体管，预充电电压与像素电路所在显示面板的刷新频率正相关，可以使
得随着刷新频率的提高，第一子阶段内充电速度也增大，保证数据写入阶段可以在较短时
间内完成，进而保证在各刷新频率下，驱动晶体管栅极都可以较为充分地被写入数据电压，
进而保证良好的显示效果。

[0068] 可选的，驱动晶体管为N型晶体管，预充电电压与像素电路所在显示面板的刷新频率负相关。

[0069] 具体的，刷新频率越高，则每一帧的时间越短，则需要在第一子阶段的充电速度越快。驱动晶体管为N型晶体管时，预充电电压越小，充电电流越大，充电速度越快。因此，设置
驱动晶体管为N型晶体管，预充电电压与像素电路所在显示面板的刷新频率负相关，可以使
得随着刷新频率的提高，第一子阶段内充电速度也增大，保证数据写入阶段可以在较短时
间内完成，进而保证在各刷新频率下，驱动晶体管栅极都可以较为充分地被写入数据电压，
进而保证良好的显示效果。

[0070] 本发明实施例还提供了一种像素电路，该像素电路可以采用本发明上述任意实施例提供的像素电路的驱动方法驱动。

[0071] 本发明实施例还提供了一种显示面板，图6是本发明实施例提供的一种显示面板的结构示意图，参考图6，该显示面板包括上述实施例提供的像素电路100，还包括驱动芯片
200，驱动芯片200用于在数据写入阶段的第一子阶段，向数据电压输入端提供待显示灰阶
对应的预充电电压以使驱动晶体管的栅极被充电至第一电压；在数据写入阶段的第二子阶
段，向数据电压输入端提供待显示灰阶对应的目标数据电压；驱动晶体管为P型晶体管，预
充电电压大于目标数据电压，第一电压小于目标数据电压与驱动晶体管的阈值电压的差
值；或者驱动晶体管为N型晶体管，预充电电压小于目标数据电压，第一电压大于目标数据
电压与驱动晶体管的阈值电压的差值。

[0072] 参考图6，显示面板还包括数据线(D1、D2、D3、D4……)，可选的，驱动芯片200通过一条数据线连接一列像素电路。

[0073] 本实施例提供的显示面板，通过将数据写入阶段划分为第一子阶段和第二子阶段，并通过驱动芯片在第一子阶段和第二子阶段向像素电路的数据电压输入端提供不同的
电压，具体是在第二子阶段向数据电压输入端提供待显示灰阶对应的目标数据电压之前的
第一子阶段，向像素电路的数据电压输入端提供预充电电压，使得在第一子阶段驱动晶体
管可以具有较大的充电电流，进而驱动晶体管的栅极可以被快速充电至第一电压；因该第
一电压大于目标数据电压与驱动晶体管的阈值电压的差值，因此可以保证驱动晶体管的栅
极电压为第一电压时，驱动晶体管可以导通，则保证在第二子阶段，向数据电压输入端提供
的电压切换为目标数据电压后，驱动晶体管可以保持导通状态，进而在较短时间内完成向
驱动晶体管栅极的目标数据电压的写入。通过在第一子阶段快速将驱动晶体管的栅极充电
至第一电压来提高数据电压写入的速度，缩短整个数据电压写入所需的时间，保证数据电
压可以充分写入至驱动晶体管的栅极，进而保证驱动晶体管的阈值电压可以得到准确补
偿，进而保证显示面板良好的显示效果。

[0074] 注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、
重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行
了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还
可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。