电路板阻抗的检测方法以及测试用电路板

摘要

本申请公开了一种电路板阻抗的检测方法以及测试用电路板，该电路板阻抗的检测方法包括：提供一电路板，电路板包括内部信号层，内部信号层设有阻抗测试线；加工测试孔以裸露出阻抗测试线的至少部分；将阻抗测试设备的测试探针伸入测试孔而与裸露的阻抗测试线电连接，进而进行阻抗测试。本申请所提供的电路板阻抗的检测方法能够减少电路板第一次阻抗确认的时间，提高竞争力。

权利要求

1.一种电路板阻抗的检测方法，其特征在于，所述检测方法包括：提供一电路板，所述电路板包括内部信号层，所述内部信号层设有阻抗测试线；

加工测试孔以裸露出所述阻抗测试线的至少部分；

将阻抗测试设备的测试探针伸入所述测试孔而与裸露的所述阻抗测试线电连接，进而进行阻抗测试。

2.根据权利要求1所述的检测方法，其特征在于，所述加工测试孔以裸露出所述阻抗测试线的至少部分的步骤，包括：加工贯穿所述电路板且为圆柱形通孔的所述测试孔，以从所述测试孔的侧壁裸露出所述阻抗测试线的至少部分。

3.根据权利要求2所述的检测方法，其特征在于，所述加工测试孔以裸露出所述阻抗测试线的至少部分的步骤，还包括：加工所述测试孔侧壁除所述阻抗测试线的区域，形成以所述阻抗测试线为界且均为圆柱形通孔的第一子测试孔以及第二子测试孔，并使所述阻抗测试线凸出所述第一子测试孔的侧壁以及所述第二子测试孔的侧壁。

4.根据权利要求2所述的检测方法，其特征在于，所述加工测试孔以裸露出所述阻抗测试线的至少部分的步骤，还包括：加工所述测试孔的一端，以扩大所述测试孔的所述一端的直径。

5.根据权利要求1所述的检测方法，其特征在于，所述加工测试孔以裸露出所述阻抗测试线的至少部分的步骤，包括：加工贯穿所述电路板且为圆台形通孔的所述测试孔，以从所述测试孔的侧壁裸露出所述阻抗测试线的至少部分。

6.根据权利要求1所述的检测方法，其特征在于，所述加工测试孔以裸露出所述阻抗测试线的至少部分的步骤，包括：加工延伸至所述内部信号层、为盲孔的所述测试孔，以从所述测试孔的底部裸露出所述阻抗测试线的至少部分。

7.根据权利要求6所述的检测方法，其特征在于，所述测试孔包括连通且同轴设置的第一子测试孔以及第二子测试孔，所述第一子测试孔与所述电路板的表层连通，所述第二子测试孔自所述阻抗测试线表层深入所述阻抗测试线，其中，所述第一子测试孔为圆柱形通孔，所述第二子测试孔为圆锥形埋孔。

8.根据权利要求7所述的检测方法，其特征在于，所述加工测试孔以裸露出所述阻抗测试线的至少部分，还包括：加工所述第一子测试孔远离所述第二子测试孔的一端，以扩大所述第一子测试孔的所述一端的直径。

9.根据权利要求1所述的检测方法，其特征在于，所述阻抗测试线包括连接的阻抗测试盘以及阻抗测试条，所述阻抗测试盘的直径大于所述阻抗测试条的宽度；

所述加工测试孔以裸露出所述阻抗测试线的至少部分的步骤，包括：加工所述测试孔以裸露出所述阻抗测试盘的至少部分。

10.一种测试用电路板，其特征在于，所述测试用电路板包括内部信号层，所述内部信号层设有阻抗测试线，同时所述测试用电路板设有裸露出所述阻抗测试线至少部分的测试孔，以供阻抗测试设备的测试探针伸入所述测试孔而与裸露的所述阻抗测试线电连接，进而进行阻抗测试。

说明书

电路板阻抗的检测方法以及测试用电路板

技术领域

[0001] 本申请涉及电路板技术领域，特别是涉及一种电路板阻抗的检测方法以及测试用电路板。

背景技术

[0002] 电路板在电子产品中不仅起电流导通的作用，同时也起信号传送的作用，电子产品的高频、高速化要求电路板提供的电路性能必须保证信号在传输过程中不发生反射，保持信号完整、不失真。随着电路设计日趋复杂和高速，如何保证各种信号(特别是高速信号)完整性，也就是保证信号质量成为难题。此时控制信号线的特征阻抗匹配成为关键，不严格的阻抗控制将引发相当大的信号反射和信号失真，导致设计失败。

[0003] 随着通信的发展，对电路板内层阻抗控制的要求已经越来越严格，而由于电路板内层阻抗控制受到线宽、铜厚、介厚和材料介电常数等主要因素的影响，一般情况下都难以在第一次加工电路板时准确地控制要求阻抗值，因此需要根据第一次加工电路板的内层阻抗数据确认电路板内层阻抗是否符合要求，如果满足，才能正常量产，否则需要调整线宽补偿进行优化后再加工。

[0004] 本申请的发明人发现，目前在第一次加工电路板而进行阻抗确认时，前后加工时间较长，一般需要7到13天的时间，这对于急需高精度内层阻抗电路板的客户而言，第一次加工电路板而进行阻抗确认对交付时间影响非常大，如果能够减少第一次内层阻抗确认的时间，这对于提升产品竞争力非常重要。

发明内容

[0005] 本申请主要解决的技术问题是提供一种电路板阻抗的检测方法以及测试用电路板，能够减少电路板第一次阻抗确认的时间，提高产品竞争力。

[0006] 为解决上述技术问题，本申请采用的一个技术方案是：提供一种电路板阻抗的检测方法，所述检测方法包括：提供一电路板，所述电路板包括内部信号层，所述内部信号层设有阻抗测试线；加工测试孔以裸露出所述阻抗测试线的至少部分；将阻抗测试设备的测试探针伸入所述测试孔而与裸露的所述阻抗测试线电连接，进而进行阻抗测试。

[0007] 为解决上述技术问题，本申请采用的另一个技术方案是：提供一种测试用电路板，所述测试用电路板包括内部信号层，所述内部信号层设有阻抗测试线，同时所述测试用电路板设有裸露出所述阻抗测试线至少部分的测试孔，以供阻抗测试设备的测试探针伸入所述测试孔而与裸露的所述阻抗测试线电连接，进而进行阻抗测试。

[0008] 本申请的有益效果是：本申请电路板阻抗的检测方法通过加工测试孔以裸露出阻抗测试线的至少部分，以便进行阻抗测试时，直接将测试探针伸入至测试孔而与阻抗测试线电连接，相比现有技术，本申请电路板阻抗的检测方法步骤少、方法简单，能够减少电路板第一次阻抗确认的时间，提高竞争力。

附图说明

[0009] 为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中：

[0010] 图1是本申请电路板阻抗的检测方法一实施方式的流程示意图；

[0011] 图2是一应用场景中对应图1的结构示意图；

[0012] 图3是另一应用场景中对应图1的结构示意图；

[0013] 图4是又一应用场景中对应图1的结构示意图；

[0014] 图5是未加工测试孔之前阻抗测试线的俯视示意图；

[0015] 图6是本申请测试用电路板一实施方式的剖面结构示意图；

[0016] 图7是本申请测试用电路板在一应用场景中的剖面结构示意图；

[0017] 图8是本申请测试用电路板在另一应用场景中的剖面结构示意图；

[0018] 图9是图6中阻抗测试线的俯视示意图。

具体实施方式

[0019] 下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

[0020] 参阅图1，图1是本申请电路板阻抗的检测方法一实施方式的流程示意图。本申请电路板阻抗的检测方法主要用于在第一次加工电路板时对加工的电路板的内层阻抗进行检测，以确认电路板的内层阻抗是否符合要求，若符合，则可进行后续正常的量产工作，若不符合，则对电路板再进行优化。

[0021] 结合图2，该检测方法包括：

[0022] S110：提供一电路板1000，电路板1000包括内部信号层1100，内部信号层1100设有阻抗测试线1110。

[0023] 首先制备为多层板的电路板1000，其中内部信号层1100位于电路板1000的内部，其材料为导电材料，例如为易获得且价格低廉的铜，内部信号层1100经过图案化，形成有阻抗测试线1110，阻抗测试线1110区别于用于传输信号的信号线，其专门供检测电路板1000的内部阻抗，而不传输信号，其中，阻抗测试线1110可以是单端阻抗测试线，也可以是差分阻抗测试线，在此不做限制。

[0024] 在一应用场景中，如图1所示，内部信号层1100的数量可以为多层，例如三层，在多层内部信号层1100中，有的内部信号层1100设有阻抗测试线1110，有的内部信号层1100设有接地线1120。当然，内部信号层1100也可以是一层。

[0025] 在又一应用场景中，如图1所示，电路板1000还包括表层信号层1200，表层信号层1200设置于电路板1000的表层，其材料也为导电材料，例如铜。其中，表层信号层1200可以是一层，只分布于电路板1000的一侧，也可以是两层，分布于电路板1000的两侧。

[0026] S120：加工测试孔1300以裸露出阻抗测试线1110的至少部分。

[0027] 采用激光加工或机械加工的方式加工测试孔1300，以使测试孔1300自电路板1000的表层深入内部信号层1100，以暴露阻抗测试线1110的至少部分。

[0028] S130：将阻抗测试设备的测试探针1400伸入测试孔1300而与裸露的阻抗测试线1110电连接，进而进行阻抗测试。

[0029] 在加工测试孔1300后直接将阻抗测试设备(图未示)的测试探针1400伸入至测试孔1300而与裸露于测试孔1300中的阻抗测试线1110直接接触，进而进行阻抗测试。

[0030] 从上述内容可以看出，在进行第一次阻抗检测时，只需要在电路板上开孔以暴露出阻抗测试线1110的至少部分，而后直接将测试探针1400伸入测试孔1300中即可，步骤少，方法简单，能够有效减少第一次阻抗检测的时间，便于提高公司竞争力。

[0031] 在一应用场景中，结合图2，步骤S120具体包括：

[0032] S121：加工贯穿电路板1000且为圆柱形通孔的测试孔1300，以从测试孔1300的侧壁1301裸露出阻抗测试线1110的至少部分。

[0033] 也就是说，在该应用场景中，测试孔1300为贯穿电路板1000的圆柱形通孔。

[0034] 可选的，在该应用场景中，为了保证测试探针1400伸入至测试孔1300中能够与从侧壁1301裸露出的阻抗测试线1110接触，步骤S120还包括：

[0035] S122：加工测试孔1300侧壁1301除阻抗测试线1110的区域，形成以阻抗测试线1110为界且均为圆柱形通孔的第一子测试孔1310以及第二子测试孔1320，并使阻抗测试线
1110凸出第一子测试孔1310的侧壁以及第二子测试孔1320的侧壁。

[0036] 具体地，在步骤S121之后进行去钻污处理，并加工测试孔1300的侧壁1301而使阻抗测试线1110凸出第一子测试孔1310以及第二子测试孔1320的侧壁，可选的，第一子测试孔1310以及第二子测试孔1320同轴设置且直径相等，阻抗测试线1110凸出第一子测试孔1310以及第二子测试孔1320的侧壁3-5um，例如3um、4um或5um。

[0037] 可选的，在该应用场景中，为了避免测试探针1400在伸入至测试孔1300中时因为与表层信号层1200接触而发生短路，进而影响检测结果，步骤120还包括：

[0038] S123：加工测试孔1300的一端，以扩大测试孔1300一端的直径。

[0039] 具体地，采用直径大于测试孔1300直径的钻头在测试孔1300的一端进行孔口浅控深从而扩大测试孔1300一端的直径，其中，控深深度以钻掉电路板1000的表层信号层1200为基准，例如，控深深度自电路板1000表层深入电路板1000内部0.05mm。在一具体应用场景中，当测试孔1300的直径为1.0mm时，采用直径为1.5mm的钻头在测试孔1300的一端进行浅控深加工。

[0040] 其中本申请对步骤S122与步骤S123的先后顺序不做限制，步骤S122既可以在步骤S123之前，也可以在步骤S123之后，或者在某些应用场景中，步骤S120不同时包括步骤S122和步骤S123。

[0041] 在另一应用场景中，如图3所示，步骤S120具体包括：

[0042] S124：加工贯穿电路板1000且为圆台形通孔的测试孔1300，以从测试孔1300的侧壁1301裸露出阻抗测试线1110的至少部分。

[0043] 具体地，在进行阻抗测试时，测试探针1400自测试孔1300直径较大的一端伸入测试孔1300而与阻抗测试线1110电连接。此时由于测试孔1300为圆台形通孔，因此与上述应用场景相比，可以增大阻抗测试线1110与测试探针1400的接触面积，保证阻抗测试线1110与测试探针1400之间的电连接。

[0044] 可选的，在该应用场景中，为了避免测试探针1400与表层信号层1200电连接，也可以对测试孔1300直径较大的一端进行加工以扩大测试孔1300的直径，详细过程可参见上述应用场景，在此不再赘述。

[0045] 在又一应用场景中，如图4所示，步骤S120具体包括：

[0046] S125：加工延伸至内部信号层1100、为盲孔的测试孔1300，以从测试孔1300的底部裸露出阻抗测试线1110的至少部分。

[0047] 与上述两个应用场景不同的是，在本应用场景中，测试孔1300为盲孔，从而可以减少加工测试孔1300的时间。

[0048] 具体地，本应用场景中的测试孔1300包括连通且同轴设置的第三子测试孔1330以及第四子测试孔1340，第三子测试孔1330与电路板1000的表层连通，第四子测试孔1340自阻抗测试线1110表层深入阻抗测试线1110，其中，第三子测试孔1310为圆柱形通孔，第二子测试孔1340为圆锥形埋孔。值得注意的是，通过将第二子测试孔1340设置为圆锥形埋孔，能够增大测试探针1400与阻抗测试线1110的接触面积。当然在其他应用场景中，测试孔1300也可以为其他形状，例如为圆柱体埋孔，在此不做限制。

[0049] 与上述应用场景相类似，为了避免测试探针1400与表层信号层1200短路，步骤S120具体还包括：

[0050] S126：加工第三子测试孔1330远离第二四子测试孔1340的一端，以扩大第三子测试孔1330一端的直径。

[0051] 其中该加工过程与上述应用场景相类似，详见可参见上述应用场景。

[0052] 总的来说，本申请并不限制测试孔1300的形状，只要测试孔1300能够裸露出阻抗测试线1110的至少部分即可。

[0053] 其中，当在不同应用场景中加工的测试孔1300为不同形状时，测试探针1400的形状也不同，具体地，如图2至图4所示，测试探针1400与测试孔1300形状相匹配，以保证测试探针1400与阻抗测试线1110之间的接触。

[0054] 另外在本实施方式中，结合图2和图5，图5是未加工测试孔之前阻抗测试线的俯视示意图。阻抗测试线1110包括连接的阻抗测试盘1111以及阻抗测试条1112，阻抗测试盘1111的直径大于阻抗测试条1112的宽度。

[0055] 步骤S120具体包括：加工测试孔1300以裸露出阻抗测试盘1111的至少部分。

[0056] 具体地，由于阻抗测试盘1111的直径大于阻抗测试条1112的宽度，因此自电路板1000的表层开始加工测试孔1300时，瞄准阻抗测试盘1111的概率大于瞄准阻抗测试条1112的概率，从而可以避免在加工测试孔1300时，测试孔1300偏离预定位置而无法裸露出阻抗测试线1110的至少部分。

[0057] 参阅图6，图6是本申请测试用电路板一实施方式的剖面结构示意图。测试用电路板2000包括内部信号层2100。

[0058] 本申请的测试用电路板2000为多层电路板，内部信号层2100位于测试用电路板2000的内部，其材料为导电材料，例如为易获得且价格低廉的铜，内部信号层2100设有阻抗测试线2110，阻抗测试线2110为内部信号层2100经过图案化得到的，其专门供检测测试用电路板2000的内部阻抗。在一应用场景中，阻抗测试线2110不传输电信号。同时阻抗测试线
2110可以是单端阻抗测试线，也可以是差分阻抗测试线，在此不做限制。

[0059] 在一应用场景中，如图6所示，内部信号层2100的数量可以为多层，例如三层，在多层内部信号层2100中，有的内部信号层2100设有阻抗测试线2110，有的内部信号层2100设有接地线2120。当然，内部信号层2100也可以是一层。

[0060] 在又一应用场景中，如图6所示，测试用电路板2000还包括表层信号层2200，表层信号层2200设置于测试用电路板2000的表层，其材料也为导电材料，例如铜。其中，表层信号层2200可以是一层，只分布于电路板2000的一侧，也可以是两层，分布于电路板2000的两侧。

[0061] 同时测试用电路板2000设有裸露出阻抗测试线2110至少部分的测试孔2300，以供阻抗测试设备的测试探针伸入测试孔2300而与裸露的阻抗测试线2110电连接，进而进行阻抗测试。具体而言，在进行阻抗测试时，阻抗测试设备的测试探针伸入测试孔2300而与裸露的阻抗测试线2110直接接触，进而两者之间电连接，最终进行阻抗测试。

[0062] 其中，测试孔2300既可以是贯穿测试用电路板2000的通孔，也可以是自测试用电路板2000的表层延伸至内部信号层2100的盲孔。当测试孔2300为通孔时，如图6和图7所示，阻抗测试线2110的至少部分自测试孔2300的侧壁2301裸露，当测试孔2300为盲孔时，如图8所示，阻抗测试线2110的至少部分自测试孔2300的底部裸露。

[0063] 在一应用场景中，如图6所示，测试孔2300包括以阻抗测试线2110为界的第一子测试孔2310以及第二子测试孔2320，其中阻抗测试线2110凸出第一子测试孔2310的侧壁以及第二子测试孔2320的侧壁，可选的，阻抗测试线2110凸出第一子测试孔2310以及第二子测试孔2320的侧壁3-5um，例如3um、4um或5um。其中由于阻抗测试线2110凸出第一子测试孔2310的侧壁以及第二子测试孔2320的侧壁，因此可以保证测试探针进入测试孔2300中时与阻抗测试线2110直接接触，避免当阻抗测试线2110与第一子测试孔2310的侧壁以及第二子测试孔2320的侧壁齐平时，因为第一子测试孔2310以及第二子测试孔2320侧壁不平的缘故而影响测试探针与阻抗测试线2110之间的直接接触。

[0064] 可选的，在该应用场景中，为了避免测试探针伸入测试孔2300时与表层信号层2200接触而发生短接，进而影响测试结果，第一子测试孔2310的直径沿靠近第二子测试孔
2320的方向减小，即第一子测试孔2310远离第二子测试孔2320一端的直径大于第一子测试孔2310与第二子测试孔2320连接一端的直径，从而保证当测试探针伸入测试孔2300中时，测试探针与表层信号层2200之间具有一预定距离。其中，第二子测试孔2320的直径也可以沿靠近第一子测试孔2310的方向减小，从而当测试探针自电路板2000的一侧穿过测试孔
2300到达另一侧时，可以保证测试探针的两端均不与测试用电路板2000两侧的表层信号层
2200电连接。当然，若测试探针长度不够长而无法穿过测试孔2300时，第二子测试孔2320也可以设置为圆柱形通孔。

[0065] 在另一应用场景中，如图7所示，测试孔2300为圆台形通孔，相比圆柱形通孔，圆台形通孔可以增大测试探针与阻抗测试线2110之间的接触面积，保证测试结果。

[0066] 在又一应用场景中，如图8所示，测试孔2300包括连通且同轴设置的第三子测试孔2330以及第四子测试孔2340，其中第三子测试孔2330与测试用电路板2000的表层连通，第四子测试孔2340自阻抗测试线2110表层深入阻抗测试线2110，其中，第四子测试孔2340为圆锥形埋孔。其中，将第四子测试孔2340设置为圆锥形埋孔可以增加测试探针与阻抗测试线2110之间的接触面积。

[0067] 同样地，为了避免测试探针与表层信号层2200之间短路，第三子测试孔2330的直径沿靠近第四子测试孔2340的方向减小，即第三子测试孔2330远离第四子测试孔2340一端的直径大于其靠近第四子测试孔2340一端的直径。

[0068] 总而言之，本申请并不限制测试孔2300的形状，只要测试孔2300能够裸露出阻抗测试线2110的至少部分即可。

[0069] 结合图6和图9，在本实施方式中，阻抗测试线2110包括连接的阻抗测试盘2111以及阻抗测试条2112，阻抗测试盘2111的直径大于阻抗测试条2112的宽度，其中，测试孔2300裸露出阻抗测试盘2111的至少部分。

[0070] 具体地，由于阻抗测试盘2111的直径大于阻抗测试条2112的宽度，因此自测试用电路板2000的表层开始加工测试孔2300时，瞄准阻抗测试盘2111的概率大于瞄准阻抗测试条2112的概率，从而可以避免在加工测试孔2300时，测试孔2300偏离预定位置而无法裸露出阻抗测试线2110的至少部分。

[0071] 总而言之，区别于现有技术的情况，本申请电路板阻抗的检测方法通过加工测试孔以裸露出阻抗测试线的至少部分，以便进行阻抗测试时，直接将测试探针伸入至测试孔而与阻抗测试线电连接，相比现有技术，本申请电路板阻抗的检测方法步骤少、方法简单，能够减少电路板第一次阻抗确认的时间，提高竞争力。

[0072] 以上所述仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。