适用于多模冗余系统的计算机主机接口板转让专利
申请号 : CN202011383097.0
文献号 : CN112445751B
文献日 : 2021-12-21
发明人 : 刘瀛 , 边远 , 韩兵兵 , 鲁林 , 张兴春 , 张阳 , 赵芸卿
申请人 : 航天新长征大道科技有限公司
摘要 :
权利要求 :
1.一种适用于多模冗余系统的计算机主机接口板,其特征在于,所述计算机主机包括多个中央处理器和接口板,其中,
所述接口板包括分别与各个中央处理器对应连接的各个现场可编程门阵列、与各个现场可编程门阵列连接的表决电路、以及与各个外部设备对应的各个模拟开关,所述各个模拟开关连接在所述多个中央处理器和各个外部设备之间并且受所述表决电路的控制,其中,
所述各个现场可编程门阵列两两之间互相连接;所述表决电路包括逻辑运算开关;所述各个模拟开关包括高电平使能芯片;模拟开关包括2个相同的高电平使能芯片,所述2个高电平使能芯片之间串联连接;
所述接口板还包括电源冗余仲裁模块,各个电源模块的控制端均与电源冗余仲裁模块连接;
所述多个中央处理器为3个中央处理器,所述表决电路包括与所述各个模拟开关分别对应的各个六管表决电路,所述六管表决电路包括六个逻辑运算开关,其中,第一开关和第二开关为同步动作开关A,第三开关和第四开关为同步动作开关B,第五开关和第六开关为同步动作开关C,开关A与开关B串联,开关B与开关C串联,开关C与开关A串联,并且三组串联开关之间并联连接;
所述3个中央处理器分别与3个现场可编程门阵列对应串联连接;任意一个现场可编程门阵列与所述第一开关、所述第三开关和所述第五开关的一端连接;所述第二开关、所述第六开关和所述第四开关的一端与任意一个模拟开关的使能端连接,所述模拟开关与对应的外部设备连接。
2.根据权利要求1所述的适用于多模冗余系统的计算机主机接口板,其特征在于,所述各个现场可编程门阵列分别连接到对应的中央处理器的外部中断输入端和复位输出端。
3.根据权利要求1所述的适用于多模冗余系统的计算机主机接口板,其特征在于,所述各个现场可编程门阵列两两之间通过高速串行总线和高速并行总线相互连接通信。
4.根据权利要求3所述的适用于多模冗余系统的计算机主机接口板,其特征在于,所述各个现场可编程门阵列包括两套高速总线系统。
5.根据权利要求1所述的适用于多模冗余系统的计算机主机接口板,其特征在于,所述各个电源模块包括多种电压电源输出端,各个电压电源输出端分别连接开关后输出电源。
6.根据权利要求5所述的适用于多模冗余系统的计算机主机接口板,其特征在于,所述开关为金属‑氧化物半导体场效应晶体管MOSFET控制器。
说明书 :
适用于多模冗余系统的计算机主机接口板
技术领域
背景技术
用方法,目前国内外高可靠性的星载计算机系统已经从整机冗余向模块冗余、部件冗余等
方向发展。通常来说,冗余就是通过重复配置系统部件来承担故障部件的相关工作,以降低
错误时间。根据多模冗余系统的工作机制通常可以划分为主动冗余和被动冗余两种模式。
具有主动冗余架构的系统需要具备自动监控功能,一旦检测到某个设备发送失效,系统就
会主动调整配置切换至正常设备,且在切换节点的过程中信息不会丢失。被动冗余则仅要
求冗余节点作为信息的处理者,不具备主动检测的能力,在报告错误之后通过寻找相同功
能的冗余设备来响应客户的需求,以此增加单节点的可靠性。在实际多模冗余系统的应用
场景中主动冗余和被动冗余两种策略常常相互交叉使用。
的可靠性也进而提出了更高的要求。
发明内容
央处理器对应连接的各个现场可编程门阵列、与各个现场可编程门阵列连接的表决电路、
以及与各个外部设备对应的各个模拟开关,所述各个模拟开关连接在所述多个中央处理器
和各个外部设备之间并且受所述表决电路的控制,其中,所述各个现场可编程门阵列两两
之间互相连接;所述表决电路包括逻辑运算开关;所述各个模拟开关包括高电平使能芯片。
电路,所述六管表决电路包括六个逻辑运算开关,其中,第一开关和第二开关为同步动作开
关A,第三开关和第四开关为同步动作开关B,第五开关和第六开关为同步动作开关C,开关A
与开关B串联,开关B与开关C串联,开关C与开关A串联,并且三组串联开关之间并联连接。
结构简单,便于工程实现。
附图说明
具体实施方式
和接口板。其中,接口板包括分别与各个CPU 110对应连接的各个现场可编程门阵列(FPGA,
Field Programmable Gate Array)120、与各个现场可编程门阵列连接的表决电路130、以
及与各个外部设备150对应的各个模拟开关140,各个模拟开关140连接在多个CPU 110和各
个外部设备150之间并且受表决电路130的控制。其中,各个现场可编程门阵列120两两之间
互相连接。表决电路130包括逻辑运算开关。各个模拟开关140包括高电平使能芯片。其中,
外部设备150可以为输入输出(IO)外部设备。
号的动态切换场景应用。这种高频差分信号对传输线特性阻抗要求很高,一般都是平衡传
输方式,驱动端有预加重去加重等处理,接收端也需要采用相应耦合方式。所以这种针对高
速信号的一对多切换的应用,解决的是IO外设为一种高速信号传输的应用场合。被动冗余
就基本的需求是同一功能的实体有多种备份,其中1个或几个出现故障后,可以有备份单元
替换,该部分主要通过硬件完成,无需软件进行干预。接口板的主动冗余策略是建立在系统
软件应用层上的一种容错策略。这里虽然不是多个同功能单元,实际是一个外设对应于多
个信号链路通道。接口板是冗余计算机系统的一部分,这里说的冗余主要为信号链路的一
种一对多的信号冗余通道。
110相连。采用FPGA 120对计算机各种外部设备150进行管理硬件实现方案灵活,外部设备
150的地址可以通过FPGA 120进行统一分配及管理。FPGA120相对于外部设备150来说,为模
拟开关140的控制器,控制外部设备150连接哪个CPU 110。
例如,FPGA之间可以通过高速串行差分总线相互连接,该高速串行差分总线支持多种传输
协议Aurora、GTX/GTP/GTH、SRIO、PCIE、和/或SATA等。FPGA之间可以通过并行高速总线相互
连接,该高速并行总线支持多种高速并行传输协议。该高速并行总线可以具有以下特征:多
位地址线、多位数据线(32bit/24bit/16bit/8bit)、片选信号、读信号、以及写信号。
线以及CPU中断输入、CPU复位输出的支持下,可以实现CPU多种同步,比如状态同步、周期同
步、以及/或者系统时间基准同步等。
电路230包括六个逻辑运算开关,其中,第一开关和第二开关为同步动作开关A,第三开关和
第四开关为同步动作开关B,第五开关和第六开关为同步动作开关C,开关A与开关B串联,开
关B与开关C串联,开关C与开关A串联,并且三组串联开关之间并联连接。六管表决电路230
的逻辑表达式为Q=AB+BC+AC。
冗余计算机中三个可以正常使用的CPU中切换选择其中的一个并发送外部输入端的信号。
模拟开关可以包括两个相同的高电平使能芯片,这2个高电平使能芯片之间串联连接,并通
过被动冗余的方式提高容错率,即当其中一个高电平使能芯片出现错误时,另一个高电平
使能芯片同样可以实现切换功能而不会造成模拟开关断开。
路同步脉冲对应第二CPU模块,第三路同步脉冲对应第三CPU模块。在计算机内部的三个CPU
模块可以根据可正常工作执行命令的CPU模块数量和模拟开关的切换结果选出一个CPU作
为当班机,即选取与当班机对应的一路同步脉冲作为共同的同步时钟脉冲。当三个CPU均可
正常工作时,可以选取第一CPU模块作为当班机,即第一路脉冲作为同步时钟脉冲。如果三
个CPU中有任何一个模块出现故障且剩余两个模块仍可使计算机正常工作,则可以根据具
体情况维持当班机或者切换其他CPU作为当班机;如果三个CPU模块中的两个都存在故障,
则计算机报错。
互连接,将FPGA中反馈的信息通过模拟开关输出到外部设备中。其中,六管表决电路中的六
个表决开关两两一组,共三组。每两个表决开关之间串联,三组表决开关之间并联。六管表
决电路具有“三取二”的逻辑特点,即当三组中的两组为高电平时,则输出信号为有效;当三
组中的两组为低电平时,则输出信号为无效。
者12V等多种电压的电源输出端。各个电压电源输出端分别连接开关320后输出电源,每路
电压通过开关实现多路电源冗余功能。其中,开关320可以为金属‑氧化物半导体场效应晶
体管(MOSFET,Metal‑Oxide‑Semiconductor Field‑Effect Transistor)控制器,每路电压
通过MOSFET控制器实现多路电源冗余功能。而且,接口板还可以包括电源冗余仲裁模块
330,各个电源模块310的控制端均与电源冗余仲裁模块330连接。具体来说,每路电压的电
源转换芯片的使能端均连接到电源冗余仲裁模块330,实现对电源的动态管理。系统外部供
电连接各个电源模块310的输入端,系统外部供电可以采用24V锂电池供电。
MOSFET工作在全导通状态,从而减小导通电阻与压降;而当电流从MOSFET的漏极流向源极
时,及时关断MOSFET。MOSFET控制器可以提升电源在轻负载条件下的稳定性,而且可以减少
系统电源的压降和功耗。
可以动态配置电源供电方案。
现场恢复、以及系统同步四个阶段。
式。然后,可以通过FPGA向故障CPU发送重新启动指令。故障CPU重新启动后,可以通过自检
程序进行检测,检测合格后通过FPGA向另外两个CPU发送系统重构请求。正常CPU收到故障
CPU的系统重构请求后,对系统进行现场恢复。两个正常的CPU可以通过FPGA的高速数据总
线(包括高速串行总线和/或高速并行总线)向故障CPU发送当前系统计算的全部最新数据,
并完成系统的同步与三模冗余重构。如果故障CPU重启后故障仍不能消除,则在连续几次尝
试后可以切除故障CPU,同时发出系统降级运行警示。
构。两套高速总线系统可以分别为:3个FPGA之间的并行高速数据互通通道和FPGA与其对应
的CPU之间的高速PCIE总线。如上所述,系统具备主动冗余策略,建立在软件应用层的策略
管理软件,一方面,通过预设好的策略对计算机外部设备进行控制,即根据预设策略通知外
部硬件如何动作;另一方面,通过对下层硬件的状态进行识别,判断系统是否出现故障。软
件向下层下发动作,会根据状态和策略进行综合判断。但是,状态的上传需要对信息的真实
情况通过硬件做冗余表决,即通过FPGA内部硬件逻辑完成。两套总线系统可以包括:纵向的
CPU与其对应的FPGA的PCIE通讯通道、以及横向的3个FPGA之间的并行总线,三机外设硬件
情况要通过并行总线提供给3个FPGA。
方式屏蔽可能出现的单点故障。整个系统采用三组独立的CPU模块、三组独立的外设管理以
及三路独立的电源模块。三组独立的CPU模块将各自的当前状态信息同时输入到三取二表
决电路和FPGA内部逻辑控制电路,表决结果中需要满足至少两机结果相同且均为高电平。
三取二表决电路不仅需要通过对3个FPGA输入的状态进行表决,即F=AB+BC+AC,得到F,同
时需要利用输出端的F对模拟开关的使能端进行驱动控制。三取二表决电路主要完成控制
模拟开关的使能位的功能,基本要求是不能出现“单点失效情况”。比如一个数据输入型外
设,1个外设同一时刻只能挂接于一个CPU之上。1个外设对应于三个模拟开关,3个三取二表
决电路分别控制3个模拟开关的使能位。三取二表决电路的三个输入位又分别受3个FPGA驱
动。FPGA内部逻辑控制电路需要对多个系统状态进行判断,其中,多个系统状态可以包括
FPGA自身外部芯跳、当前FPGA上侧CPU芯跳、和/或当前软件应用层策略决策后下发的动作
有效值等等。
交换。每个节点都可以分别存储节点中的运行程序和计算数据,并将各自的处理结果传输
到表决电路进行选择。用户通过外部设备输入指令,同时通过外部设备收到结果。如果将外
部设备作为一个整体即视为一个节点,而根据这一个节点的需要来控制计算机中的三个
CPU,那么就需要一个表决器来控制具体由哪个CPU来接收命令再发出响应。
结构简单,便于工程实现。通过多冗余计算机接口板实现对冗余电源管理、冗余处理器的外
设管理、冗余容错计算机重构。
针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或
位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必
须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内
部的连通或两个元件的相互作用关系,除非另有明确的限定。对于本领域的普通技术人员
而言,可以根据具体情况理解上述术语在本发明中的具体含义。
材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示
意性表述不必须针对的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特
点可以在任至少一个实施例或示例中以合适的方式结合。此外,在不相互矛盾的情况下,本
领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特
征进行结合和组合。
隐含地包括至少一个该特征。在本发明的描述中,“多个”的含义是至少两个,例如两个,三
个等,除非另有明确具体的限定。