用于感测像素中的驱动电流的系统和方法

摘要

一种用于感测像素中的驱动电流的系统和方法。在一些实施例中，该系统包括：第一像素、第二像素、差分感测电路、参考电流源和控制电路。差分感测电路可以具有第一输入、第二输入和输出，第一输入连接到节点，在该节点处，由参考电流源生成的参考电流从第一像素电流中减去，第一像素电流包括由第一像素生成的电流。第二输入可以被配置为接收第二像素电流，第二像素电流包括由第二像素生成的电流。输出可以被配置为基于在第一输入处接收到的电流与在第二输入处接收到的电流之间的差而产生输出信号。

权利要求

1.一种用于感测像素中的驱动电流的系统，包括：第一像素；

第二像素；

差分感测电路；

参考电流源；以及

控制电路，

所述差分感测电路具有第一输入、第二输入和输出，所述第一输入连接到节点，在所述节点处，由所述参考电流源生成的参考电流从第一像素电流中减去，所述第一像素电流包括由所述第一像素生成的电流；

所述第二输入被配置为接收第二像素电流，所述第二像素电流包括由所述第二像素生成的电流；

所述输出被配置为基于在所述第一输入处接收到的电流与在所述第二输入处接收到的电流之间的差来产生输出信号；

所述控制电路被配置为：

使所述第一像素导通；

使所述第二像素截止；以及

使所述参考电流源生成所述参考电流。

2.根据权利要求1所述的系统，其中：所述系统包括显示面板，所述显示面板包括所述第一像素和所述第二像素，所述第一像素位于所述显示面板的第一列中，所述第二像素位于所述显示面板的第二列中，并且所述第一像素和所述第二像素邻近，并且位于所述显示面板的同一行中。

3.根据权利要求2所述的系统，其中：所述第一像素电流进一步包括来自所述第一列中的除所述第一像素之外的多个像素的泄漏电流，并且所述第二像素电流包括来自所述第二列中的除所述第二像素之外的多个像素的泄漏电流。

4.根据权利要求3所述的系统，其中所述差分感测电路包括低通电流滤波器。

5.根据权利要求4所述的系统，其中所述低通电流滤波器包括全差分放大器。

6.根据权利要求5所述的系统，其中所述低通电流滤波器进一步包括共模反馈电路，所述共模反馈电路具有至少10MHz的带宽。

7.根据权利要求4所述的系统，其中所述差分感测电路进一步包括连接到所述低通电流滤波器的输出的积分器。

8.根据权利要求7所述的系统，进一步包括驱动电路，其中所述显示面板的第一导体连接到所述第一像素，所述第一导体被配置为：在所述系统的第一状态下，传递所述第一像素电流，以及在所述系统的第二状态下，将来自所述驱动电路的电流传递到所述第一像素。

9.根据权利要求8所述的系统，其中所述控制电路被配置为在所述第二状态下：使所述低通电流滤波器在复位状态下操作，以及使所述驱动电路将所述第一导体驱动至参考电压。

10.一种用于感测显示器中的电流的方法，所述显示器包括：第一像素；

第二像素；

差分感测电路；以及

参考电流源；

所述差分感测电路具有第一输入、第二输入和输出，所述方法包括：

将第一像素电流与由所述参考电流源生成的参考电流之间的差馈送到所述第一输入，所述第一像素电流包括由所述第一像素生成的电流；

将第二像素电流馈送到所述第二输入，所述第二像素电流包括由所述第二像素生成的电流；

基于在所述第一输入处接收到的电流与在所述第二输入处接收到的电流之间的差，在所述输出处产生输出信号；

导通所述第一像素；

截止所述第二像素；以及

生成所述参考电流。

11.根据权利要求10所述的方法，其中：所述显示器包括显示面板，所述显示面板包括所述第一像素和所述第二像素，所述第一像素位于所述显示面板的第一列中，所述第二像素位于所述显示面板的第二列中，并且所述第一像素和所述第二像素邻近，并且位于所述显示面板的同一行中。

12.根据权利要求11所述的方法，其中：所述第一像素电流进一步包括来自所述第一列中的除所述第一像素之外的多个像素的泄漏电流，并且所述第二像素电流包括来自所述第二列中的除所述第二像素之外的多个像素的泄漏电流。

13.根据权利要求12所述的方法，其中所述差分感测电路包括低通电流滤波器。

14.根据权利要求13所述的方法，其中所述低通电流滤波器包括全差分放大器。

15.根据权利要求14所述的方法，其中所述低通电流滤波器进一步包括共模反馈电路，所述共模反馈电路具有至少10MHz的带宽。

16.根据权利要求13所述的方法，其中所述差分感测电路进一步包括连接到所述低通电流滤波器的输出的积分器。

17.根据权利要求16所述的方法，其中所述显示器进一步包括驱动电路，其中所述显示面板的第一导体连接到所述第一像素，所述第一导体被配置为：在所述显示器的第一状态下，传递所述第一像素电流，以及在所述显示器的第二状态下，将来自所述驱动电路的电流传递到所述第一像素。

18.根据权利要求17所述的方法，进一步包括：在所述第二状态下，使所述低通电流滤波器在复位状态下操作，以及由所述驱动电路将所述第一导体驱动至参考电压。

19.一种用于感测像素中的驱动电流的系统，包括：第一像素；

第二像素；

差分感测电路；

参考电流源；以及

用于控制的装置，

所述差分感测电路具有第一输入、第二输入和输出，所述第一输入连接到节点，在所述节点处，由所述参考电流源生成的参考电流从第一像素电流中减去，所述第一像素电流包括由所述第一像素生成的电流；

所述第二输入被配置为接收第二像素电流，所述第二像素电流包括由所述第二像素生成的电流；

所述输出被配置为基于在所述第一输入处接收到的电流与在所述第二输入处接收到的电流之间的差来产生输出信号；

所述用于控制的装置被配置为：使所述第一像素导通；

使所述第二像素截止；以及

使所述参考电流源生成所述参考电流。

20.根据权利要求19所述的系统，其中：所述系统包括显示面板，所述显示面板包括所述第一像素和所述第二像素，所述第一像素位于所述显示面板的第一列中，所述第二像素位于所述显示面板的第二列中，所述第一像素和所述第二像素邻近，并且位于所述显示面板的同一行中。

说明书

用于感测像素中的驱动电流的系统和方法

[0001] 相关申请的交叉引用

[0002] 本申请要求于2019年8月15日提交的申请号为62/887,395、题目为“具有邻近子像素的感测的全差分前端”的美国临时申请的优先权和权益，其全部内容通过引用并入本文。

技术领域

[0003] 根据本公开的实施例的一个或多个方面涉及显示器，并且更具体地涉及测量像素特性。

背景技术

[0004] 视频显示器(诸如用于计算机或移动设备的那些视频显示器)可以具有多个像素，并且在每个像素中具有多个晶体管，多个晶体管包括驱动晶体管，驱动晶体管被配置为控制通过诸如发光二极管(LED)(例如，有机发光二极管(OLED))的显示元件的驱动电流。显示器的驱动晶体管的特性之间的变化或者驱动晶体管中的任意一个晶体管的特性随时间的改变，如果不被补偿的话，则可能降低显示器所显示的图像或视频的质量。为了补偿这种变化或改变，测量驱动晶体管的特性可能是有利的。

[0005] 因此，需要一种用于测量显示器中的驱动晶体管的特性的系统和方法。

发明内容

[0006] 根据本公开的实施例，提供一种系统，包括：第一像素；第二像素；差分感测电路；参考电流源；以及控制电路，差分感测电路具有第一输入、第二输入和输出，第一输入连接到节点，在节点处，由参考电流源生成的参考电流从第一像素电流中减去，第一像素电流包括由第一像素生成的电流；第二输入被配置为接收第二像素电流，第二像素电流包括由第二像素生成的电流；输出被配置为基于在第一输入处接收到的电流与在第二输入处接收到的电流之间的差来产生输出信号；控制电路被配置为：使第一像素导通；使第二像素截止；
以及使参考电流源生成参考电流。

[0007] 在一些实施例中：该系统包括显示面板，显示面板包括第一像素和第二像素，第一像素位于显示面板的第一列中，第二像素位于显示面板的第二列中，并且第一像素和第二像素邻近，且位于显示面板的同一行中。

[0008] 在一些实施例中：第一像素电流进一步包括来自第一列中的除第一像素之外的多个像素的泄漏电流，并且第二像素电流包括来自第二列中的除第二像素之外的多个像素的泄漏电流。

[0009] 在一些实施例中，差分感测电路包括低通电流滤波器。

[0010] 在一些实施例中，低通电流滤波器包括全差分放大器。

[0011] 在一些实施例中，低通电流滤波器进一步包括共模反馈电路，共模反馈电路具有至少10MHz的带宽。

[0012] 在一些实施例中，差分感测电路进一步包括连接到低通电流滤波器的输出的积分器。

[0013] 在一些实施例中，该系统进一步包括驱动电路，其中显示面板的第一导体连接到第一像素，第一导体被配置为：在系统的第一状态下，传递第一像素电流，以及在系统的第二状态下，将来自驱动电路的电流传递到第一像素。

[0014] 在一些实施例中，控制电路被配置为在第二状态下：使低通电流滤波器在复位状态下操作，以及使驱动电路将第一导体驱动至参考电压。

[0015] 根据本公开的实施例，提供一种用于感测显示器中的电流的方法，显示器包括：第一像素；第二像素；差分感测电路；以及参考电流源；差分感测电路具有第一输入、第二输入和输出，该方法包括：将第一像素电流与由参考电流源生成的参考电流之间的差馈送到第一输入，第一像素电流包括由第一像素生成的电流；将第二像素电流馈送到第二输入，第二像素电流包括由第二像素生成的电流；基于在第一输入处接收到的电流与在第二输入处接收到的电流之间的差，在输出处产生输出信号；导通第一像素；截止第二像素；以及生成参考电流。

[0016] 在一些实施例中：显示器包括显示面板，显示面板包括第一像素和第二像素，第一像素位于显示面板的第一列中，第二像素位于显示面板的第二列中，并且第一像素和第二像素邻近，且位于显示面板的同一行中。

[0017] 在一些实施例中：第一像素电流进一步包括来自第一列中的除第一像素之外的多个像素的泄漏电流，并且第二像素电流包括来自第二列中的除第二像素之外的多个像素的泄漏电流。

[0018] 在一些实施例中，差分感测电路包括低通电流滤波器。

[0019] 在一些实施例中，低通电流滤波器包括全差分放大器。

[0020] 在一些实施例中，低通电流滤波器进一步包括共模反馈电路，共模反馈电路具有至少10MHz的带宽。

[0021] 在一些实施例中，差分感测电路进一步包括连接到低通电流滤波器的输出的积分器。

[0022] 在一些实施例中，显示器进一步包括驱动电路，其中显示面板的第一导体连接到第一像素，第一导体被配置为：在显示器的第一状态下，传递第一像素电流，以及在显示器的第二状态下，将来自驱动电路的电流传递到第一像素。

[0023] 在一些实施例中，该方法进一步包括：在第二状态下，使低通电流滤波器在复位状态下操作，以及由驱动电路将第一导体驱动至参考电压。

[0024] 根据本公开的实施例，提供一种系统，包括：第一像素；第二像素；差分感测电路；参考电流源；以及用于控制的装置，差分感测电路具有第一输入、第二输入和输出，第一输入连接到节点，在节点处，由参考电流源生成的参考电流从第一像素电流中减去，第一像素电流包括由第一像素生成的电流；第二输入被配置为接收第二像素电流，第二像素电流包括由第二像素生成的电流；输出被配置为基于在第一输入处接收到的电流与在第二输入处接收到的电流之间的差来产生输出信号；用于控制的装置被配置为：使第一像素导通；使第二像素截止；以及使参考电流源生成参考电流。

[0025] 在一些实施例中：该系统包括显示面板，显示面板包括第一像素和第二像素，第一像素位于显示面板的第一列中，第二像素位于显示面板的第二列中，第一像素和第二像素邻近，并且位于显示面板的同一行中。

附图说明

[0026] 参考说明书、权利要求书以及附图将领会和理解本公开的这些和其他特征以及优势，其中：

[0027] 图1是根据本公开的实施例的情境图；

[0028] 图2A是根据本公开的实施例的显示面板以及驱动和感测集成电路(IC)的示意图；

[0029] 图2B是根据本公开的实施例的显示面板以及驱动和感测集成电路的示意图；

[0030] 图2C是根据本公开的实施例的显示面板以及驱动和感测集成电路的示意图；

[0031] 图3A是根据本公开的实施例的前端的示意图；

[0032] 图3B是根据本公开的实施例的前端的示意图；

[0033] 图3C是根据本公开的实施例的前端的示意图；

[0034] 图4是根据本公开的实施例的示意图；

[0035] 图5A是根据本公开的实施例的示意图；

[0036] 图5B是根据本公开的实施例的示意图；

[0037] 图5C是根据本公开的实施例的示意图；

[0038] 图5D是根据本公开的实施例的示意图；

[0039] 图5E是根据本公开的实施例的示意图；

[0040] 图5F是根据本公开的实施例的传输函数的图；

[0041] 图6是根据本公开的实施例的流程图；并且

[0042] 图7是根据本公开的实施例的时序图。

具体实施方式

[0043] 下文结合附图阐述的具体描述旨在作为对根据本公开提供的、用于感测像素中的驱动电流的系统和方法的示例性实施例的描述，而不旨在代表本公开可以被构造或利用的仅有的形式。该描述结合示出的实施例阐述本公开的特征。然而，应理解，相同或等同的功能和结构可以由也旨在包含在本公开的范围内的不同实施例来实现。如本文别处表示的，相同的附图标记旨在指示相同的元件或特征。

[0044] 参见图1，在一些实施例中，显示器(例如，移动设备显示器)105可以包括以行和列布置的多个像素。每个像素可以被配置为产生一种颜色(例如，红色、绿色或者蓝色)的光，并且可以是组合像素的一部分，该组合像素包括例如三个这样的像素并且被配置为产生宽颜色范围中的任意颜色(在一些情境下，本文被称为“像素”的被替代地称为“子像素”，并且本文中被称为“组合像素”的被替代地称为“像素”)。每个像素可以包括驱动电路，例如，图1的左边所示的7-晶体管1-电容器(7T1C)驱动电路或者图1的底部所示的4-晶体管1-电容器(4T1C)驱动电路。在4T1C驱动电路中，当像素正在发光时，驱动晶体管110(其栅源电压由电容器115控制)控制通过发光二极管120的电流。上传输栅极晶体管125可以用于选择性地将驱动晶体管110的栅极(以及电容器115的一个端子)连接到电源电压，并且下传输栅极晶体管130可以用于选择性地将驱动感测导体135连接到源极节点140(其为连接到驱动晶体管110的源极、发光二极管120的阳极和电容器115的另一个端子的节点)。

[0045] 像素驱动和感测电路145(下文将进一步详细讨论)可以连接到驱动感测导体135。像素驱动和感测电路145可以包括驱动放大器和感测电路，驱动放大器和感测电路被配置为一次一个地选择性地连接到驱动感测导体135。当电流流过驱动晶体管110并且下传输栅极晶体管130截止从而使驱动感测导体135与源极节点140断开时，电流可以流过发光二极管120，从而使其发光。当下传输栅极晶体管130导通并且驱动感测导体135被驱动至比发光二极管120的阴极的电压低的电压时，发光二极管120可以被反向偏置，并且在驱动感测导体135中流动的任意电流都可以流向像素驱动和感测电路145，在此处该电流可以被感测。
被感测的该电流可以与期望电流(例如，理想或标称晶体管将以相同栅源电压驱动的电流)比较，并且就被感测的电流与理想电流的不同而言，可以采取措施(例如，可以调整栅源电压)，以补偿差异。

[0046] 参见图2A，在一些实施例中，为了提高的准确性，任意像素的电流可以以不同的方式被感测。例如，如果图2A左边的像素(其可以被称为“奇数”像素)的驱动晶体管110驱动的电流将被感测，则其(“奇数”像素)可以被导通(通过对奇数像素的电容器进行充电以便导通奇数像素的驱动晶体管110)，而图2A右边的像素(其可以被称为“偶数”像素)的驱动晶体管110可以被截止(通过对偶数像素的电容器进行放电以便截止偶数像素的驱动晶体管110)，并且可以测量从两个相应导体(其可以被称为“列导体”205)流出的两个对应电流之间的差。列导体205中的每个可以连接到显示器的一列中的像素的全部；因此，即使是像素中的除了特性正被确定的奇数像素之外的像素中的全部都截止，其他像素中的总泄漏电流也可能很大。就邻近列(包含偶数像素)中的泄漏电流相同而言，在感测两个列导体205中的电流之间的差时，泄漏电流对流入连接到奇数像素的列导体中的电流的影响可以被抵消。

[0047] SCAN1、SCAN2和EMIT控制线可以各占一行，并且在行之间可以具有不同的时序。如上面提到的，可以使用差分感测，使得每次操作可以感测行中一半的像素。一组相同的栅极控制信号可以被施加到奇数像素和偶数像素，使得奇数像素与偶数像素之间没有差别。每个数模转换器(DAC)和相关联的驱动放大器220可以既用于驱动列导体205，以对像素的电容器进行充电，也可以用于在驱动晶体管110所驱动的电流正被感测时生成参考电流；这可以使用复用器实现，如所示的。图1的实施例没有包括这个特征，而是包括两个单独的数模转换器。

[0048] 参见图2B，在一些实施例中，当电路处于驱动模式时，每个像素的驱动晶体管110的栅极处于ELVSS，并且每个像素的驱动晶体管110的源极被驱动至ELVSS-VDRIVE，使得[0049] VGS＝ELVSS-(ELVSS-VDRIVE)＝VDRIVE。

[0050] 每个像素的发射晶体管可以保持截止。

[0051] 在这个过程中，相应的VDRIVE可以被存储在每个像素的像素电容器两端。当感测奇数像素时，偶数像素的驱动晶体管110的源极可以被驱动至ELVSS，使得其(偶数像素)将被截止，如上文提到的。

[0052] 参见图2C，在一些实施例中，当电路处于感测模式时，上传输栅极晶体管125(图1)截止，使得驱动晶体管110的栅极浮置，并且使得每个像素的电容器上的电荷保持恒定。每个像素的驱动晶体管110的源极被驱动(例如，被驱动至VREF，其可以稍微小于ELVSS)，使得每个发光二极管120被反向偏置，并且使得没有电流流过发光二极管120。每个像素的发射晶体管导通，并且作为发光二极管120被反向偏置的结果，被像素的驱动晶体管110驱动的任何电流流过相应的列导体205到达感测电路。在这种模式下，数模转换器以及连接到数模转换器的驱动放大器220可以生成参考电流IREF。在一些实施例中，通过控制数模转换器和驱动放大器220以产生电压斜坡(voltage ramp)来生成参考电流IREF，电压斜坡被施加到电容器以根据下列等式提供电流：

[0053] IREF＝C dV/dt。

[0054] 当感测像素电流时，各种误差源可能是相关的。例如，参见图3A，如果使用单端式前端感测电流，则根据下列等式，接地噪声Vg可耦合到放大器的输出处的信号中：

[0055]

[0056] 对于显示系统，CP可比Ci大的多；因此接地噪声(Vg)在低频下可能是非常大的。

[0057] 参见图3B，当两列的列电容(CP)匹配时，伪差分感测(使用伪差分前端感测如上所述的导通像素与截止像素之间的差异)可以是有效的，但即使具有1％与5％之间的失配，伪差分感测也可能是无效的。此外，由噪声导致的共模电流可能过量并可能增加前端的动态范围要求。

[0058] 参见图3C，如果使用单端式前端感测电流，则根据下列等式，热噪声Vr可耦合到放大器的输出处的信号中：

[0059]

[0060] 该宽频带热噪声(其可由列导体205的电阻(在图3C中由电阻Rp建模)生成)的影响可以通过使用被配置为或包括低通滤波器的前端降低，该低通滤波器可以使被感测的(DC)信号(Ipixel)通过。这种低通滤波器(积分器)的示例在图3C中示出。

[0061] 在操作中，前端积分器可以在感测操作之前被复位。每个感测操作之前可以是驱动操作，在驱动操作期间，驱动放大器220(图2A至图2C)将列导体205驱动至设定电压。在感测操作开始之前，列导体205上的电压可以被恢复到VREF。与图3C的电路有关的另一个问题可能是由于列导体205的对地电容可能是大的，因此驱动放大器220(处于复位模式)可能需要长时间来使列导体205的电压达到VREF。

[0062] 图4示出差分感测电路400，其具有两个输入，用于感测来自第一像素(例如，图2A至图2C的奇数像素)与第二像素(例如，图2A至图2C的偶数像素)的电流(从每个电流中减去相应的参考电流)之间的差。差分感测电路400具有两级架构，其中低通电流滤波器405(例如，第一积分器，如所示)作为第一级，而积分器410(例如，第二积分器，如所示)作为第二级。积分器410可以通过两个镜像电容器425耦接到低通电流滤波器405。低通电流滤波器405和积分器410中的每个可以包括在每个反馈路径中具有电容器(或“反馈电容器”)的全差分运算放大器。如上文提到的，该电路可以用于在两个邻近像素(例如，包含三个像素即红色像素、绿色像素和蓝色像素的组合像素中的红色像素和绿色像素，或者组合像素中的绿色像素和蓝色像素)之间执行差分感测。宽频带共模反馈放大器(CMFB)415(其可以具有
10MHz与100MHz之间的开环带宽)反馈回到低通电流滤波器405周围。

[0063] 为了图示简单，图4的电路示出驱动放大器220和差分感测电路400两者通过用于对列导体205建模的相应电阻器-电容器网络同时连接到像素420。然而，在一些实施例中，每个像素仅存在一个列导体205，并且在任意时间，驱动放大器220或者差分感测电路400连接到列导体205(如图2A至图2C中所示，在这些图中，复用器用于在任意时间选择是驱动放大器220还是差分感测电路400连接到列导体205)。

[0064] 在一些实施例中，低通电流滤波器405和积分器410可以是全差分的。如本文使用的，全差分电路是不对信号与地进行比较的电路(与单端或伪差分放大器不同)。相反，全差分放大器中的每个差分增益级例如直接对正被处理的两个信号进行彼此比较。

[0065] 宽频带共模反馈放大器415可以计算低通电流滤波器405的输出处的共模输出信号(例如，其可以使用电阻器网络计算两个输出导体处的电压的平均值)，并反馈回到低通电流滤波器405中的共模输入。共模输入可以是例如(i)连接到低通电流滤波器405中的差分对的两个源的电流源(或者“尾电流源”)的栅极，或者(ii)连接到低通电流滤波器405中的差分对的负载网络中的两个对应晶体管的节点。

[0066] 在一些实施例中，图4的电路的性能可以优于伪差分电路(例如，如图3B中所示)的性能。这可以被示出如下。

[0067]

[0068] 和

[0069]

[0070] 注意

[0071] 并参见图5B的电路，可以发现

[0072]

[0073] 并且

[0074]

[0075] 图5C示出可以用于分析图4的低通电流滤波器405的电路。在该电路中：

[0076]

[0077] 接下来

[0078]

[0079] 参见图5D，注意到差分阻抗为

[0080]

[0081] 并且共模阻抗为

[0082]

[0083] 使用下列定义：

[0084]

[0085]

[0086]

[0087] 根据先前的等式：

[0088]

[0089]

[0090]

[0091]

[0092] 参见图5E，下列可以是近似分量值：

[0093] R1→9k

[0094] CP→53pF

[0095] Ci→71fF

[0096] A→10,000

[0097] 对于f＜＜f3dB，并且使用下列假设：

[0098]

[0099] 即， 并且

[0100] R2＞＞R1，

[0101] 可以推导出下列：

[0102]

[0103] 和

[0104]

[0105] 对于f3dB＜＜f＜＜fug

[0106] 其中fug≡f3dB·A

[0107] (电阻器)

[0108] 并且

[0109]

[0110] 对于较高频率，得到下列结果：

[0111]

[0112] 图5F中绘制出了得到的传输函数。在低频率下，Vout/Vg≈ΔCP/CP。

[0113] 对于小于f3dB的频率，看向输入端子的差分阻抗可以是大电容器Ci*A(运算放大器可以使相对小的电容器Ci看上去更大，即，使其近似Ci*A)的差分阻抗。使这种表现的大小显著大于通道自身的电容(即，使看向低通电流滤波器的阻抗显著小于通道自身的阻抗)可能是有利的。在这种情形下，由驱动晶体管110驱动的电流的大部分流入低通电流滤波器中。对于f3dB与fug之间的频率，看向输入端子的差分阻抗可以具有电阻器的特性。

[0114] 图6示出用于使用本文所述的电路进行感测的方法的流程图。首先，在605处，利用用于感测的期望Vgs驱动奇数像素，并且利用与黑色相对应的Vgs驱动偶数像素(没有来自发光二极管120的发射)。接着，在610处，每个像素的上传输栅极晶体管125被截止，并且利用与黑色相对应的Vgs驱动两个像素，以复位列导体205(该驱动步骤不影响像素的电容器上的充电，这是因为每个像素的上传输栅极晶体管125被截止)。接着，在615处，电路进入感测模式。在该步骤期间，前端处于复位，即，跨低通电流滤波器405和积分器410的反馈电容器连接的开关(例如，晶体管开关)闭合(例如，晶体管被导通)，使得这些电容器在复位期间变为放电并保持放电。该电路可以维持在复位模式，直到感测前端电压和列导体205上的电压平衡；该状态的作用可以是对前端偏移进行采样。在复位阶段期间，像素电流可以导通或截止(即，控制信号EMIT_ENB可以是高电平或者低电平)。接着，在620处，前端从复位释放(例如，跨反馈电容器两端连接的晶体管被截止)，并且(被感测的电流的)积分开始。最后，在625处，积分器410的输出被采样。

[0115] 图7是示出用于循环遍历图6中示出的状态的控制信号的时序图。图6的附图标记被重复，以示出图6的步骤与图7中的时间间隔之间的对应性。图7中未示出的进一步特征可以存在于一些实施例中。例如，等待状态705(在该状态下，低通电流滤波器405从复位被释放并被允许设定，而积分器410保持在复位模式)可以先于积分状态620(该状态可以对应地稍后开始)。作为另一示例，在一些实施例中，积分状态被分为两个部分，在其中的一个部分中，来自奇数像素和偶数像素两者的电流都截止(通过使用SCAN2_EN控制信号截止下传输栅极晶体管130)，并且在其中的另一部分中，偶数像素和奇数像素被导通(通过使用SCAN2_EN控制信号导通下传输栅极晶体管130)。在这两个部分之间的过渡期间，低通电流滤波器405与积分器410之间的连接极性可以被反转，使得积分器的输出，在第二部分的结束处，可以是像素导通时的电流与像素截止时的电流(其中后者可包括不感兴趣的贡献(例如，来自其他像素的泄漏电流就其作用而言在偶数像素和奇数像素中是不同的))之间的差。因此，在该模式下操作可以降低由于这样的不是待感测电流的电流(奇数像素的驱动晶体管110所驱动的电流)而引起的误差。保持状态710(在此期间，低通电流滤波器405从积分器410断开)也可以存在，以降低反之由于像素电流和参考电流导通时的不完美时序而可能引入的误差。SENSE_RESETB和SENSE_INTEG_EN信号可以分别用于控制低通电流滤波器405的复位状态和积分器410的复位状态。如果使用等待状态，则SENSE_INTEG_EN信号可以保持低电平，直到等待状态705的结束。

[0116] 如本文使用的，电路的“输入”包括一个或多个导体并且可以包括进一步的输入。例如，差分输入可以包括被标识为非反相输入的第一导体和被标识为反相输入的第二导体。类似地，如本文使用的，电路的“输出”包括一个或多个导体并且可以包括进一步的输出。例如，差分输出可以包括被标识为非反相输出的第一导体和被标识为反相输出的第二导体。如本文使用的，当第一部件被描述为“选择性地连接”到第二部件时，第一部件通过开关(例如，晶体管开关)连接到第二部件，使得根据开关的状态，第一部件可以连接到第二部件或从第二部件断开。

[0117] 尽管本公开提供了全差分电路在其用于感测像素电路的应用中的示例，然而，本公开并不限于这样的应用，并且本文公开的系统和方法可以应用于其他应用中，诸如，例如生物医学应用中。

[0118] 在一些实施例中，各种控制信号以及如数模转换器的电路的控制可以由处理电路执行。术语“处理电路”在本文用于意指被用于处理数据或数字信号的硬件、固件和软件的任意组合。处理电路硬件可以包括例如专用集成电路(ASIC)、通用或专用中央处理单元(CPU)、数字信号处理器(DSP)、图形处理单元(GPU)和诸如现场可编程门阵列(FPGA)的可编程逻辑器件。在处理电路中，如本文使用的，每个功能由被配置(即被硬接线)为执行该功能的硬件执行或者由被配置为运行存储在非暂时性存储介质中的指令的更通用硬件(诸如CPU)执行。处理电路可以被制造在单个印制电路板(PCB)上或分布在若干互相连接的PCB上。处理电路可以包含其他处理电路；例如，处理电路可以包括在PCB上相互连接的两个处理电路FPGA和CPU。

[0119] 将理解的是，虽然术语“第一”、“第二”、“第三”等可在本文中用于描述各种元件、部件、区域、层和/或区段，但是这些元件、部件、区域、层和/或区段不应该受这些术语限制。这些术语仅用于将一个元件、部件、区域、层或区段与另一元件、部件、区域、层或区段相区分。因此，本文讨论的第一元件、部件、区域、层或区段可以被称为第二元件、部件、区域、层或区段，而不脱离本发明构思的精神和范围。

[0120] 为了易于描述，在本文中可使用诸如“下面”、“下方”、“下部”、“之下”、“上方”、“上部”等的空间相对术语来描述如附图中图示的一个元件或特征相对于另一元件或特征的关系。应当理解，这样的空间相对术语旨在包含除附图中描绘的方位之外的设备在使用中或操作中的不同方位。例如，如果附图中设备被翻转，则被描述为在其他元件或特征“下方”、“下面”或“之下”的元件将随之被定向为在其他元件或特征的“上方”。因此，示例术语“下方”和“之下”可包含上方和下方两个方位。设备可以以其他方式定向(例如，旋转90度或以其他方位)，并且应当对本文使用的空间相对描述符进行相应的解释。另外，还将理解，当层被称为在两个层“之间”时，其可以是这两个层之间的唯一层，或者也可以存在一个或多个中间层。

[0121] 本文使用的专业名词仅用于描述特定实施例，并不旨在限制本发明构思。如本文中使用的，术语“基本上”、“大约”以及类似术语被用作近似的术语并且不用作程度的术语，并且旨在考虑会被本领域普通技术人员所认识到的测量或计算的值中的固有偏差。如本文中使用的，术语“主要部分”，在应用到多个项目时，意指项目中的至少一半。

[0122] 如本文中使用的，单数形式“一”旨在也包括复数形式，除非上下文另有明确指示。将进一步理解，术语“包括”和/或“包含”当在本说明书中使用时指明存在所陈述的特征、整体、步骤、操作、元件和/或部件，但不排除一个或多个其他特征、整体、步骤、操作、元件、部件和/或其组合的存在或附加。如本文中使用的，术语“和/或”包括相关联的所列项目中的一个或多个的任意和所有组合。诸如“中的至少一个”的表达，在位于一列元件之后时，修饰整列元件而不修饰该列中的个别元件。进一步，在描述本发明构思的实施例时，“可以”的使用指的是“本公开的一个或多个实施例”。而且，术语“示例性”意指示例或例示。如本文中使用的，术语“使用”及其变型可被认为分别与术语“利用”及其变型同义。

[0123] 将理解的是，当元件或层被称为位于另一元件或层“上”、“连接到”或“耦接到”另一元件或层时，该元件或层可直接位于另一元件或层上，直接连接到或耦接到另一元件或层，或者可存在一个或多个中间元件或层。相反，当元件或层被称为“直接位于”另一元件或层“上”、“直接连接到”或“直接耦接到”另一元件或层时，则不存在中间元件或层。

[0124] 本文叙述的任意数值范围旨在包括含在所叙述的范围内的相同数值精度的所有子范围。例如，“1.0至10.0”的范围旨在包括所叙述的最小值1.0与所叙述的最大值10.0之间(包括两者)的所有子范围，即，具有等于或大于1.0的最小值和等于或小于10.0的最大值，诸如，例如，2.4至7.6。本文所叙述的任意最大数值限制旨在包括含在内的所有更小数值限制，并且本说明书中所叙述的任意最小数值限制旨在包括含在内的所有更大数值限制。

[0125] 尽管本文已经具体描述和图示了用于感测像素中的驱动电流的系统和方法的示例性实施例，但很多修改和改变对于本领域技术人员而言是明显的。因此，将理解，根据本公开的原理构建的用于感测像素中的驱动电流的系统和方法可以以除了在本文中具体描述的方式来体现。本发明还限定在所附权利要求书及其等同物中。