层叠线圈部件的制造方法以及层叠线圈部件

摘要

本发明提供一种层叠线圈部件的制造方法，其包含：在至少主面具有导电性的基板的主面上，形成沿着主面延伸的第一线圈导体的工序；形成在第一线圈导体延伸的方向上互相分开，且从第一线圈导体分别沿着正交于主面的第一方向延伸的第二线圈导体以及第三线圈导体的工序；以及形成与第二线圈导体的与第一线圈导体为相反侧的端部电连接并且沿着主面延伸的第四线圈导体的工序。形成第一线圈导体的工序包含：在主面上，形成具有对应于第一线圈导体的形状，并且设置有使主面的一部分露出的第一贯通部的第一绝缘体层的工序；以及通过镀覆，在第一贯通部内形成第一线圈导体的工序。

权利要求

1.一种层叠线圈部件的制造方法，其特征在于，

包含：

在至少主面具有导电性的基板的所述主面上，形成沿着所述主面延伸的第一线圈导体的工序；

形成在所述第一线圈导体延伸的方向上互相分开，且从所述第一线圈导体分别沿着正交于所述主面的第一方向延伸的第二线圈导体以及第三线圈导体的工序；以及形成与所述第二线圈导体的与所述第一线圈导体为相反侧的端部电连接，并且沿着所述主面延伸的第四线圈导体的工序，形成所述第一线圈导体的工序包含：

在所述主面上，形成具有对应于所述第一线圈导体的形状，并且设置有使所述主面的一部分露出的第一贯通部的第一绝缘体层的工序；以及通过镀覆，在所述第一贯通部内形成所述第一线圈导体的工序。

2.根据权利要求1所述的层叠线圈部件的制造方法，其特征在于，形成所述第二线圈导体以及所述第三线圈导体的工序包含：在形成有所述第一线圈导体的所述第一绝缘体层上，形成设置有第二贯通部以及第三贯通部的第二绝缘体层的工序，其中所述第二贯通部具有对应于构成所述第二线圈导体的所述第一方向上的至少一部分的第二线圈导体部的形状，并且使所述第一线圈导体的一部分露出，所述第三贯通部具有对应于构成所述第三线圈导体的所述第一方向上的至少一部分的第三线圈导体部的形状，并且使所述第一线圈导体的一部分露出；以及通过镀覆，在所述第二贯通部内形成所述第二线圈导体部，并且在所述第三贯通部内形成所述第三线圈导体部的工序。

3.根据权利要求2所述的层叠线圈部件的制造方法，其特征在于，在形成所述第二线圈导体以及所述第三线圈导体的工序中，重复形成所述第二绝缘体层的工序、和形成所述第二线圈导体部及所述第三线圈导体部的工序。

4.根据权利要求2或3所述的层叠线圈部件的制造方法，其特征在于，形成所述第四线圈导体的工序包含：

在形成有所述第二线圈导体部及所述第三线圈导体部的所述第二绝缘体层上，形成导电层的工序；

在所述导电层上，形成设置有第四贯通部的第三绝缘体层的工序，其中所述第四贯通部具有对应于所述第四线圈导体的形状，并且使所述导电层的一部分露出；以及通过镀覆，在所述第四贯通部内形成所述第四线圈导体的工序。

5.根据权利要求4所述的层叠线圈部件的制造方法，其特征在于，在形成所述第四线圈导体之后，还包含通过去除所述第三绝缘体层以及所述导电层中的从所述第四线圈导体露出的部分来使所述第二绝缘体层的一部分露出，并且形成第四绝缘体的工序，所述第四绝缘体覆盖露出的所述第二绝缘体层的所述一部分以及所述第四线圈导体。

6.根据权利要求4或5所述的层叠线圈部件的制造方法，其特征在于，在形成所述第四线圈导体之后，还包含将形成有所述第一线圈导体的所述第一绝缘体层从所述主面剥离，并且在形成有所述第一线圈导体的所述第一绝缘体层上，形成第五绝缘体层的工序。

7.根据权利要求1～6中任一项所述的层叠线圈部件的制造方法，其特征在于，所述第一绝缘体层通过光刻法形成。

8.根据权利要求1～7中任一项所述的层叠线圈部件的制造方法，其特征在于，在形成所述第一线圈导体的工序中，形成在与沿着所述第一线圈导体延伸的方向交叉的第二方向上排列的多个所述第一线圈导体，在形成所述第二线圈导体和所述第三线圈导体的工序中，形成分别在所述第二方向上排列的多个所述第二线圈导体和多个所述第三线圈导体，在形成所述第四线圈导体的工序中，形成在所述第二方向上排列的多个所述第四线圈导体。

9.一种层叠线圈部件，其特征在于，

具备：

素体，其具有在第一方向上层叠的多个绝缘体层；

线圈，其配置于所述素体，并且具有第一线圈导体、第二线圈导体、第三线圈导体、以及第四线圈导体；以及导电层，其电连接所述第二线圈导体和所述第四线圈导体，所述第一线圈导体沿着正交于所述第一方向的方向延伸，

所述第二线圈导体以及所述第三线圈导体在所述第一线圈导体延伸的方向上互相分开，并且从所述第一线圈导体分别沿着所述第一方向延伸，所述第四线圈导体与所述第二线圈导体的与所述第一线圈导体为相反侧的端部电连接，并且沿着正交于所述第一方向的方向延伸，从所述第一方向观察，所述导电层与所述第四线圈导体重叠。

说明书

层叠线圈部件的制造方法以及层叠线圈部件

技术领域

[0001] 本公开涉及一种层叠线圈部件的制造方法以及层叠线圈部件。

背景技术

[0002] 在日本特开第2017-216409号公报中，公开了一种具有由多个柱状导体和多个连结导体形成的线圈部的电子部件的制造方法。在该制造方法中，通过镀覆形成多个柱状导体和多个连结导体。

发明内容

[0003] 发明想要解决的技术问题

[0004] 在上述制造方法中，在通过镀覆形成柱状导体或连结导体的各个工序的前后，需要形成为了谋求导通的种子层(seed layer)的工序和去除不需要的种子层的工序。因此，增加了工序数量且不能使生产性提高。

[0005] 本公开的一个侧面提供一种能够使生产性提高的层叠线圈部件的制造方法以及层叠线圈部件。

[0006] 用于解决技术问题的技术手段

[0007] 本公开的一个侧面所涉及的层叠线圈部件的制造方法，其包含：在至少主面具有导电性的基板的主面上，形成沿着主面延伸的第一线圈导体的工序；形成在第一线圈导体延伸的方向上互相分开，且从第一线圈导体分别沿着正交于主面的第一方向延伸的第二线圈导体以及第三线圈导体的工序；以及形成与第二线圈导体的与第一线圈导体为相反侧的端部电连接，并且沿着主面延伸的第四线圈导体的工序。形成第一线圈导体的工序包含：在主面上，形成具有对应于第一线圈导体的形状，并且设置有使主面的一部分露出的第一贯通部的第一绝缘体层的工序；以及通过镀覆，在第一贯通部内形成第一线圈导体的工序。

[0008] 在该层叠线圈部件的制造方法中，形成第一线圈导体的工序包含在主面上形成设置有使主面的一部分露出的第一贯通部的第一绝缘体层的工序。由于主面具有导电性，因此在通过镀覆在第一贯通部内形成第一线圈导体之前，不需要形成用于谋求导通的导电层。另外，在第一线圈导体的形成之后，不需要去除不必要的导电层。结果，可以使生产性提高。

[0009] 形成第二线圈导体以及第三线圈导体的工序可以包含：在形成有第一线圈导体的第一绝缘体层上，形成设置有第二贯通部以及第三贯通部的第二绝缘体层的工序，其中第二贯通部具有对应于构成第二线圈导体的第一方向上的至少一部分的第二线圈导体部的形状，并且使第一线圈导体的一部分露出，第三贯通部具有对应于构成第三线圈导体的第一方向上的至少一部分的第三线圈导体部的形状，并且使第一线圈导体的一部分露出；；以及通过镀覆，在第二贯通部内形成第二线圈导体部，并且在第三贯通部内形成第三线圈导体部的工序。在该情况下，在形成第二线圈导体以及第三线圈导体的工序中，形成设置有分别使第一线圈导体的一部分露出的第二贯通部以及第三贯通部的第二绝缘体层。因此，在通过镀覆，在第二贯通部内形成第二线圈导体部并且在第三贯通部内形成第三线圈导体部之前，不需要形成用于谋求导通的导电层。另外，在第二线圈导体以及第三线圈导体的形成之后，不需要去除不必要的导电层。因此，可以使生产性进一步提高。

[0010] 在形成第二线圈导体以及第三线圈导体的工序中，可以重复形成第二绝缘体层的工序和形成第二线圈导体部及第三线圈导体部的工序。在该情况下，可以使第二线圈导体以及第三线圈导体的第一方向的长度变长。

[0011] 形成第四线圈导体的工序可以包含：在形成有第二线圈导体部及第三线圈导体部的第二绝缘体层上，形成导电层的工序；在导电层上，形成设置有第四贯通部的第三绝缘体层的工序，其中第四贯通部具有对应于第四线圈导体的形状并且使导电层的一部分露出；以及通过镀覆，在第四贯通部内形成第四线圈导体的工序。在该情况下，在形成第四线圈导体的工序中，在第二绝缘体层上预先形成导电层。因此，可以在第二绝缘体层的未设置有第二线圈导体的部分也通过镀覆来形成第四线圈导体。

[0012] 该层叠线圈部件的制造方法在形成第四线圈导体之后，还可以包含通过去除第三绝缘体层、以及导电层中的从第四线圈导体露出的部分来使第二绝缘体层的一部分露出，并且形成第四绝缘体的工序，该第四绝缘体覆盖露出的第二绝缘体层的一部分以及第四线圈导体。在该情况下，由于第四线圈导体被第四绝缘体层覆盖，因此可以保护第四线圈导体。

[0013] 该层叠线圈部件的制造方法在形成第四线圈导体之后，还可以包含将形成有第一线圈导体的第一绝缘体层从主面剥离，并且在形成有第一线圈导体的第一绝缘体层上，形成第五绝缘体层的工序。在该情况下，由于第一线圈导体被第五绝缘层覆盖，因此可以保护第一线圈导体。

[0014] 第一绝缘体层可以通过光刻法形成。在该情况下，可以将第一绝缘体层以高的形状精度来图案化。结果，可以将第一线圈导体以高的形状精度来形成。

[0015] 在形成第一线圈导体的工序中，可以形成在与沿着第一线圈导体延伸的方向交叉的第二方向上排列的多个第一线圈导体。在形成第二线圈导体和第三线圈导体的工序中，可以形成分别在第二方向上排列的多个第二线圈导体和多个第三线圈导体。在形成第四线圈导体的工序中，可以形成在第二方向上排列的多个第四线圈导体。在该情况下，可以将线圈的卷绕数设定为多个。

[0016] 本公开的一个侧面所涉及的层叠线圈部件具备素体、线圈和导体层。素体在第一方向上具有层叠的多个绝缘体层。线圈配置于素体。线圈具有第一线圈导体、第二线圈导体、第三线圈导体、以及第四线圈导体。导体层电连接第二线圈导体和第四线圈导体。第一线圈导体沿着正交于第一方向的方向延伸。第二线圈导体以及第三线圈导体在第一线圈导体延伸的方向上互相分开。第二线圈导体以及第三线圈导体从第一线圈导体分别沿着第一方向延伸。第四线圈导体与第二线圈导体的与第一线圈导体为相反侧的端部电连接。第四线圈导体沿着正交于第一方向的方向延伸。从第一方向观察，导电层与第四线圈导体重叠。

[0017] 在该层叠线圈部件中，第二线圈导体以及第三线圈导体分别从第一线圈导体沿着第一方向延伸。如此，由于第二线圈导体以及第三线圈导体直接连接于第一线圈导体，因此，和第二线圈导体以及第三线圈导体与第一线圈导体例如经由导电层而连接的结构相比，可以至少省略形成导电层的工序。由此，可以使生产性提高。

附图说明

[0018] 图1是示出一个实施方式所涉及的层叠线圈部件的立体图。

[0019] 图2是示出图1的层叠线圈部件的内部结构的立体图。

[0020] 图3是示出图1的层叠线圈部件的分解立体图。

[0021] 图4是示出一个实施方式所涉及的层叠线圈部件的制造方法的流程图。

[0022] 图5A、图5B和图图5C是用于说明一个实施方式所涉及的层叠线圈部件的制造方法的截面图。

[0023] 图6A、图6B和图6C是用于说明一个实施方式所涉及的层叠线圈部件的制造方法的截面图。

[0024] 图7A、图7B和图7C是用于说明一个实施方式所涉及的层叠线圈部件的制造方法的截面图。

[0025] 图8A、图8B和图8C是用于说明一个实施方式所涉及的层叠线圈部件的制造方法的截面图。

[0026] 图9A、图9B和图9C是用于说明一个实施方式所涉及的层叠线圈部件的制造方法的截面图。

[0027] 图10A、图10B和图10C是用于说明一个实施方式所涉及的层叠线圈部件的制造方法的截面图。

[0028] 图11A、图11B和图11C是用于说明一个实施方式所涉及的层叠线圈部件的制造方法的截面图。

[0029] 图12是示出第一变形例所涉及的层叠线圈部件的立体图。

[0030] 图13是示出第二变形例所涉及的层叠线圈部件的立体图。

[0031] 图14A和图14B是用于说明第二变形例所涉及的层叠线圈部件的制造方法的立体图。

[0032] 图15A和图15B是用于说明第二变形例所涉及的层叠线圈部件的制造方法的立体图。

[0033] 图16A和图16B是用于说明第二变形例所涉及的层叠线圈部件的制造方法的立体图。

[0034] 图17A和图17B是用于说明第二变形例所涉及的层叠线圈部件的制造方法的立体图。

[0035] 图18是示出第三变形例所涉及的层叠线圈部件的立体图。

[0036] 图19是示出图18的层叠线圈部件的内部结构的立体图。

具体实施方式

[0037] 在下文中，将参考附图对实施方式进行详细描述。此外，在附图的说明中，对相同或相当的要素以相同的符号来标记，并省略重复的说明。

[0038] (层叠线圈部件)

[0039] 图1是示出一个实施方式所涉及的层叠线圈部件的立体图。如图1所示，层叠线圈部件1具备呈现长方体形状的素体2。长方体形状中包括角部和棱线部被倒角的长方体形状、以及角部和棱线部被倒圆的长方体形状。

[0040] 素体2具有互相相对的一对主面2a、2b、互相相对的一对端面2c、2d、以及互相相对的一对侧面2e、2f。在下文中，将一对主面2a、2b相对的方向设定为第一方向D1，将一对端面2c、2d相对的方向设定为第二方向D2，将一对侧面2e、2f相对的方向设定为第三方向D3。在本实施方式中，第一方向D1是素体2的高度方向。第二方向D2是素体2的长度方向，并且与第一方向D1正交。第三方向D3是素体2的宽度方向，并且与第一方向D1和第二方向D2正交。

[0041] 一对主面2a、2b以连结一对端面2c、2d之间的方式在第二方向D2上延伸。一对主面2a、2b也以连结侧面2e、2f之间的方式在第三方向D3上延伸。一对端面2c、2d以连结一对主面2a、2b之间的方式在第一方向D1上延伸。一对端面2c、2d也以连结一对侧面2e、2f之间的方式在第三方向D3上延伸。一对侧面2e、2f以连结一对主面2a、2b之间的方式在第一方向D1上延伸。一对侧面2e、2f也以连结一对端面2c、2d的方式在第二方向D2上延伸。

[0042] 层叠线圈部件1的第一方向D1的长度(高度)例如为0.05mm以上且1.00mm以下。层叠线圈部件1的第二方向D2的长度(长度)例如为0.01mm以上且2.00mm以下。层叠线圈部件1的第三方向D3上的长度(宽度)例如为0.05mm以上且1.00mm以下。在本实施方式中，层叠线圈部件1的第一方向D1的长度(高度)为0.125mm。层叠线圈部件1的第二方向D2的长度(长度)为0.250mm以下。层叠线圈部件1的第三方向D3的长度(宽度)为0.200mm以下。层叠线圈部件1例如被焊接安装于电子设备(例如电路基板或电子部件)。在层叠线圈部件1中，主面2a构成相对于电子设备的安装面。

[0043] 图2是示出图1的层叠线圈部件的内部结构的立体图。在图2中，用虚线示出了素体2。如图2所示，层叠线圈部件1具备多个(在此为一对)端子电极4、5、线圈6和导电层25、26、
27(参照3)。

[0044] 端子电极4、5呈现矩形板状。端子电极4、5配置于素体2的第二方向D2的两端部。端子电极4配置于端面2c侧。端子电极4的一个主面比端面2c埋入于素体2的更内侧，并且连接于素体2内的线圈6的一端。端子电极4的另一个主面从端面2c露出，并且与端面2c构成同一平面。端子电极4的另一个主面可以从端面2c突出。从第二方向D2观察，端子电极4比端面2c的外缘配置于更内侧。

[0045] 端子电极5配置于端面2d侧。端子电极5的一个主面相对于端面2d更埋入于素体2的内侧，并且连接于素体2内的线圈6的另一端。端子电极5的另一个主面从端面2d露出，并且与端面2d构成同一平面。端子电极5的另一个主面可以从端面2d突出。从第二方向D2观察，端子电极5相对于端面2d的外缘更配置于内侧。

[0046] 各端子电极4、5包含导电性材料(例如，Cu)。可以在从各端面2c、2d露出的端子电极4、5的表面形成镀层。镀层例如可通过电解镀或化学镀(electroless plating)形成。镀层例如包含Ni或Sn。

[0047] 线圈6配置于素体2。在本实施方式中，线圈6的整体配置于素体2内。线圈6的线圈轴沿着第二方向D2延伸。从第三方向D3观察，线圈6的外径呈现大致矩形形状。线圈6具有第一线圈导体21、第二线圈导体22、第三线圈导体23以及第四线圈导体24。

[0048] 在本实施方式中，线圈6具有多个第一线圈导体21、多个第二线圈导体22、多个第三线圈导体23以及多个第四线圈导体24。线圈6由多个第一线圈导体21、多个第二线圈导体22、多个第三线圈导体23以及多个第四线圈导体24构成。

[0049] 各第一线圈导体21、各第二线圈导体22、各第三线圈导体23以及各第四线圈导体24包含导电性材料(例如，Cu)。在本实施方式中，第一线圈导体21的数量为“6”，第二线圈导体22、第三线圈导体23和第四线圈导体24的数量均为“5”。线圈6分别电连接于多个第一线圈导体21、多个第二线圈导体22、多个第三线圈导体23以及多个第四线圈导体24而构成。

[0050] 多个第一线圈导体21和多个第四线圈导体24以在第一方向D1上互相相对的方式配置。多个第一线圈导体21配置于主面2b侧，多个第四线圈导体24配置于主面2a侧。多个第二线圈导体22和多个第三线圈导体23以在第三方向D3上互相相对的方式配置。多个第二线圈导体22配置于侧面2e侧，多个第三线圈导体23配置于侧面2f侧。

[0051] 各第一线圈导体21、各第二线圈导体22、各第三线圈导体23和各第四线圈导体24例如呈现线状或棒状，并且在与线圈轴交叉的方向上延伸。各第一线圈导体21和各第四线圈导体24截面呈现矩形形状。各第二线圈导体22和各第三线圈导体23截面呈现圆形形状。

[0052] 各第一线圈导体21和各第四线圈导体24在正交于第一方向D1的方向上延伸。各第一线圈导体21延伸的方向相对于各第四线圈导体24延伸的方向略微倾斜。各第一线圈导体21例如在从第三方向D3略微倾斜的方向上延伸。各第四线圈导体24例如在第三方向D3上延伸。各第二线圈导体22和各第三线圈导体23在第一方向D1上延伸。

[0053] 多个第一线圈导体21成互相平行，并且在第二方向D2上互相分开地排列。多个第二线圈导体22成互相平行，并且在第二方向D2上互相分开地排列。多个第三线圈导体23成互相平行，并且在第二方向D2上互相分开地排列。多个第四线圈导体24成互相平行，并且在第二方向D2上互相分开地排列。

[0054] 将各第一线圈导体21设定为从端面2c侧起依次为第一个第一线圈导体21、第二个第一线圈导体21、第三个第一线圈导体21、第四个第一线圈导体21、第五个第一线圈导体21、第六个第一线圈导体21。将各第二线圈导体22设定为从端面2c侧起依次为第一个第二线圈导体22、第二个第二线圈导体22、第三个第二线圈导体22、第四个第二线圈导体22、第五个第二线圈导体22。

[0055] 将各第三线圈导体23设定为从端面2c侧起依次为第一个第三线圈导体23、第二个第三线圈导体23、第三个第三线圈导体23、第四个第三线圈导体23、第五个第三线圈导体23。将各第四线圈导体24设定为从端面2c侧起依次为第一个第四线圈导体24、第二个第四线圈导体24、第三个第四线圈导体24、第四个第四线圈导体24、第五个第四线圈导体24。

[0056] 第一个第一线圈导体21一端与端子电极4连接。第一个第一线圈导体21的另一端与第一个第二线圈导体22的一端连接。第一个第二线圈导体22的另一端与第一个第四线圈导体24的一端连接。第一个第四线圈导体24的另一端与第一个第三线圈导体23的一端连接。第一个第三线圈导体23的另一端与第二个第一线圈导体21的一端连接。

[0057] 第二个第一线圈导体21的另一端与第二个第二线圈导体22的一端连接。第二个第二线圈导体22的另一端与第二个第四线圈导体24的一端连接。第二个第四线圈导体24的另一端与第二个第三线圈导体23的一端连接。第二个第三线圈导体23的另一端与第三个第一线圈导体21的一端连接。

[0058] 第三个第一线圈导体21的另一端与第三个第二线圈导体22的一端连接。第三个第二线圈导体22的另一端与第三个第四线圈导体24的一端连接。第三个第四线圈导体24的另一端与第三个第三线圈导体23的一端连接。第三个第三线圈导体23的另一端与第四个第一线圈导体21的一端连接。

[0059] 第四个第一线圈导体21的另一端与第四个第二线圈导体22的一端连接。第四个第二线圈导体22的另一端与第四个第四线圈导体24的一端连接。第四个第四线圈导体24的另一端与第四个第三线圈导体23的一端连接。第四个第三线圈导体23的另一端与第五个第一线圈导体21的一端连接。

[0060] 第五个第一线圈导体21的另一端与第五个第二线圈导体22的一端连接。第五个第二线圈导体22的另一端与第五个第四线圈导体24的一端连接。第五个第四线圈导体24的另一端与第五个第三线圈导体23的一端连接。第五个第三线圈导体23的另一端与第六个第一线圈导体21的一端连接。第六个第一线圈导体21的另一端与端子电极5连接。

[0061] 各第二线圈导体22的另一端和对应的各第四线圈导体24的一端经由对应的导电层25(参照图3)而电连接。各第三线圈导体23的一端和对应的第四线圈导体24的另一端经由相应的导电层25而电连接。在图2中，省略了导电层25的图示。稍后将对导电层25进行描述。

[0062] 线圈6包含至少一个以上的由一个第一线圈导体21、一个第二线圈导体22、一个第三线圈导体23以及一个第四线圈导体24构成的一卷的单位线圈C。在本实施方式中，线圈6包含四个单位线圈C。多个单位线圈C排列于第二方向D2。相邻的单位线圈C彼此互相连接。

[0063] 在本实施方式中，将由第二个第一线圈导体21、第二个第二线圈导体22、第一个第三线圈导体23以及第一个第四线圈导体24构成的单位线圈C设定为第一个单位线圈C。将由第三个第一线圈导体21、第三个第二线圈导体22、第二个第三线圈导体23以及第二个第四线圈导体24构成的单位线圈C设定为第二个单位线圈C。将由第四个第一线圈导体21、第四个第二线圈导体22、第三个第三线圈导体23以及第三个第四线圈导体24构成的单位线圈C设定为第三个单位线圈C。将由第五个第一线圈导体21、第五个第二线圈导体22、第四个第三线圈导体23以及第四个第四线圈导体24构成的单位线圈C设定为第四个单位线圈C。

[0064] 在各单位线圈C中，第二线圈导体22和第三线圈导体23在第一线圈导体21延伸的方向上互相分开，从第一线圈导体21沿着第一方向D1上延伸。第四线圈导体24与第二线圈导体22的与第一线圈导体21为相反侧的端部电连接。

[0065] 图3是示出图1的层叠线圈部件的分解立体图。在图3中，省略了端子电极4、5(参照图1)的图示。如图3所示，素体2(参照图1)在第一方向D1上依次层叠有多个绝缘体层10a、10b、10c、10d、10e构成。素体2具有在第一方向D1上层叠的多个绝缘体层10a、10b、10c、10d、
10e。绝缘体层10a包含主面2b。绝缘体层10e包含主面2a。各绝缘体层10a、10b、10c、10d、10e的数量为“1”以上。在本实施方式中，绝缘体层10c的数量为“4”。

[0066] 在素体2中，层叠有多个绝缘体层10a、10b、10c、10d、10e的层叠方向与第一方向D1一致。在实际的素体2中，各绝缘体层10a、10b、10c、10d、10e被一体化成各绝缘体层10a、10b、10c、10d、10e之间的边界不能被视觉识别的程度。在本实施方式中，绝缘体层10d、10e无边界地一体化地形成，但是也可以分别地形成。

[0067] 各绝缘体层10a、10b、10c、10d、10e由绝缘性材料构成。绝缘性材料例如包含感光性树脂等的树脂。作为感光性树脂，例如可以列举环氧树脂、聚酰亚胺、双马来酰亚胺和聚苯醚。各绝缘体层10a、10b、10c、10d、10e例如可以包含由二氧化硅、低介电常数的玻璃构成的填料。各绝缘体层10a、10b、10c、10d、10e的厚度(第一方向D1的长度)例如为0.01μm以上且10μm以下。在本实施方式中，各绝缘体层10a、10b、10c、10d、10e的厚度为15μm。

[0068] 各第一线圈导体21形成于设置于绝缘体层10b的贯通部内，并且在第一方向D1上贯通绝缘体层10b。各第四线圈导体24形成于设置于绝缘体层10d的贯通部内，并且在第一方向D1上贯通绝缘体层10d。

[0069] 各第二线圈导体22包含至少一个以上的第二线圈导体部22a。在本实施方式中，第二线圈导体部22a的数量为“4”。多个第二线圈导体部22a在第一方向D1上排列。在第一方向D1上相邻的第二线圈导体部22a彼此相互直接连接。多个第二线圈导体部22a形成于设置于各绝缘体层10c的各贯通部内，并且在第一方向D1上贯通各绝缘体层10c。第二线圈导体部22a构成第二线圈导体22的第一方向D1上的至少一部分。

[0070] 各第三线圈导体23包含至少一个以上的第三线圈导体部23a。在本实施方式中，第三线圈导体部23a的数量为“4”。多个第三线圈导体部23a在第一方向D1上排列。在第一方向D1上相邻的第三线圈导体部23a彼此相互直接连接。多个第三线圈导体部23a形成于设置于各绝缘体层10c的各贯通部内，并且在第一方向D1上贯通各绝缘体层10c。第三线圈导体部23a构成第三线圈导体23的第一方向D1上的至少一部分。

[0071] 从第一方向D1观察，多个导电层25呈现与多个第四线圈导体24相同的形状，并且与多个第四线圈导体24重叠。多个导电层25配置于多个第四线圈导体24与多个第二线圈导体22和多个第三线圈导体23之间。更具体地，各导电层25配置于对应的第四线圈导体24和与该第四线圈导体24在第一方向D1上相邻的第二线圈导体部22a和第三线圈导体部23a之间。在本实施方式中，导电层25的数量与第四线圈导体24的数量同样为“5”。

[0072] 各导电层25包含导电性材料。各导电层25例如由Cr或Ti构成。各导电层25电连接对应的第四线圈导体24的一端和第二线圈导体22的另一端。各导电层25电连接对应的第四线圈导体24的另一端和第三线圈导体23的一端。

[0073] 端子电极4层叠有多个端子导体11和导电层26而构成。端子电极4具有层叠的多个端子导体11和导电层26。在本实施方式中，端子导体11的数量为“6”。各端子导体11形成于设置于各绝缘体层10b、10c、10d的各贯通部内，并且在第一方向D1上贯通各绝缘体层10b、10c、10d。

[0074] 从第一方向D1观察，导电层26呈现与端子导体11相同的形状，并且与端子导体11重叠。导电层26配置于设置于绝缘体层10d的端子导体11和与该端子导体11在第一方向D1上相邻的端子导体11之间。导电层26包含导电性材料。导电层26例如由Cr或Ti构成。导电层26电连接设置于绝缘体层10d的端子导体11和与该端子导体11在第一方向D1上相邻的端子导体11。

[0075] 端子电极5层叠有多个端子导体12和导电层27而构成。端子电极5具有层叠的多个端子导体12和导电层27。在本实施方式中，端子导体12的数量为“6”。各端子导体12形成于设置于各绝缘体层10b、10c、10d的各贯通部内，并且在第一方向D1上贯通各绝缘体层10b、10c、10d。

[0076] 从第一方向D1观察，导电层27呈现与端子导体12相同的形状，并且与端子导体12重叠。导电层27配置于设置于绝缘体层10d的端子导体12和与该端子导体12在第一方向D1上相邻的端子导体12之间。导电层27包含导电性材料。导电层27例如由Cr或Ti构成。导电层27电连接设置于绝缘体层10c的端子导体12和与该端子导体12在第一方向D1上相邻的端子导体12。

[0077] 导电层25、26、27的厚度(第一方向D1的长度)互相相等。各导电层25、26、27的厚度，例如，比各绝缘体层10a、10b、10c、10d、10e的厚度薄。各导电层25、26、27的厚度例如为0.01μm以上且1.000μm以下。在本实施方式中，各导电层25、26、27的厚度例如是0.4μm。

[0078] (层叠线圈部件的制造方法)

[0079] 参照图4～图11，对层叠线圈部件1的制造方法进行说明。如图4所示，层叠线圈部件1的制造方法包括形成第一线圈导体21的工序S10、形成第二线圈导体22和第三线圈导体23的工序S20、形成第四线圈导体24的工序S30、形成绝缘体层10d、10e(第四绝缘体层)的工序S40、以及形成绝缘体层10a(第五绝缘体层)的工序S50。依次以工序S10、工序S20、工序S30、工序S40、以及工序S50的顺序进行。

[0080] 在工序S10中，如图5A所示，首先准备基板30。基板30具有主面30a。在基板30中，至少主面30a具有导电性。在本实施方式中，基板30的整体具有导电性。基板30例如由不锈钢构成。

[0081] 接下来，在主面30a上形成有抗蚀剂层31。抗蚀剂层31包含绝缘体层10b的构成材料。抗蚀剂层31例如通过在主面30a上涂布或印刷包含感光性树脂的绝缘性膏体来形成。绝缘性膏体中所包含的感光性树脂为负型。

[0082] 接下来，如图5B所示，抗蚀剂层31被曝光。在此，例如使用由Cr构成的掩模M1。掩模M1具有对应于图3所示的多个第一线圈导体21、端子导体11以及端子导体12的形状的图案。在图5B中，抗蚀剂层31中的未曝光的部分31a用灰色示出。

[0083] 接下来，如图图5C所示，抗蚀剂层31被显影。由于抗蚀剂层31包含负型的感光性树脂，因此抗蚀剂层31中的未曝光的部分31a(参照图5B)被去除。结果，得到具有对应于第一线圈导体21(参照图3)的形状的第一贯通部T1、具有对应于端子导体11(参照图3)的形状的贯通部(未图示)和具有对应于端子导体12(参照图3)的形状的贯通部(未图示)的绝缘体层10b。第一贯通部T1、具有对应于端子导体11的形状的贯通部和具有对应于端子导体12的形状的贯通部分别使基板30的主面30a的一部分露出。

[0084] 接下来，如图6A所示，在绝缘体层10b的多个第一贯通部T1内，通过镀覆形成多个第一线圈导体21。此时，在绝缘体层10b的贯通部(未图示)内也形成端子导体11(参照图3)和端子导体12(参照图3)。由此，形成设置有多个第一线圈导体21、端子导体11以及端子导体12的绝缘体层10b。镀覆可以是电解镀覆以及化学镀覆中的任一种。在此，形成排列于第二方向D2(参照图2)的多个第一线圈导体21。如有必要，对第一线圈导体21进行研磨操作。

[0085] 如上所述，工序S10包含形成设置有第一贯通部T1的绝缘体层10b(第一绝缘体层)的工序S11、以及通过镀覆，在第一贯通部T1内形成第一线圈导体21的工序S12。设置有第一贯通部T1的绝缘体层10b通过光刻法来形成。

[0086] 在工序S20中，如图6B所示，在设置有多个第一线圈导体21、端子导体11(参照图3)以及端子导体12(参照图3)的绝缘体层10b上形成有抗蚀剂层32。抗蚀剂层32包含绝缘体层10c(参照图3)的构成材料。抗蚀剂层32例如通过涂布或印刷包含感光性树脂的绝缘性膏体来形成。绝缘性膏体中所包含的感光性树脂为负型。

[0087] 接下来，如图6C所示，抗蚀剂层32被曝光。在此，例如使用由Cr构成的掩模M2。掩模M2具有对应于图3所示的多个第二线圈导体22a、多个第三线圈导体部23a、端子导体11以及端子导体12的形状的图案。在图6C中，抗蚀剂层32中的未曝光的部分32a用灰色示出。

[0088] 接下来，如图7A所示，抗蚀剂层32(参照图6C)被显影。由于抗蚀剂层32包含负型的感光性树脂，因此抗蚀剂层32中的未曝光的部分32a(参照图6C)被去除。结果，形成设置有具有对应于第二线圈导体22a(参照图3)的形状的第二贯通部T2、具有对应于第三线圈导体部23a(参照图3)的形状的第三贯通部T3、具有对应于端子导体11(参照图3)的形状的贯通部(未图示)和具有对应于端子导体12(参照图3)的形状的贯通部(未图示)的绝缘体层10c。第二贯通部T2使第一线圈导体21的一部分露出。第三贯通部T3使第一线圈导体21的一部分露出。具有对应于端子导体11的形状的贯通部使设置于绝缘体层10b的端子导体11露出。具有对应于端子导体12的形状的贯通部使设置于绝缘体层10b的端子导体12露出。

[0089] 接下来，如图7B所示，通过镀覆，在第二贯通部T2(参照图7B)内形成第二线圈导体部22a，在第三贯通部T3(参照图7B)内形成第三线圈导体部23a。此时，端子导体11(参照图3)和端子导体12(参照图3)也形成于绝缘体层10c的贯通部(未图示)内。由此，形成设置有多个第二线圈导体部22a、多个第三线圈导体部23a、端子导体11以及端子导体12的绝缘体层10c。镀覆可以是电解镀覆以及化学镀覆中的任一种。如有必要，对第二线圈导体部22a、第三线圈导体部23a、端子导体11以及端子导体12进行研磨操作。

[0090] 如上所述，工序S20包含在形成有第一线圈导体21等的绝缘体层10b上，形成设置有第二贯通部T2和第三贯通部T3的绝缘体层10c(第二绝缘体层)的工序S21(参照图4)、以及通过镀覆，在第二贯通部T2内形成第二线圈导体22a并且在第三贯通部T3内形成第三线圈导体23a的工序S22(参照图4)。设置有第二贯通部T2和第三贯通部T3的绝缘体层10c通过光刻法形成。

[0091] 在工序S20中，如图7C所示，重复工序S21和工序S22，依次层叠形成有多个第二线圈导体部22a(参照图7B)、多个第三线圈导体部23a(参照图7B)、端子导体11(参照图3)以及端子导体12(参照图3)的绝缘体层10c。由此，形成由多个第二线圈导体部22a构成的第二线圈导体22，并且形成由多个第三线圈导体部23a构成的第三线圈导体23。在此，形成分别排列于第二方向D2(参照图2)的多个第二线圈导体22和多个第三线圈导体23。

[0092] 在工序S30中，如图8A所示，在设置有第二线圈导体22、第三线圈导体23、端子导体11(参照图3)以及端子导体12(参照图3)的绝缘体层10c上，形成导电层33。导电层33例如通过溅射或化学镀覆来形成。导电层33例如由Cr或Ti构成。

[0093] 接下来，如图8B所示，在导电层33上形成有抗蚀剂层34。抗蚀剂层34例如通过涂布或印刷包含感光性树脂的绝缘性膏体而形成。绝缘性膏体中所包含的感光性树脂为正型。

[0094] 接下来，如图8C所示，抗蚀剂层34被曝光。在此，例如可使用由Cr构成的掩模M3。掩模M3具有对应于图3所示的多个第四线圈导体24、端子导体11以及端子导体12的形状的图案。在图8C中，抗蚀剂层34中的未曝光的部分用灰色示出。

[0095] 接下来，如图9A所示，抗蚀剂层34被显影。由于抗蚀剂层34包含正型的感光性树脂，因此抗蚀剂层34中的被曝光的部分34a被去除。结果，形成有设置有具有对应于第四线圈导体24(参照图3)的形状的第四贯通部T4、具有对应于端子导体11(参照图3)的形状的贯通部(未图示)和具有对应于端子导体12(参照图3)的形状的贯通部(未图示)的抗蚀剂层34。第四贯通部T4、具有对应于端子导体11的形状的贯通部、和具有对应于端子导体12的形状的贯通部分别使导电层33的一部分露出。

[0096] 接下来，如图9B所示，通过镀覆，在第四贯通部T4(参照图9A)内形成第四线圈导体部24。此时，端子导体11(参照图3)和端子导体12(参照图3)也形成于抗蚀剂层34的贯通部(未图示)内。镀覆可以是电解镀覆以及化学镀覆中的任一种。在此，形成有排列于第二方向D2(参照图2)的多个第四线圈导体24。

[0097] 如上所述，工序S30包含在绝缘体层10c上形成导电层33的工序S31(参照图4)、在导电层33上形成设置有第四贯通部T4的抗蚀剂层34(第三绝缘体层)的工序S32(参照图4)、以及通过镀覆，在第四贯通部T4内形成第四线圈导体24的工序S33(参照图4)。设置有第四贯通部T4的抗蚀剂层34通过光刻法形成。

[0098] 在工序S40中，如图9C所示，抗蚀剂层34(参照图9B)被去除。抗蚀剂层34例如通过剥离液而被剥离。由此，导电层33的一部分被露出。

[0099] 接下来，如图10A所示，从导电层33(参照图9C)中的第四线圈导体24露出的部分通过蚀刻被去除。由此，绝缘体层10c的一部分被露出。具体地，在绝缘体层10c中，从第一方向D1观察，与多个第四线圈导体24、端子导体11(参照图3)以及端子导体12(参照图3)不重叠的部分被露出。另外，从导电层33(参照图9C)分别形成有多个导电层25、导电层26(参照图3)、以及导电层27(参照图3)。

[0100] 接下来，如图10B所示，形成覆盖多个第四线圈导体24、端子导体11(参照图3)以及端子导体12(参照图3)的抗蚀剂层35。从第一方向D1观察，抗蚀剂层35也形成于从多个第四线圈导体24、端子导体11以及端子导体12露出的绝缘体层10c上。抗蚀剂层35以抗蚀剂层35的上表面不具有台阶差，而成为平面状的方式形成。抗蚀剂层35包含绝缘体层10d以及绝缘体层10e的构成材料。抗蚀剂层35例如可通过涂布或印刷含有感光性树脂的绝缘性膏体来形成。绝缘性膏体中所包含的感光性树脂为负型。

[0101] 接下来，如图10C所示，抗蚀剂层35(参照图10B)的整体被曝光。由此，可形成设置有多个第四线圈导体24、端子导体11(参照图3)以及端子导体12(参照图3)的绝缘体层10d和绝缘体层10e。绝缘体层10d以及绝缘体层10e被这样无边界地一体地形成。在此，虽然未使用掩模，但是可以使用具有能够曝光抗蚀剂层35的整体的图案的掩模。

[0102] 在工序S50中，使绝缘体层10b从主面30a剥离，并且在绝缘体层10b上形成有绝缘体层10a。具体地，首先，如图11A所示，将直至工序S40为止所获得的层叠体从图10C所示的基板30的主面30a剥离，并且在反转的状态下配置于基板36上。由此，绝缘体层10e配置于最下方并且与基板36相对，绝缘体层10b被配置于最上方。基板36例如可以由绝缘性材料构成，也可以由与基板30相同的材料构成并且具有导电性。

[0103] 接下来，如图11B所示，在绝缘体层10b上形成有抗蚀剂层37。抗蚀剂层37包含绝缘体层10a的构成材料。抗蚀剂层37例如通过涂布或印刷含有感光性树脂的绝缘性膏体来形成。绝缘性膏体中所包含的感光性树脂为负型。

[0104] 接下来，如图11C所示，抗蚀剂层37(参照图11B)的整体被曝光。由此，形成有绝缘体层10a。在此，虽然未使用掩模，但是可以使用具有能够曝光抗蚀剂层37的整体的图案的掩模。通过以上，可以得到层叠线圈部件1。

[0105] 如以上所说明的，在本实施方式所涉及的层叠线圈部件1的制造方法中，工序S10包含在主面30a上形成设置有使主面30a的一部分露出的第一贯通部T1的绝缘体层10b的工序S31。由于主面30a具有导电性，因此在通过镀覆在第一贯通部T1内形成第一线圈导体21之前，不需要形成用于谋求导通的导电层。另外，在第一线圈导体21形成之后，不需要去除不必要的导电层。由此，由于可以抑制工序数量的增加，因此可以削减间歇时间以及成本。结果，可以使生产性提高。

[0106] 在工序S20中，可形成设置有分别使第一线圈导体21的一部分露出的第二贯通部T2和第三贯通部T3的绝缘体层10c。因此，通过镀覆，在第二贯通部T2内形成第二线圈导体部22a并且在第三贯通部T3内形成第三线圈导体部23a之前，不需要形成用于谋求导通的导电层。另外，在第二线圈导体部22a和第三线圈导体部23a的形成之后，也不需要去除不必要的导电层。因此，可以使生产性进一步提高。

[0107] 在工序S20中，重复进行形成绝缘体层10c的工序S21和形成第二线圈导体部22a及第三线圈导体部23a的工序S22。因此，可以使第二线圈导体22和第三线圈导体23在第一方向D1上的长度变长。

[0108] 在工序S30中，在绝缘体层10c上预先形成导电层33。因此，也可以在绝缘体层10c的未设置有第二线圈导体22的部分上，通过镀覆来形成第四线圈导体24。

[0109] 本实施方式所涉及的层叠线圈部件1的制造方法还包含形成绝缘体层10d、10e的工序S40。由此，由于第四线圈导体24被绝缘体层10d、10e覆盖，因此可以保护第四线圈导体24。

[0110] 本实施方式所涉及的层叠线圈部件1的制造方法还包含形成绝缘体层10a的工序S50。由此，由于第一线圈导体21被绝缘体层10a覆盖，因此可以保护第一线圈导体21。

[0111] 绝缘体层10b、10c以及抗蚀剂层34分别通过光刻法形成。由此，可以将绝缘体层10b、10c以及抗蚀剂层34以高的形状精度来图案化。即，可以将包含第一贯通部T1、第二贯通部T2、第三贯通部T3、以及第四贯通部T4的各贯通部以高的形状精度来形成于绝缘体层
10b、10c以及抗蚀剂层34。结果，可以以高的形状精度来形成第一线圈导体21、第二线圈导体22、第三线圈导体23及第四线圈导体24、以及端子导体11、12。

[0112] 在工序S10中，形成排列于第二方向D2的多个第一线圈导体21，在工序S30中，形成分别排列于第二方向D2的多个第二线圈导体22和多个第三线圈导体23，在工序S40中，形成有排列于第二方向D2的多个第四线圈导体24。因此，可以形成多个单位线圈C，并且可以将线圈6的卷绕数设定为多个。

[0113] 抗蚀剂层31、32、35、37由相同的材料构成。由此，容易使绝缘体层10a、10b、10c、10d、10e互相一体化。

[0114] 在层叠线圈部件1中，第二线圈导体22以及第三线圈导体23分别从第一线圈导体21沿着第一方向D1延伸。如此，由于第二线圈导体22以及第三线圈导体23直接连接于第一线圈导体21，因此，与第二线圈导体22以及第三线圈导体23经由导电层而连接于第一线圈导体21的结构相比，可以省略形成导电层的工序。因此，可以使生产性提高。另外，由于第二线圈导体22以及第三线圈导体23直接连接于第一线圈导体21，因此，难以发生剥离、断线等的问题。因此，可靠性提高。在第一方向D1上相邻的第二线圈导体部22a彼此互相直接连接。
在第一方向D1上相邻的第三线圈导体部23a彼此互相直接连接。因此，可靠性进一步提高。

[0115] 以上，针对本发明的实施方式进行了说明，但是本发明不必限于上述的实施方式，可以在不脱离其主旨的范围内进行各种变更。

[0116] 图12是示出第一变形例所涉及的层叠线圈部件的立体图。如图12所示，第一变形例所涉及的层叠线圈部件1A具备端子电极4A、5A。层叠线圈部件1A主要在这一点上与层叠线圈部件1(参照图1)不同。

[0117] 端子电极4A、5A配置于素体2的第二方向D2上的两端部。端子电极4A、5A覆盖素体2的第二方向D2上的两端部。端子电极4A、5A在第二方向D2上互相分开。端子电极4A配置于端面2c侧。端子电极4A覆盖端面2c的整体、一对主面2a、2b的端面2c侧的端部、以及一对侧面2e、2f的端面2c侧的端部。端子电极5A配置于端面2d侧。端子电极5A覆盖端面2d的整体、一对主面2a、2b的端面2d侧的端部、以及一对侧面2e、2f的端面2d侧的端部。

[0118] 各端子电极4A、5A包含导电材料(例如，Ag或Pd)。各端子电极4A、5A构成为包含导电性金属粉末(例如，Ag粉末或Pd粉末)以及玻璃粉的导电性膏体的烧结体。在各端子电极4A、5A的表面，可以形成镀层。镀层例如可通过电解镀或化学镀形成。镀层例如包含Ni或Sn。

[0119] 第一变形例所涉及的层叠线圈部件1A的制造方法包括不形成端子导体11、12(参照图3)而在形成素体2和线圈6之后，在素体2的两端部形成端子电极4A、5A的工序，在这一点上与层叠线圈部件1的制造方法不同。端子电极4A、5A例如通过浸渍法将导电性膏体赋予素体2的两端部，并且通过烧结来形成。

[0120] 图13是示出第二变形例所涉及的层叠线圈部件的立体图。如图13所示，第二变形例所涉及的层叠线圈部件1B具备端子电极4B、5B。层叠线圈部件1B主要在这一点上与层叠线圈部件1(参照图1)不同。从第三方向D3观察，端子电极4B、5B呈现L字形。在层叠线圈部件1B中，主面2b构成安装面。

[0121] 端子电极4B具有设置于端面2c侧的电极部分4a和设置于主面2b侧的电极部分4b。电极部分4a、4b互相一体地设置，并且在素体2的棱线部互相连接。电极部分4a呈现矩形板状。电极部分4a的一个主面与层叠线圈部件1的端子电极4(参照图1)的一个主面同样地，比端面2c埋入于素体2的更内侧，并且连接于素体2内的线圈6的一端。电极部分4a的另一个主面与层叠线圈部件1的端子电极4(参照图1)的另一个主面同样地，从端面2c露出，并且与端面2c构成同一平面。电极部分4a的另一个主面可以从端面2c突出。从第二方向D2观察，电极部分4a从主面2a以及侧面2e、2f分开，并且与主面2b相接。

[0122] 电极部分4b配置于主面2b上。电极部分4b呈现矩形板状。电极部分4b的一个主面与主面2b相接。电极部分4b的另一个主面从主面2b突出。从第一方向D1观察，电极部分4b从端面2d以及侧面2e、2f分开，并且与端面2c相接。电极部分4a、4b的第三方向D3的长度互相相等。

[0123] 端子电极5B具有设置于端面2d侧的电极部分5a和设置于主面2b侧的电极部分5b。电极部分5a、5b互相一体地设置，并且在素体2的棱线部互相连接。电极部分5a呈现矩形板状。电极部分5a的一个主面与层叠线圈部件1的端子电极5(参照图1)的一个主面同样地，比端面2d埋入于素体2的更内侧，并且连接于素体2内的线圈6的另一端。电极部分5a的另一个主面与层叠线圈部件1的端子电极5(参照图1)的另一个主面同样地，从端面2d露出，并且与端面2d构成同一平面。电极部分5a的另一个主面可以从端面2d突出。从第二方向D2观察，电极部分5a从主面2a以及侧面2e、2f分开，并且与主面2b相接。

[0124] 电极部分5b配置于主面2b上。电极部分5b呈现矩形板状。电极部分5b的一个主面与主面2b相接。电极部分5b的另一个主面从主面2b突出。从第一方向D1观察，电极部分5b从端面2c以及侧面2e、2f分开，并且与端面2d相接。电极部分5a、5b的第三方向D3的长度互相相等。电极部分4b、5b在第二方向D2上互相分开。

[0125] 参照图14～图17说明第二变形例所涉及的层叠线圈部件1B的制造方法。层叠线圈部件1B的制造方法在图4所示的工序S40中，与层叠线圈部件1的制造方法不同。层叠线圈部件1B的制造方法的工序S40，直到形成抗蚀剂层35的步骤为止，与层叠线圈部件1的制造方法的工序S40相同。

[0126] 图14A是示出在工序40中形成了抗蚀剂层35的状态(即，图10B所示的状态)的立体图。在图14～图17中，对在抗蚀剂层35之前形成的层，简化并一体地示出。如图14A所示，到此为止形成有端子电极4B、5B的电极部分4a、5a(参照图13)的一部分。

[0127] 接下来，如图14B所示，抗蚀剂层35被曝光。在此，例如使用有由Cr构成的掩模M4。掩模M4具有对应于图3所示的端子导体11以及端子导体12的形状的图案。接下来，省略图示进行抗蚀剂层35的显影。由于抗蚀剂层35包含负型的感光性树脂，因此抗蚀剂层35中的未曝光的部分35a被去除。结果，形成设置有多个第四线圈导体24、端子导体11(参照图3)以及端子导体12(参照图3)的绝缘体层10d(参照图15A)、和设置有具有对应于端子导体11的形状的贯通部的绝缘体层10e(参照图15A)。绝缘体层10d以及绝缘体层10e如此地无边界地一体化地被形成。

[0128] 接下来，如图15A所示，通过镀覆，在绝缘体层10e的贯通部形成端子导体11以及端子导体12。由此，形成设置有端子导体11以及端子导体12的绝缘体层10e。镀覆可以是电解镀覆以及化学镀覆中的任一种。如有必要，对端子导体11以及端子导体12进行研磨操作。

[0129] 接下来，如图15B所示，在设置有端子导体11以及端子导体12的绝缘体层10e上，形成导电层41，之后，在导电层41上形成抗蚀剂层42。导电层41例如通过溅射或化学镀覆来形成。导电层41例如由Cr或Ti构成。抗蚀剂层42例如通过涂布或印刷包含感光性树脂的绝缘性膏体来形成。绝缘性膏体中所包含的感光性树脂为正型。

[0130] 接下来，如图16A所示，抗蚀剂层42被曝光。在此，例如使用有由Cr构成的掩模M5。掩模M5具有对应于图13所示的电极部分4b、5b的形状的图案。接下来，虽然省略了图示，但是进行抗蚀剂层42的显影。由于抗蚀剂层42包含正型的感光性树脂，因此抗蚀剂层42中的被曝光的部分42a被去除。结果，形成设置有具有对应于电极部分4b、5b的形状的贯通部的抗蚀剂层42。

[0131] 接下来，如图16B所示，通过镀覆，在抗蚀剂层42的贯通部形成电极部分4b、5b。镀覆可以是电解镀覆以及化学镀覆中的任一种。如有必要，对电极部分4b、5b进行研磨操作。

[0132] 接下来，如图17A所示，抗蚀剂层42(参照图17A)被去除。抗蚀剂层42例如通过剥离液被剥离。由此，导电层41的一部分被露出。

[0133] 接下来，如图17B所示，导电层41(参照图17B)中的从电极部分4b、5b露出的部分通过蚀刻被去除。由此，绝缘体层10e的一部分被露出。具体地，绝缘体层10e中，从第一方向D1观察，不与电极部分4b、5b重叠的部分被露出。

[0134] 接下来，与层叠线圈部件1的制造方法同样地进行工序S50。在层叠线圈部件1B中，由于在构成安装面的主面2b上配置有端子电极4B、5B的电极部分4b、5b，因此向电子设备安装层叠线圈部件1B的是容易的。

[0135] 图18是示出第三变形例所涉及的层叠线圈部件的立体图。图19是示出图18的层叠线圈部件的内部结构的立体图。如图18和19所示，第三变形例所涉及的层叠线圈部件1C具备端子电极4C、5C。层叠线圈部件1C主要在这一方面与层叠线圈部件1(参照图1)不同。从第一方向D1观察，端子电极4C、5C呈现L字形。在层叠线圈部件1C中，侧面2f构成安装面。

[0136] 端子电极4C具有设置于端面2c侧的电极部分4a和设置于侧面2f侧的电极部分4b。电极部分4a、4b互相一体地设置，并且在素体2的棱线部互相连接。电极部分4a呈现矩形板状。电极部分4a的一个主面与层叠线圈部件1的端子电极4(参照图1)的一个主面同样地，比端面2c埋入于素体2的更内侧，并且连接于素体2内的线圈6的另一端。电极部分4a的另一个主面与层叠线圈部件1的端子电极4(参照图1)的另一个主面同样地，从端面2c露出，并且与端面2c构成同一平面。电极部分4a的另一个主面可以从端面2c突出。从第二方向D2观察，电极部分4a从主面2a、2b以及侧面2e分开，并且与侧面2f相接。

[0137] 电极部分4b呈现矩形板状。电极部分4b的一个主面比侧面2f埋入于素体2的更内侧，但是从素体2内的线圈6分开。电极部分4b的另一个主面从侧面2f露出，并且与侧面2f构成同一平面。从第三方向D3观察，电极部分4b从主面2a、2b以及端面2d分开，并且与端面2c相接。电极部分4a、4b的第一方向D1的长度互相相等。

[0138] 端子电极5C具有设置于端面2d侧的电极部分5a和设置于侧面2f侧的电极部分5b。电极部分5a、5b互相一体地设置，并且在素体2的棱线部互相连接。电极部分5a呈现矩形板状。电极部分5a的一个主面与层叠线圈部件1的端子电极5(参照图1)的一个主面同样地，比端面2d埋入于素体2的更内侧，并且连接于素体2内的线圈6的另一端。电极部分5a的另一个主面与层叠线圈部件1的端子电极5(参照图1)的另一个主面同样地从端面2d露出，并且与端面2d构成同一平面。电极部分5a的另一个主面可以从端面2d突出。从第二方向D2观察，电极部分5a从主面2a、2b以及侧面2e分开，并且与侧面2f相接。

[0139] 电极部分5b呈现矩形板状。电极部分5b的一个主面比侧面2f埋入于素体2的更内侧，但是从素体2内的线圈6分开。电极部分5b的另一个主面从侧面2f露出，并且与侧面2f构成同一平面。从第三方向D3观察，电极部分5b从主面2a、2b以及侧面2e分开，并且与侧面2f相接。电极部分5a、5b的第一方向D1的长度互相相等。电极部分4b、5b在侧面2f上互相分开。

[0140] 层叠线圈部件1C的制造方法除了以使端子导体11、12的形状成为L字状的方式改变掩模M1、M2、M3的图案之外，其它都与层叠线圈部件1的制造方法相同。在层叠线圈部件1C中，由于端子电极4C、5C的电极部分4b、5b从构成安装面的侧面2f露出，因此向电子设备安装层叠线圈部件1C是容易的。另外，不需要如层叠线圈部件1B那样地设置导电层41(参照图15B)。

[0141] 在层叠线圈部件1、1A、1B、1C的制造方法中，例如，基板30可以具有多个层。在该情况下，至少具有主面30a的层具有导电性即可，除此之外的层可以不具有导电性。主面30a中，至少通过第一贯通部T1、具有对应于端子导体11的形状的贯通部、以及具有对应于端子导体12的形状的贯通部而被露出的部分具有导电性即可，除此之外的部分可以不具有导电性。

[0142] 抗蚀剂层31、32、35、37、42可以是包含感光性树脂的含感光性树脂层，例如，还可以进一步包含颜料。例如，成为最外层的抗蚀剂层35、37可以包含与其它的抗蚀剂层不同的高硬度的材料。