半导体元件

摘要

一种半导体元件，包括第一导电部件、第二导电部件、和第一介电层位于第一导电部件和第二导电部件之间。蚀刻停止层(etch stop layer)于第一介电层上。盖层(cap layer)于第一导电部件、第二导电部件、和蚀刻停止层上。

权利要求

1.一种半导体元件，包括：一第一导电部件；

一第二导电部件；

一第一介电层，位于该第一导电部件和该第二导电部件之间；

一蚀刻停止层，于该第一介电层上；以及一盖层，于该第一导电部件、该第二导电部件、和该蚀刻停止层上，其中该盖层邻近该蚀刻停止层的一侧壁。

说明书

半导体元件

技术领域

[0001] 本公开实施例涉及半导体元件及其形成方法，特别涉及接触件的形成。

背景技术

[0002] 接触件是用以在半导体元件中的不同部件之中或之间形成电连接。举例来说，接触件是用以连接一金属层至另一金属层或另一元件层，此些金属层彼此电性隔离，如通过隔绝或介电材料以分开此些金属层。

发明内容

[0003] 一种半导体元件，包括：第一导电部件；第二导电部件；第一介电层，位于第一导电部件和第二导电部件之间；蚀刻停止层(etch stop layer)，于第一介电层上；以及盖层(cap layer)，于第一导电部件、第二导电部件、和蚀刻停止层上，其中盖层邻近蚀刻停止层的侧壁。

[0004] 一种半导体元件的形成方法，包括：形成第一导电部件；形成第一介电层邻近第一导电部件；选择性地形成阻挡层(blocking layer)于第一导电部件的顶面上，其中在形成阻挡层之后，第一介电层的顶面维持露出；形成蚀刻停止层于第一介电层的顶面上，而阻挡层位于第一导电部件的顶面上；移除阻挡层；在移除阻挡层之后，形成第二介电层于蚀刻停止层和第一导电部件上；以及形成接触件延伸穿过第二介电层的至少一部分。

[0005] 一种半导体元件的形成方法，包括：形成第一导电部件和第二导电部件；形成第一介电层于第一导电部件和第二导电部件之间，其中气隙定义于第一介电层中；选择性地形成阻挡层于第一导电部件的顶面上和第二导电部件的顶面上；在选择性地形成阻挡层之后，形成蚀刻停止层于第一介电层的顶面上；在形成蚀刻停止层之后，移除阻挡层；在移除阻挡层之后，形成第二介电层于蚀刻停止层、第一导电部件、和第二导电部件上；形成接触开口于第二介电层中，以露出第一导电部件和蚀刻停止层的一部分；以及形成接触件于接触开口中。

附图说明

[0006] 以下将配合附图详述本公开的各面向。应注意的是，依据在业界的标准做法，各种特征并未按照比例绘制。事实上，可任意地放大或缩小元件的尺寸，以清楚地表现出本公开的特征。

[0007] 第1至10图是根据一些实施例，半导体元件在各种制造阶段的示意图。

[0008] 附图标记说明：

[0009] 2：鳍式场效晶体管

[0010] 4：鳍片

[0011] 6：隔离结构

[0012] 8：栅极结构

[0013] 10：侧壁间隔物

[0014] 12：源极/漏极区

[0015] 100：半导体元件

[0016] 105：半导体层

[0017] 110：元件层

[0018] 115：第一金属化层

[0019] 120,125,160,185：介电层

[0020] 122：栅极接触

[0021] 130,145A,145B,145C：导电部件

[0022] 135：盖层

[0023] 140：粘着层

[0024] 145：导电层

[0025] 147：凹槽

[0026] 150：硬遮罩层

[0027] 155：包封层

[0028] 165：气隙

[0029] 167：第二金属化层

[0030] 170：阻挡层

[0031] 175：蚀刻停止层

[0032] 180：盖层

[0033] 190：开口

[0034] 195：接触件

[0035] 【生物材料寄存】无

具体实施方式

[0036] 以下公开提供了许多的实施例或范例，用于实施本公开的不同部件。组件和配置的具体范例描述如下，以简化本公开实施例。当然，这些仅仅是范例，并非用以限定本公开实施例。举例来说，叙述中提及第一部件形成于第二部件之上，可包括形成第一和第二部件直接接触的实施例，也可包括额外的部件形成于第一和第二部件之间，使得第一和第二部件不直接接触的实施例。另外，本公开可在各种范例中重复元件符号及/或字母。这样重复是为了简化和清楚的目的，其本身并非主导所讨论各种实施例及/或配置之间的关系。

[0037] 再者，此处可使用空间上相关的用语，如“在…之下”、“下方的”、“低于”、“在…上方”、“上方的”和类似用语可用于此，以便描述如图所示一元件或部件和其他元件或部件之间的关系。这些空间用语企图包括使用或操作中的装置的不同方位。当装置被转至其他方位(旋转90°或其他方位)，则在此所使用的空间相对描述可同样依旋转后的方位来解读。

[0038] 于此提供用以制造半导体元件的一或多个技术。在一些实施例中，在导电部件上(如金属部件)选择性地形成阻挡层(blocking layer)，并在邻近导电部件的介电层上选择性地形成蚀刻停止层(etch stop layer)。蚀刻停止层减少在后续蚀刻工艺时造成击穿(punch through)的可能性，其蚀刻工艺可在导电部件上方的金属化层中形成接触件，且与导电部件形成界面。

[0039] 参见图1，根据一些实施例，示出了用以形成半导体元件100中的复数个膜层。于半导体层105上形成这些膜层。在一些实施例中，半导体层105为基底的一部分，其基底包括外延层、单晶半导体材料(如Si、Ge、SiGe、InGaAs、GaAs、InSb、GaP、GaSb、InAlAs、GaSbP、GaAsSb、和InP，但不以此为限)、绝缘层上硅(silicon-on-insulator,SOI)结构、晶圆、或由晶圆形成的晶粒至少其中之一。在一些实施例中，半导体层105包括结晶硅。在一些实施例中，复数个膜层包括元件层110和第一金属化层115。在一些实施例中，元件层110包括集成电路部件，如鳍式场效晶体管(FinField-Effect Transistors,FinFET)2。在一些实施例中，元件层110包括其他电路部件，如平面晶体管(planar transistor)、电容、电阻、或其他合适元件，其并未个别示出。在一些实施例中，第一金属化层115所代表的膜层，其为半导体元件100位于第一金属化层115下的膜层和半导体元件100位于第一金属化层115上的膜层之间的互连。在一些实施例中，在元件层110和第一金属化层115之间形成一或多个金属化层。故第一金属化层115可为M1层(例如，最接近元件层110的第一金属化层)或Mx层，其x为大于或等于2的整数。

[0040] 在一些实施例中，通过使用图案化硬遮罩在半导体层105中蚀刻沟槽，以在半导体层105中形成鳍片4。故鳍片4是由半导体层105所形成。在一些实施例中，鳍片4是形成于，如成长于，半导体层105上。总体而言，鳍片4定义了用以形成如鳍式场效晶体管2的元件的主动区。在一些实施例中，形成隔离结构6，如浅沟槽隔离(shallow trench isolation,STI)，邻近鳍式场效晶体管2，再通过在半导体层105中形成凹槽，并将介电材料填入凹槽中，以隔离鳍式场效晶体管2和邻近元件。在一些实施例中，隔离结构6包括氧化硅或其他合适材料。

[0041] 在一些实施例中，于鳍片4上形成栅极结构8。根据一些实施例，通过形成牺牲栅极结构(sacrificial gate structure)(包括牺牲栅极介电层、牺牲多晶硅层、和硬遮罩层)于鳍片4和隔离结构6上，以形成栅极结构8。在一些实施例中，进行图案化工艺以图案化对应欲形成的栅极结构图案的硬遮罩层，并使用图案化后的硬遮罩层进行蚀刻工艺，来蚀刻牺牲多晶硅层和牺牲栅极介电层，以定义牺牲栅极结构。在一些实施例中，硬遮罩层的剩余部分于牺牲栅极结构上形成盖层(cap layer)。在一些实施例中，牺牲栅极结构之后被栅极结构8取代，其包括栅极介电层和栅极电极(未分开示出)。

[0042] 在一些实施例中，栅极介电层包括高介电常数(high k)材料。如在此所引用，“高介电常数”一词是指具有介电常数k高于或等于约3.9的材料，其为SiO2的k值。高介电常数介电层的材料可为任何合适材料。高介电常数介电层材料的范例包括Al2O3、HfO2、ZrO2、La2O3、TiO2、SrTiO3、LaAlO3、Y2O3、Al2OxNy、HfOxNy、ZrOxNy、La2OxNy、TiOxNy、SrTiOxNy、LaAlOxNy、Y2OxNy、SiON、SiNx、其硅盐酸、或其合金，但并不以此为限。每个x值是独立地由0.5至3.0，而每个y值是独立地由0至2。在一些实施例中，栅极介电层包括原生氧化物层(native oxide layer)，其通过在工艺流程中的不同时间点，将半导体元件100暴露于氧气中，造成在鳍片4露出的表面上形成二氧化硅。在一些实施例中，在原生氧化物上形成介电材料的额外膜层，如二氧化硅、高介电常数介电材料、或其他合适材料，以形成栅极介电层。

[0043] 在一些实施例中，栅极电极包括阻障层(barrier layer)、一或多个功函数材料层(work function material layer)、晶种层(seed layer)、金属填充层(metal fill layer)、或其他合适膜层。在一些实施例中，金属填充层包括钨(W)或其他合适材料。在一些实施例中，通过原子层沉积(atomic layerdeposition,ALD)、物理气相沉积(physical 
vapor deposition,PVD)、化学气相沉积(chemical vapor deposition,CVD)、或其他合适工艺至少其中之一以沉积替代栅极介电层和一或多个栅极电极膜层。

[0044] 在一些实施例中，形成侧壁间隔物10邻近栅极结构8。在一些实施例中，通过沉积间隔物层于栅极结构8上，并进行异向性(anisotropic)蚀刻工艺以移除间隔物层的水平部分，以形成侧壁间隔物10。在一些实施例中，侧壁间隔物10包括氮化硅或其他合适材料。

[0045] 在一些实施例中，在形成栅极结构8之后，在鳍片4中形成源极/漏极区12。举例来说，在一些实施例中，通过植入工艺掺杂部分鳍片4以在鳍片4中形成源极/漏极区12。在一些实施例中，进行蚀刻工艺以凹蚀邻近侧壁间隔物10的鳍片4，并进行外延成长工艺以形成源极/漏极区12。

[0046] 在一些实施例中，元件层110包括介电层120。在一些实施例中，介电层120包括二氧化硅或低介电常数(low k)材料。在一些实施例中，介电层120包括一或多个低介电常数材料的膜层。低介电常数材料具有约小于约3.9的k值(介电常数)。一些低介电常数材料具有低于约3.5的k值，且可具有低于约2.5的k值。在一些实施例中，介电层120的材料包括Si、O、C、或H至少其中之一，如SiCOH和SiOC，或其他合适材料。有机材料，如聚合物，可用于介电层120。在一些实施例中，介电层120包括一或多个含碳材料、有机硅玻璃、含孔材料、或其组合的膜层。在一些实施例中，介电层120包括氮。在一些实施例中，通过例如等离子体辅助化学气相沉积(plasma-enhanced chemical vapor deposition,PECVD)、低压化学气相沉积(low pressure chemical vapor deposition,LPCVD)、原子层化学气相沉积(atomic layer chemical vapor deposition,ALCVD)、或旋转涂布(spin-oncoating)技术至少其中之一以形成介电层120。

[0047] 在一些实施例中，在介电层120中形成栅极接触122以接触栅极结构8或栅极结构8的栅极电极。在一些实施例中，栅极接触122的形成可通过图案化蚀刻遮罩在介电层120中蚀刻凹槽以露出栅极结构8，并在凹槽中形成导电材料。在一些实施例中，导电材料包括钨、铝、铜、钴、或其他合适材料。在一些实施例中，栅极接触122包括复数个膜层，包括阻障层、晶种层、和导电填充层。

[0048] 在一些实施例中，第一金属化层115包括介电层125。在一些实施例中，介电层125包括二氧化硅或低介电常数材料。在一些实施例中，介电层125包括一或多个低介电常数材料的膜层。在一些实施例中，介电层125的材料包括Si、O、C、或H至少其中之一，如SiCOH和SiOC，或其他合适材料。有机材料，如聚合物，可用于介电层125。在一些实施例中，介电层125包括一或多个含碳材料、有机硅玻璃、含孔材料、或其组合的膜层。在一些实施例中，介电层125包括氮。在一些实施例中，通过例如等离子体辅助化学气相沉积、低压化学气相沉积、原子层化学气相沉积、或旋转涂布技术至少其中之一以形成介电层125。在一些实施例中，介电层125包括与介电层120相同的材料组成。在这样的实施例中，可在介电层120和介电层125之间形成蚀刻停止层，以在形成导电部件130时(如下所述)，提供蚀刻控制。在一些实施例中，介电层125的材料组成的选择具有与介电层120不同的蚀刻选择比(etch 
selectivity)。在这样的实施例中，介电层125可直接接触介电层120。

[0049] 在一些实施例中，导电部件130位于介电层125中并接触栅极接触122。在一些实施例中，导电部件130包括金属。在一些实施例中，金属包括钨、铝、铜、钴、或其他合适材料。在一些实施例中，导电部件130包括硅化物材料。在一些实施例中，导电部件130包括复数个膜层，如阻障层、晶种层、和导电填充层。在一些实施例中，导电部件130包括线性部件，在水平面中，具有宽度(在页面上左右延伸)和大于宽度的轴长度(延伸进出页面)。在一些实施例中，导电部件130包括导孔部件，在水平面中，具有约小于5的宽度对长度的比例。在一些实施例中，通过图案化的蚀刻遮罩在介电层125中蚀刻凹槽，并在凹槽中填入导电部件130的材料，使用镶嵌工艺以形成导电部件130。在一些实施例中，导电部件130的材料过量填充凹槽，而进行平坦化工艺以移除凹槽外的部分。在一些实施例中，进行蚀刻工艺以凹蚀导电部件130，并进行沉积工艺于导电部件130上形成盖层135。在一些实施例中，盖层135包括SiN、AlO、或其他合适材料。

[0050] 参考图2，根据一些实施例，于介电层125和盖层135上形成粘着层140，于粘着层140上形成导电层145，在导电层145上形成硬遮罩层150。在一些实施例中，粘着层140包括TaO、TiO、TiN、或其他合适材料。在一些实施例中，通过化学气相沉积、低压化学气相沉积、等离子体辅助化学气相沉积、超高真空化学气相沉积(ultra-high vacuum chemical 
vapordeposition,UHVCVD)、减压化学气相沉积(reduced pressure chemical 
vapordeposition,RPCVD)、原子层沉积、物理气相沉积、脉冲激光沉积(pulsed 
laserdeposition)、溅镀法(sputtering)、蒸镀沉积(evaporating deposition)、气相外延(vapor phase epitaxy,VPE)、分子束外延(molecular beam epitaxy,MBE)、液相外延
(liquid phase epitaxy,LPE)、或其他合适技术至少其中之一以形成粘着层140。在一些实施例中，导电层145包括钨、铝、或其他合适材料。在一些实施例中，以化学气相沉积、原子层沉积、物理气相沉积、脉冲激光沉积、溅镀法、蒸镀沉积、电镀法(electroplating)、无电式电镀(electrolessplating)、或其他合适技术至少其中之一以形成导电层145。在一些实施例中，硬遮罩层150包括氮化硅或其他合适材料。

[0051] 参考图3，根据一些实施例，图案化导电层145以定义导电部件145A、145B、和145C。在一些实施例中，导电部件145A、145B、和145C包括线性部件。在一些实施例中，线性部件具有轴长度，在图3的绘示中延伸进入页面中。在一些实施例中，由于导电层145的图案化，定义了凹槽147于导电部件145A、145B、和145C之间。在一些实施例中，导电部件145A、145B、和
145C至少其中之一覆盖于导电部件130上方。

[0052] 在一些实施例中，使用削减蚀刻工艺(subtractive etch process)，通过形成一或多个微影堆叠的膜层以图案化导电层145。在一些实施例中，微影堆叠包括形成于硬遮罩层150上的底层抗反射涂膜(bottom antireflectivecoating,BARC)层。在一些实施例中，底层抗反射涂膜层为聚合物膜层，其使用旋转涂布工艺做涂覆。在一些实施例中，微影堆叠包括形成于底层抗反射涂膜层上的有机平坦化层(organic planarization layer,OPL)。在一些实施例中，有机平坦化层包括光敏感有机聚合物，其使用旋转涂布工艺做涂覆。在一些实施例中，有机平坦化层包括介电层。在一些实施例中，微影堆叠包括于有机平坦化层上的光阻层。在一些实施例中，光阻层包括电磁辐射敏感材料，且光阻层的特性，如溶解度，受到电磁辐射所影响。光阻层为负光阻或正光阻。在一些实施例中，也通过电磁辐射照射部分有机平坦化层，其图案化光阻层以改变有机平坦化层被照射部分的蚀刻选择比，相对于未被照射的部分。在一些实施例中，使用辐射源和光罩(reticle)曝光光阻层以定义在光阻层中的图案。在一些实施例中，移除部分光阻层以定义图案化后的光阻层。在一些实施例中，使用图案化后的光阻层作为模板以蚀刻下方的有机平坦化层和底层抗反射涂膜层以形成
于硬遮罩层150上的图案化遮罩，并进行蚀刻工艺以图案化硬遮罩层150。在一些实施例中，移除微影堆叠，并使用图案化后的硬遮罩层150进行蚀刻工艺以蚀刻导电层145以定义导电部件145A、145B、和145C。在一些实施例中，导电部件145A、145B、和145C的形成使用削减蚀刻工艺，相对于镶嵌工艺，允许了具有较小节距的导电部件的形成，并减缓金属造成镶嵌凹槽不良缺口填充的问题，和在蚀刻镶嵌凹槽期间对低介电材料造成的损伤。

[0053] 参考图4，根据一些实施例，于导电部件145A、145B、和145C上形成包封层155，并在包封层155上形成介电层160。在一些实施例中，在个别导电部件145A、145B、和145C之间定义的凹槽147内形成包封层155和介电层160。在一些实施例中，包封层155邻近导电部件145A、145B、和145C的底面，和导电部件145A、145B、和145C的侧壁面。在一些实施例中，形成包封层155使得设置于凹槽147内的介电层160的侧壁与导电部件145A、145B、和145C的侧壁通过包封层155间隔开。在一些实施例中，形成包封层155使得设置于凹槽147内的介电层
160的底面与介电层125的顶面通过包封层155间隔开。

[0054] 在一些实施例中，包封层155包括SiN、TaN、TiN、或其他合适材料。在一些实施例中，以化学气相沉积、原子层沉积、物理气相沉积、脉冲激光沉积、溅镀法、蒸镀沉积、电镀法、无电式电镀、或其他合适技术至少其中之一以形成包封层155。在一些实施例中，包封层155具有介于约1nm和5nm之间的厚度。在一些实施例中，介电层160包括一或多个低介电常数材料的膜层。在一些实施例中，介电层160的材料包括Si、O、C、或H至少其中之一，如SiCOH和SiOC，或其他合适材料。有机材料，如聚合物，可用于介电层160。在一些实施例中，介电层
160包括一或多个含碳材料、有机硅玻璃、含孔材料、或其组合的膜层。在一些实施例中，介电层160包括氮。在一些实施例中，通过例如等离子体辅助化学气相沉积、低压化学气相沉积、原子层化学气相沉积、或旋转涂布技术至少其中之一以形成介电层160。在一些实施例中，介电层160包括与介电层120或介电层125至少其中之一相同的材料组成。在一些实施例中，介电层160的材料组成与介电层120和介电层125的材料组成不同。在一些实施例中，基于导电部件145A、145B、和145C的高宽比，在沉积工艺期间，气隙165在介电层160中形成。在一些实施例中，气隙165减少导电部件145A、145B、和145C之间的电容值。

[0055] 参考图5，根据一些实施例，移除介电层160位于导电部件145A、145B、和145C上的部分。在一些实施例中，进行平坦化工艺以移除介电层160于导电部件145A、145B、和145C上的部分。在一些实施例中，在移除部分介电层160的期间，也移除包封层155和硬遮罩层150位于导电部件145A、145B、和145C上的部分。在一些实施例中，在移除部分介电层160的期间，露出导电部件145A、145B、和145C的顶面。在一些实施例中，导电部件145A、145B、和145C、包封层155剩余部分、和介电层160定义了第二金属化层167。

[0056] 参考图6，根据一些实施例，在导电部件145A、145B、和145C上选择性地形成阻挡层(blocking layer)170。在一些实施例中，阻挡层170包括自我组装的单层或另一个Si-O-C-H单层材料形成于金属材料上(如导电部件145A、145B、和145C)，但未形成于介电材料上(如介电层160或包封层155)。在一些实施例中，自我组装的单层包括两性分子(amphiphilicmolecule)或膦酸(phosphonic  acid)(如十八烷基膦酸
(octadecylphosphonic acid,ODPA))的组织层(organizedlayer)，其中分子的一端，“头端(head group)”展现对于材料的特定、可逆的亲和性。总体而言，头端连接至烷基链，其尾部或“尾端(terminal end)”可被官能化，例如，以改变湿润和介面性质。在一些实施例中，官能化尾端以改善蚀刻选择比。在一些实施例中，头端可包括有机硫化合物，举例来说，二-正-烷基硫化物(di-n-alkyl sulfide)、二-正-烷基二硫化物(di-n-alkyldisulfide)、3-硫酚(3thiophenol)、巯基吡啶(mercaptopyridine)、氢硫苯胺(mercaptoaniline)、噻吩(thiophene)、半胱胺酸(cysteine)、黄原酸(xanthate)、硫代氨基甲酸酯
(thiocarbaminate)、硫胺甲酸(thiocarbamate)、硫脲(thiourea)、巯基咪唑
(mercaptoimidazole)、链烷硫醇(alkanethiol)、链烷硒基(alkaneselenol)。在一些实施例中，头端包括硫醇(thiol)、氯化物、或氟化物。在一些实施例中，基于导电部件145A、
145B、和145C的材料以决定头端。

[0057] 在一些实施例中，通过亲水性(hydrophilic)头端于导电部件145A、145B、和145C上的化学吸附(chemisorption)，接着以缓慢疏水性(hydrophobic)尾族的二维组织化来形成阻挡层170。在一些实施例中，通过将半导体元件100浸入在乙醇中稀释烷硫醇的溶液中，可由其溶液中产生自我组装的单层吸附。在一些实施例中，由气相状态中发生吸附。在一些实施例中，被吸附的分子起先形成无序的分子群体，并开始在导电部件145A、145B、和145C上形成结晶或半结晶结构。由于自我组装的单层的头端对于导电部件145A、145B、和145C的金属的亲和性，于导电部件145A、145B、和145C上选择性地沉积自我组装的单层，形成金属错合物(metalcomplex)。在一些实施例中，由例如链烷硫醇在乙醇，或其他类似的溶液中，通过旋转涂布以沉积阻挡层170。在一些实施例中，通过调整所使用的烷基链的碳链长度以调整阻挡层170的厚度。在一些实施例中，举例来说，通过其他合适工艺(如化学气相沉积、原子层沉积、旋转涂布、喷雾涂布(spray coating)、无电式化学沉积(electro-less chemical deposition))以形成阻挡层170。在一些实施例中，阻挡层170包括疏水性材料，其仅形成在导电部件145A、145B、和145C上。

[0058] 参考图7，根据一些实施例，于介电层160上选择性地形成蚀刻停止层(etch stop layer)175。在一些实施例中，于包封层155的顶面上形成蚀刻停止层175。在一些实施例中，形成蚀刻停止层175以接触包封层155的顶面和介电层160的顶面。在一些实施例中，蚀刻停止层175包括介电质，如氧化物或氮化物至少其中之一。在一些实施例中，蚀刻停止层175包括氧化物或氮化物，其包括Si、Al、Zr、Hf、Y、或其他合适材料至少其中之一。在一些实施例中，通过沉积工艺(如化学气相沉积、原子层沉积、物理气相沉积、旋转涂布、或其他合适工艺)以形成蚀刻停止层175。在一些实施例中，阻挡层170缓解了在导电部件145A、145B、和145C上蚀刻停止层175的形成。在一些实施例中，蚀刻停止层175包括亲水性材料，而阻挡层
170包括疏水性材料，从而缓解了在阻挡层170上蚀刻停止层175的形成。在一些实施例中，蚀刻停止层175的厚度介于小于1nm和约10nm之间。

[0059] 参考图8，根据一些实施例，移除阻挡层170，于导电部件145A、145B、和145C和蚀刻停止层175上形成盖层180，且于盖层180上形成介电层185。在一些实施例中，盖层180包括SiN、AlO、或其他合适材料。在一些实施例中，盖层180的材料组成与蚀刻停止层175的材料组成不同，使得盖层180具有与蚀刻停止层175不同的蚀刻选择比。在一些实施例中，以化学气相沉积、原子层沉积、物理气相沉积、脉冲激光沉积、溅镀法、蒸镀沉积、电镀法、无电式电镀、或其他合适技术至少其中之一来形成盖层180。在一些实施例中，形成盖层180，使得盖层180邻近蚀刻停止层175的侧壁。在一些实施例中，形成盖层180，使得盖层180接触导电部件145A、145B、和145C的顶面、蚀刻停止层175的侧壁、和蚀刻停止层175的顶面。

[0060] 在一些实施例中，介电层185包括一或多个含碳材料、有机硅玻璃、含孔材料、或其组合的膜层。在一些实施例中，介电层185包括氮。在一些实施例中，介电层185包括与介电层120、介电层125、或介电层160至少其中之一相同的材料组成。在一些实施例中，介电层185的材料组成与介电层120、介电层125、和介电层160的材料组成不同。在一些实施例中，通过例如等离子体辅助化学气相沉积、低压化学气相沉积、原子层化学气相沉积、或旋转涂布技术至少其中之一以形成介电层185。

[0061] 参考图9，根据一些实施例，在介电层185中形成接触开口190。在一些实施例中，在有图案化后的遮罩层(如硬遮罩层和微影堆叠)的情况下，进行蚀刻工艺以形成接触开口190。在一些实施例中，微影堆叠包形成于硬遮罩层上的底层抗反射涂膜层。在一些实施例中，底层抗反射涂膜层为聚合物膜层，其使用旋转涂布工艺做涂覆。在一些实施例中，微影堆叠包括形成于底层抗反射涂膜层上的有机平坦化层。在一些实施例中，有机平坦化层包括光敏感有机聚合物，其使用旋转涂布工艺做涂覆。在一些实施例中，有机平坦化层包括介电层。在一些实施例中，微影堆叠包括于有机平坦化层上的光阻层。在一些实施例中，光阻层包括电磁辐射敏感材料，且光阻层的特性，如溶解度，受到电磁辐射所影响。光阻层为负光阻或正光阻。在一些实施例中，通过电磁辐射照射部分有机平坦化层，其图案化光阻层以改变有机平坦化层被照射部分的蚀刻选择比，相对于未被照射的部分。在一些实施例中，使用辐射源和光罩曝光光阻层以定义在光阻层中的图案。在一些实施例中，移除部分光阻层以定义图案化后的光阻层。在一些实施例中，使用图案化后的光阻层作为模板以蚀刻下方的有机平坦化层和底层抗反射涂膜层以形成于硬遮罩层上的图案化遮罩，并进行蚀刻工艺以图案化硬遮罩层。在一些实施例中，移除微影堆叠，并使用图案化后的硬遮罩层(如上述)进行蚀刻工艺。

[0062] 在一些实施例中，使用盖层180以终止蚀刻工艺。在一些实施例中，进行额外蚀刻工艺以移除盖层180被接触开口190所露出，且位于导电部件145B上以露出导电部件145B的部分。在一些实施例中，形成接触开口190的蚀刻工艺也使用单一蚀刻化学以移除盖层180露出的部分。在一些实施例中，在一或多个用以形成接触开口190和移除盖层180以露出导电部件145B的蚀刻工艺期间，蚀刻停止层175保护介电层160。在一些实施例中，由于接触开口190的尺寸或由于在图案化接触开口190时的对位错误，接触开口190至少部分延伸至介电层160的一部分上。在一些实施例中，在一或多个用以形成接触开口190和移除盖层180的蚀刻工艺期间，露出蚀刻停止层175的顶面。

[0063] 参考图10，根据一些实施例，在接触开口190中形成接触件195。在一些实施例中，通过在接触开口190中和介电层185上沉积导电材料以形成接触件195。在一些实施例中，在沉积导电材料后，进行平坦化工艺以移除导电材料位于接触开口190之外的部分。在一些实施例中，接触件195包括金属。在一些实施例中，金属包括钨、铝、铜、钴、或其他合适材料。在一些实施例中，接触件195包括硅化物材料。在一些实施例中，接触件195包括复数个膜层，如阻障层、晶种层、和导电填充层。在一些实施例中，接触件195接触蚀刻停止层175和导电部件145B。在一些实施例中，接触件195接触蚀刻停止层175的顶面和导电部件145B的顶面。在一些实施例中，接触件195接触盖层180的侧壁和蚀刻停止层175的侧壁。

[0064] 在一些实施例中，蚀刻停止层175存在于介电层160上缓解了在形成接触开口190时，介电层160被击穿进入气隙165。若这样的击穿发生，接触件195的导电材料可进入气隙
165并产生如短路电路、漏电流增加、崩溃电压问题、和时间依赖性介电质崩溃等问题。

[0065] 在一些实施例中，一种半导体元件包括第一导电部件，第二导电部件，以及第一介电层位于第一导电部件和第二导电部件之间。蚀刻停止层于第一介电层上。盖层于第一导电部件、第二导电部件、和蚀刻停止层上。盖层是邻近蚀刻停止层的侧壁。

[0066] 在一些实施例中，一种半导体元件的形成方法包括形成第一导电部件和形成第一介电层邻近第一导电部件。选择性地形成阻挡层于第一导电部件的顶面上。在形成阻挡层之后，第一介电层的顶面维持露出。形成蚀刻停止层于第一介电层的顶面上，而阻挡层位于第一导电部件的顶面上。移除阻挡层。在移除阻挡层之后，形成第二介电层于蚀刻停止层和第一导电部件上。形成接触件延伸穿过第二介电层的至少一部分。

[0067] 在一些实施例中，一种半导体元件的形成方法包括形成第一导电部件和第二导电部件。形成第一介电层于第一导电部件和第二导电部件之间。气隙定义于第一介电层中。选择性地形成阻挡层于第一导电部件的顶面上和第二导电部件的顶面上。在选择性地形成阻挡层之后，形成蚀刻停止层于第一介电层的顶面上。在形成蚀刻停止层之后，移除阻挡层。在移除阻挡层之后，形成第二介电层于蚀刻停止层、第一导电部件、和第二导电部件上。形成接触开口于第二介电层中，以露出第一导电部件和蚀刻停止层的一部分。形成接触件于接触开口中。

[0068] 以上概述数个实施例的部件，以便在本领域技术人员可以更加理解本公开的观点。在本领域技术人员应理解，他们能轻易地以本公开实施例为基础，设计或修改其他工艺和结构，以达到与在此介绍的实施例相同的目的及/或优势。在本领域技术人员也应理解，此类等效的结构并无悖离本公开的构思与范围，且他们能在不违背本公开的构思和范围
下，做各式各样的改变、取代和替换。

[0069] 尽管已在针对结构特征或方法行径的特定语言中描述标的，应理解的是，附加的权利要求标的并非必要地限制于上述特定特征或行径中。相反之，以实施至少其中一些权利要求的范例形式以公开上述特定特征和行径。

[0070] 于此提供实施例的各种操作。所述部分或全部操作的顺序不应被解读为暗示这些操作必须依赖其顺序。应理解的是，替代的顺序也具有此文所述的效益。再者，应理解的是，于此提供的个别实施例中不必存在着所有的操作。另外，应理解的是，在一些实施例中，并不需要所有的操作。

[0071] 应理解的是，于此所述膜层、特征、部件等，被示出与彼此具有相关尺寸，如结构尺寸或方位，例如，为了简化和清楚的目的，而在一些实施例中，其实际尺寸实质上不同于在此所示出的尺寸。另外，各种方法存在以形成于此提及的膜层、区域、特征、部件等，如蚀刻方法、平坦化方法、植入方法、掺杂方法、旋转方法、溅镀方法、成长方法、或沉积方法(例如，化学气相沉积)至少其中之一。

[0072] 此外，“示例的”一词在此是用以作为范例、比方、示出等，并非必要地为“有利的”。如在说明书中所用，“或”意指为含概式的“或”，而非独占式的“或”。另外，说明书和附加的权利要求中所用“一”，除非另外指定或排除于前后关系外以用于单一形态，一般被解读为“一或多个”。另外，A、B、及/或其他类似元件至少其中之一一般意指为A或B或A和B二者。此外，“包含”、“具有”、“有”、“含”、或其变化所使用的程度，这些用语意图为含概式的形态，类似“包括”的用语。另外，除非另外指定，“第一”、“第二”、或其他类似用语并非意图暗示时间方面、空间方面、顺序等。相反之，这些用语仅为了特征、部件，项次等做识别、命名等。举例来说，第一部件和第二部件一般对应于部件A和部件B，或两个不同或两个相同部件，或同一个部件。

[0073] 另外，尽管已依照一或多个实施例示出和叙述本公开，本领域技术人员，依照对于本说明书的详阅和理解，以及附图可产生等效的变动和改变。本公开包括所述变动和改变，并仅以接下来的权利要求的范围为限。尤其是，关于上述元件(如部件、来源等)所表现的各种功能，除非特别指明，用以描述这些组件的用语意图对应任何组件，其表现出所述组件(如功能上相等)的特定功能，即使结构上并未与本公开相等。此外，本公开的特定特征已依照一些实施例的仅其中之一做公开，其特征可结合其他实施例的一或多个其他特征，当这在任何给定或特定的应用可是所欲的或有利的。