一种功率半导体器件及其制作方法

摘要

本申请涉及半导体技术领域，公开了一种功率半导体器件及其制作方法，功率半导体器件包括：栅极结构和多个元胞结构；栅极结构包括电阻区和接线区，接线区设有连接金属层，元胞结构的栅极与接线区的连接金属层电连接；电阻区包括电阻走线、和沿电阻走线的延伸方向分布的多个连接焊盘，每一个连接焊盘与电阻走线电连接，以将电阻走线分隔为相互串联的多段电阻。本申请公开的功率半导体器件，将外部电阻集成到栅极结构上，从而降低IGBT和MOSFET器件栅极的电压操控难度，提高精准性。

权利要求

1.一种功率半导体器件，其特征在于，包括：栅极结构和多个元胞结构；

所述栅极结构包括电阻区和接线区；

接线区设有连接金属层，所述元胞结构的栅极与所述接线区的连接金属层电连接；

所述电阻区包括电阻走线、和沿所述电阻走线的延伸方向分布的多个连接焊盘，每一个所述连接焊盘与电阻走线电连接，以将所述电阻走线分隔为相互串联的多段电阻。

2.根据权利要求1所述的功率半导体器件，其特征在于，所述电阻区还包括基底层、第一介质层和第二介质层，所述第一介质层设在所述基底层上，所述电阻走线设在所述第一介质层上，所述第二介质层设在所述电阻走线和所述连接焊盘之间，在所述第二介质层沿所述电阻走线的方向设有多个过孔，所述连接焊盘位于所述过孔上方、且所述连接焊盘的一端穿过所述过孔与所述电阻走线电连接。

3.根据权利要求1所述的功率半导体器件，其特征在于，所述电阻区还包括基底层和介质层，所述介质层位于所述连接焊盘上方，所述介质层上设有多个镂空部，所述镂空部与所述连接焊盘一一对应设置，打线穿过所述镂空部与其对应的连接焊盘连接。

4.根据权利要求1所述的功率半导体器件，其特征在于，所述电阻走线的材料为经掺杂处理后的多晶硅材料。

5.一种功率半导体器件的制作方法，其特征在于，包括以下的步骤；

在基层上形成有电阻层，并通过构图工艺形成电阻走线；

在电阻层上形成金属层，并通过构图工艺形成位于电阻区内的多个连接焊盘、以及位于接线区的连接金属层，多个所述连接焊盘沿所述电阻走线延伸方向分布，且每一个所述连接焊盘与电阻走线电连接，以将所述电阻走线分隔为相互串联的多段电阻。

6.根据权利要求5所述的功率半导体器件的制作方法，其特征在于，在形成所述电阻层之前还包括：在基层上沉积有介质层。

7.根据权利要求5所述的功率半导体器件的制作方法，其特征在于，在形成所述电阻走线之后、且在电阻层上形成金属层之前还包括：在电阻层上沉积有介质层，并对介质层进行构图工艺，以形成沿所述电阻走线延伸方向分布、且与所述连接焊盘一一对应的多个过孔。

8.根据权利要求5所述的功率半导体器件的制作方法，其特征在于，所述基层为半导体硅外延硅片或区熔法生长的单晶硅片。

9.根据权利要求5所述的功率半导体器件的制作方法，其特征在于，所述在基层上形成有电阻层，包括：在基层上形成多晶硅层；

对多晶硅层进行掺杂以形成所述电阻层。

10.根据权利要求5所述的功率半导体器件的制作方法，其特征在于，所述在电阻层上形成金属层，包括：通过溅射工艺或者蒸镀工艺形成所述金属层。

说明书

一种功率半导体器件及其制作方法

技术领域

[0001] 本申请涉及半导体技术领域，特别涉及一种功率半导体器件及其制作方法。

背景技术

[0002] 功率半导体器件，广泛应用于各种功率控制电路及驱动电路等电路中。尤其是在各种电机、光伏逆变、智能电网、新能源汽车和电力机车牵引驱动等领域有着不可替代的作用。功率半导体技术经过数十年时间的发展，IGBT(Insulated Gate Bipolar Transistor绝缘栅双极型晶体管)和MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor金氧半场效晶体管)逐步成为当今电力电子领域的主流器件。

[0003] IGBT和MOSFET有封装成单管使用的。在整个电路系统中，驱动控制芯片以及IGBT和MOSFET的其他外围电路，通过作用于IGBT和MOSFET器件栅极的电压来控制IGBT和MOSFET器件的开通或者关断。IGBT和MOSFET也有封装成模块来进行使用的。在模块中，驱动IC也是通过控制作用于IGBT和MOSFET器件栅极的电压来控制IGBT和MOSFET器件的开通或者关断。但是无论是哪一种应用，连接栅极的电阻均对栅极上的电压有着很大的影响，甚至直接导致整个电路系统或者模块失效损坏。因此，在外围电路中，通常需要增加一些电阻元器件来进行调节，而在模块中，则需要精确控制器件的栅极电阻以及打线长度，甚至需要根据打线长度的不同，匹配不同栅极电阻的IGBT或者MOSFET器件。

[0004] 上述的方式对于控制作用于IGBT和MOSFET器件栅极的电压操作难度较高，且精准性不易操控。

发明内容

[0005] 本申请提供了一种功率半导体器件，将外部电阻集成到栅极结构上，从而降低IGBT和MOSFET器件栅极的电压操控难度，提高精准性。

[0006] 为了达到上述目的，本申请提供了一种功率半导体器件，包括：栅极结构和多个元胞结构；

[0007] 所述栅极结构包括电阻区和接线区；

[0008] 接线区设有连接金属层，所述元胞结构的栅极与所述接线区的连接金属层电连接；

[0009] 所述电阻区包括电阻走线、和沿所述电阻走线的延伸方向分布的多个连接焊盘，每一个所述连接焊盘与电阻走线电连接，以将所述电阻走线分隔为相互串联的多段电阻。

[0010] 本申请中的功率半导体器件，栅极结构包括电阻区和接线区，其中，电阻区包括电阻走线、和沿电阻走线的延伸方向分布的多个连接焊盘，每一个连接焊盘与电阻走线电连接，将电阻走线分隔为多段电阻，且多个电阻相互串联。由此，选用不同位置的两个连接焊盘分别与电源走线和连接金属层连接；或，选取一确定位置的连接焊盘与电源外部走线连接，选取不同位置的连接焊盘与连接金属层连接；或，选取不同位置的连接焊盘与电源外部走线连接，选取一确定位置的连接焊盘与连接金属层连接；以调节接线区接入的电阻值，进而使进入到各个元胞结构中的电压相同。采用上述的方式能够便捷的调节与连接金属层串联的电阻的阻值，进而能够精准的调节与连接金属层连接的各个元胞结构的电压。

[0011] 优选地，所述电阻区还包括基底层、第一介质层和第二介质层，所述第一介质层设在基底层上，所述电阻走线设在所述第一介质层上，所述第二介质层设在所述电阻走线和所述连接焊盘之间，在所述第二介质层沿所述电阻走线的方向设有多个过孔，所述连接焊盘位于所述过孔上方、且所述连接焊盘的一端穿过所述过孔与所述电阻走线电连接。

[0012] 优选地，所述电阻区还包括基底层和介质层，所述介质层位于所述连接焊盘上方，所述介质层上设有多个镂空部，所述镂空部与所述连接焊盘一一对应设置，打线穿过所述镂空部及与其对应的连接焊盘与所述电阻走线连接。

[0013] 优选地，所述电阻走线的材料为经掺杂处理后的多晶硅材料。

[0014] 本发明的另一个目的在于提供一种功率半导体器件的制作方法，包括以下的步骤；

[0015] 在基层上形成有电阻层，并通过构图工艺形成电阻走线；

[0016] 在电阻层上形成金属层，并通过构图工艺形成位于电阻区内的多个连接焊盘、以及位于接线区的连接金属层，多个所述连接焊盘沿所述电阻走线延伸方向分布，且每一个所述连接焊盘与电阻走线电连接，以将所述电阻走线分隔为相互串联的多段电阻。

[0017] 优选地，在形成所述电阻层之前还包括：

[0018] 在基层上沉积有介质层。

[0019] 优选地，在形成所述电阻走线之后、且在电阻层上形成金属层之前还包括：

[0020] 在电阻层上沉积有介质层，并对介质层进行构图工艺，以形成沿所述电阻走线延伸方向分布、且与所述连接焊盘一一对应的多个过孔。

[0021] 优选地，所述基层为半导体硅外延硅片或区熔法生长的单晶硅片。

[0022] 优选地，所述在基层上形成有电阻层，包括：

[0023] 在基层上形成多晶硅层；

[0024] 对多晶硅层进行掺杂以形成所述电阻层。

[0025] 优选地，所述在电阻层上形成金属层，包括：

[0026] 通过溅射工艺或者蒸镀工艺形成所述金属层。

附图说明

[0027] 图1为本申请实施例一中的一种功率半导体器件的电阻层的俯视图；

[0028] 图2为本申请实施例一中的一种功率半导体器件的介质层的俯视图；

[0029] 图3为本申请实施例一中的一种功率半导体器件的金属层的俯视图；

[0030] 图4为本申请实施例一中的一种功率半导体器件的介质层与电阻层的叠加的透视图；

[0031] 图5为本申请实施例一中的一种功率半导体器件的金属层、介质层和电阻层的依次叠加的透视图；

[0032] 图6为本申请实施例一中的一种功率半导体器件的侧视图；

[0033] 图7为本申请实施例二中的一种功率半导体器件的制作方法的流程图。

具体实施方式

[0034] 下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

[0035] 实施例1

[0036] 请参考图1-图6，本申请提供了一种功率半导体器件，包括：栅极结构和多个元胞结构；

[0037] 所述栅极结构包括电阻区1和接线区2；

[0038] 接线区2设有连接金属层，所述元胞结构的栅极与所述接线区2的连接金属层电连接；

[0039] 所述电阻区1包括电阻走线10、和沿所述电阻走线10的延伸方向分布的多个连接焊盘120，每一个所述连接焊盘120与电阻走线10电连接，以将所述电阻走线10分隔为相互串联的多段电阻。

[0040] 本申请实施例中的功率半导体器件，各个元胞结构的栅均匀接线区2的连接金属层12连接；栅极结构中的电阻区1包括电阻走线10及沿电阻走线10的延伸方向分布的多个连接焊盘120，由于，每一个连接焊盘120均与电阻走线10电连接，以将电阻走线10分隔成多段电阻，且多段电阻串联连接，多个连接焊盘120中的任意两个连接焊盘120分别能够与外部电源走线和连接金属层连接；或，选取一确定位置的连接焊盘120与电源外部走线连接，选取不同位置的连接焊盘120与连接金属层连接；或，选取不同位置的连接焊盘120与电源外部走线连接，选取一确定位置的连接焊盘120与连接金属层连接；根据连接金属层连接的元胞结构所需电压，对两个连接焊盘120之间的电阻值进行选取，即可使元胞结构处的电压为所需的电压值。现有技术中，需要在元胞结构的栅极处与外部的电阻元器件串联进行调节，或要精准控制元胞结栅极处的电阻及打线长度；而本申请实施例中，为了保障进入到各个元胞结构栅极处的电压为设定的电压，多个连接焊盘120中的一个用于与外部电源走线连接，多个连接焊盘120中的另一个用于与接线区2的连接金属层连接，选取不同位置的两个连接焊盘120即可调节与元胞结构栅极串联的电阻值，以使元胞结构栅极处的电压值为所需的电压值，本申请实施例中的调节方式比现有技术中的更加便捷，容易操控。

[0041] 其中，设定相邻的两个连接焊盘120之间的电阻走线10的电阻值均为α，假设当元胞结构的栅极处需要串联阻值为3α的电阻时，多个连接焊盘120中的一个与外部电源走线连接，多个连接焊盘120中的另一个与多个连接焊盘120中的一个之间有连个连接焊盘120，使多个连接焊盘120中的另一个与多个连接焊盘120中的一个之间的电阻为3α。

[0042] 或者，多个连接焊盘120中与外部电源走线连接的一个连接焊盘120位于电阻走线10端部上方，多个连接焊盘120中的另一个根据实际所需串联的电阻值进行位置的选取。

[0043] 作为一种可选方式，所述电阻区1还包括基底层13、第一介质层和第二介质层11，所述第一介质层设在所述基底层13上，所述电阻走线10设在所述第一介质层上，所述第二介质层11设在所述电阻走线10和所述连接焊盘120之间，在所述第二介质层11沿所述电阻走线10的方向设有多个过孔110，所述连接焊盘120位于所述过孔110上方、且所述连接焊盘120的一端穿过所述过孔110与所述电阻走线10电连接。

[0044] 本实施例中，电阻走线10设在第一介质层上，并在电阻走线10和多个连接焊盘120之间设有第二介质层11，第二介质层11能够将电阻走线10和连接焊盘120分隔开，便于连接焊盘120的设置；且在第二介质层11沿电阻走线10的延伸方向上设了多个过孔110，过孔110和连接焊盘120一一对应设置，由于连接焊盘120在设置在过孔110上方时，即穿过过孔110与电阻走线10电连接，从而将电阻走线10分隔成多段电阻，以便于调节与元胞结构的栅极串联的电阻值。

[0045] 作为一种可选方式，所述电阻区1还包括基底层13和介质层，所述介质层位于所述连接焊盘120上方，所述介质层上设有多个镂空部，所述镂空部与所述连接焊盘120一一对应设置，打线穿过所述镂空部与其对应的连接焊盘120电连接。

[0046] 本实施例中，将介质层设在连接焊盘120的上方，并在介质层上设与连接焊盘120对应的位置上设有镂空部，打线穿过镂空部与连接焊盘120电连接，且镂空部的设置使连接焊盘120能够便捷的与连接金属层电连接。

[0047] 作为一种可选方式，所述电阻走线10的材料为经掺杂处理后的多晶硅材料。

[0048] 本实施例中，电阻走线10的材料优选为经掺杂处理后的多晶硅材料，该多晶硅材料的电阻率可以通过掺杂的调整而调整，可以进一步地调节电阻走线10的电阻值。

[0049] 实施例2

[0050] 请参考图7，本发明的另一个目的在于提供一种功率半导体器件的制作方法，包括以下的步骤；

[0051] 在基层上形成有电阻层，并通过构图工艺形成电阻走线10；

[0052] 在电阻层上形成金属层12，并通过构图工艺形成位于电阻区1内的多个连接焊盘120、以及位于接线区2的连接金属层12，多个所述连接焊盘120沿所述电阻走线10延伸方向分布，且每一个所述连接焊盘120与电阻走线10电连接，以将所述电阻走线10分隔为相互串联的多段电阻。

[0053] 本实施例中，功率半导体器件基层上形成电阻层和金属层12，而电阻层形成的电阻走线10、金属层12上形成的位于电阻区1内的多个连接焊盘120以及位于接线区2的连接金属层12，均是通过构图工艺形成的，进而使功率半导体器件的制作方法相对简单，便于生产。

[0054] 作为一种可选方式，在形成所述电阻层10之前还包括：

[0055] 在基层上沉积有介质层。

[0056] 作为一种可选方式，在形成所述电阻走线10之后、且在电阻层上形成金属层12之前还包括：

[0057] 在电阻层上沉积有介质层，并对介质层进行构图工艺，以形成沿所述电阻走线10延伸方向分布、且与所述连接焊盘120一一对应的多个过孔110。

[0058] 本实施例中，介质层沉积在电阻层上，以将金属层12和电阻层分隔开，介质层上通过构图工艺形成多个过孔110，过孔110的设置便于连接焊盘120与电阻走线10电连接，而且通过构图工艺形成过孔110的方式能够提供功率半导体器件的制作速度。

[0059] 作为一种可选方式，所述基层为半导体硅外延硅片或区熔法生长的单晶硅片。

[0060] 作为一种可选方式，所述在基层上形成有电阻层，包括：

[0061] 在基层上形成多晶硅层；

[0062] 对多晶硅层进行掺杂以形成所述电阻层。

[0063] 作为一种可选方式，所述在电阻层上形成金属层12，包括：

[0064] 通过溅射工艺或者蒸镀工艺形成所述金属层12。

[0065] 显然，本领域的技术人员可以对本发明实施例进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。