阵列基板及其制备方法、液晶显示面板及显示装置

摘要

本发明提供了一种阵列基板及其制备方法、液晶显示面板及显示装置，涉及显示技术领域，能够提高显示装置的显示效果。其中的阵列基板，包括：衬底、设置于衬底上的薄膜晶体管以及数据线；薄膜晶体管包括依次设置于衬底上的有源层图案、源极和漏极；数据线与源极、漏极同层同材料。阵列基板还包括设置于数据线靠近衬底一侧的保留图案和第一遮光图案，保留图案位于第一遮光图案与数据线之间；保留图案、第一遮光图案与数据线一一对应，且沿衬底厚度方向，第一遮光图案的正投影覆盖保留图案的正投影，保留图案的正投影与数据线的正投影重叠；其中，保留图案与有源层图案同层同材料。

权利要求

1.一种阵列基板，其特征在于，包括：衬底、设置于所述衬底上的薄膜晶体管以及数据线；

所述薄膜晶体管包括依次设置于所述衬底上的有源层图案、源极和漏极；所述数据线与所述源极、所述漏极同层同材料；

所述阵列基板还包括设置于所述数据线靠近所述衬底一侧的保留图案和第一遮光图案，所述保留图案位于所述第一遮光图案与所述数据线之间；所述保留图案、所述第一遮光图案与所述数据线一一对应，且沿所述衬底厚度方向，所述第一遮光图案的正投影覆盖所述保留图案的正投影，所述保留图案的正投影与所述数据线的正投影重叠；

其中，所述保留图案与所述有源层图案同层同材料。

2.根据权利要求1所述的阵列基板，其特征在于，还包括设置于所述薄膜晶体管所在区域的第二遮光图案，所述第二遮光图案位于所述有源层图案靠近所述衬底一侧；

所述第二遮光图案与所述第一遮光图案同层同材料。

3.根据权利要求2所述的阵列基板，其特征在于，所述薄膜晶体管还包括栅极；所述栅极与栅线电连接且同层同材料；

所述第二遮光图案位于所述栅极和所述栅线靠近所述衬底一侧，且沿所述衬底厚度方向，所述第二遮光图案与所述栅极和所述栅线的正投影重叠。

4.根据权利要求2所述的阵列基板，其特征在于，所述薄膜晶体管还包括栅绝缘层；

所述第二遮光图案位于所述有源层图案靠近所述栅绝缘层一侧，且沿所述衬底厚度方向，所述第二遮光图案与所述有源层图案的正投影重叠。

5.根据权利要求3所述的阵列基板，其特征在于，所述栅线的一部分用作所述栅极。

6.根据权利要求1-5任一项所述的阵列基板，其特征在于，所述第一遮光图案的材料为黑色绝缘材料。

7.根据权利要求1-5任一项所述的阵列基板，其特征在于，还包括设置于所述薄膜晶体管远离所述衬底一侧的钝化层和像素电极；

所述像素电极通过钝化层上的过孔与所述薄膜晶体管的漏极电连接，其中，所述薄膜晶体管的源极与所述数据线电连接。

8.一种液晶显示面板，其特征在于，包括如权利要求1-7任一项所述的阵列基板、与所述阵列基板相对设置的对置基板、以及位于二者之间的液晶层。

9.一种显示装置，其特征在于，包括如权利要求8所述的液晶显示面板、背光模组；

所述背光模组包括电连接的脉宽调制驱动电路和发光二极管光源，所述脉宽调制驱动电路用于对所述发光二极管光源调光。

10.一种阵列基板的制备方法，其特征在于，包括：

在衬底上形成栅极、栅线；

在形成有所述栅极和所述栅线的衬底上，形成栅绝缘层；

在形成有所述栅绝缘层的衬底上，采用同一次构图工艺形成有源层图案、保留图案、位于所述有源层图案上方的源极和漏极，位于所述保留图案上方的数据线；

在形成所述保留图案之前，还形成第一遮光图案；所述保留图案、所述第一遮光图案与所述数据线一一对应，且沿所述衬底厚度方向，所述第一遮光图案的正投影覆盖所述保留图案的正投影，所述保留图案的正投影与所述数据线的正投影重叠。

11.根据权利要求10所述的阵列基板的制备方法，其特征在于，在形成栅极、栅线的同时，形成所述第一遮光图案和第二遮光图案；沿所述衬底厚度方向，所述第二遮光图案与所述栅极和所述栅线的正投影重叠；

在所述衬底上形成所述栅极、所述栅线、所述第一遮光图案以及所述第二遮光图案，包括：在所述衬底上依次形成遮光薄膜、栅极金属薄膜，并在所述栅极金属薄膜上形成第一光刻胶薄膜；

利用半色调掩模板对所述第一光刻胶薄膜进行曝光，经过显影、第一次刻蚀、灰化以及第二次刻蚀工序后，形成栅极、栅线、位于所述栅极和所述栅线靠近所述衬底一侧的第二遮光图案，并在待形成所述数据线的位置处形成所述第一遮光图案。

12.根据权利要求10所述的阵列基板的制备方法，其特征在于，在形成所述有源层图案和所述保留图案的同时，形成所述第一遮光图案和第二遮光图案；沿所述衬底厚度方向，所述第二遮光图案与所述有源层图案的正投影重叠；

在所述衬底上依次形成遮光薄膜、半导体薄膜、源极金属薄膜，并在所述源极金属薄膜上形成第二光刻胶薄膜；

利用半色调掩模板对所述第二光刻胶薄膜进行曝光，经过显影、第一次刻蚀、灰化以及第二次刻蚀工序后，形成源极、漏极和数据线、位于所述源极、所述漏极靠近所述衬底一侧的所述有源层图案、位于所述数据线靠近所述衬底一侧的保留图案、位于所述有源层图案靠近所述衬底一侧的所述第二遮光图案、以及位于所述保留图案靠近所述衬底一侧的所述第一遮光图案。

13.根据权利要求10-12任一项所述的阵列基板的制备方法，其特征在于，还包括：形成钝化层，所述钝化层包括露出薄膜晶体管的漏极的过孔；其中，所述薄膜晶体管的源极与所述数据线电连接；

形成像素电极，所述像素电极通过所述过孔与所述漏极电连接。

说明书

阵列基板及其制备方法、液晶显示面板及显示装置

技术领域

[0001] 本发明涉及显示技术领域，尤其涉及一种阵列基板及其制备方法、液晶显示面板及显示装置。

背景技术

[0002] 随着显示技术的发展，以液晶显示器(Liquid Crystal Display，LCD)为代表的显示器因具有高画质、机身薄、功耗低等优点而得到了广泛的应用，成为了显示装置中的主流。

[0003] 薄膜晶体管(Thin film transistor，TFT)型液晶显示装置是目前最常见的液晶显示装置，该类液晶显示装置使用TFT驱动亚像素进行显示，TFT型液晶显示装置具有高响应度、高亮度、高对比度等优点。

发明内容

[0004] 本发明的实施例提供一种阵列基板及其制备方法、液晶显示面板及显示装置，能够提高显示装置的显示效果。

[0005] 为达到上述目的，本发明的实施例采用如下技术方案：

[0006] 一方面，提供一种阵列基板，包括：衬底、设置于所述衬底上的薄膜晶体管以及数据线。

[0007] 所述薄膜晶体管包括依次设置于所述衬底上的有源层图案、源极和漏极；所述数据线与所述源极、所述漏极同层同材料。

[0008] 所述阵列基板还包括设置于所述数据线靠近所述衬底一侧的保留图案和第一遮光图案，所述保留图案位于所述第一遮光图案与所述数据线之间；所述保留图案、所述第一遮光图案与所述数据线一一对应，且沿所述衬底厚度方向，所述第一遮光图案的正投影覆盖所述保留图案的正投影，所述保留图案的正投影与所述数据线的正投影重叠。

[0009] 其中，所述保留图案与所述有源层图案同层同材料。

[0010] 可选的，上述的阵列基板还包括设置于所述薄膜晶体管所在区域的第二遮光图案，所述第二遮光图案位于所述有源层图案靠近所述衬底一侧。

[0011] 所述第二遮光图案与所述第一遮光图案同层同材料。

[0012] 可选的，所述薄膜晶体管还包括栅极；所述栅极与栅线电连接且同层同材料。

[0013] 所述第二遮光图案位于所述栅极和所述栅线靠近所述衬底一侧，且沿所述衬底厚度方向，所述第二遮光图案与所述栅极和所述栅线的正投影重叠。

[0014] 可选的，所述薄膜晶体管还包括栅绝缘层。

[0015] 所述第二遮光图案位于所述有源层图案靠近所述栅绝缘层一侧，且沿所述衬底厚度方向，所述第二遮光图案与所述有源层图案的正投影重叠。

[0016] 可选的，所述栅线的一部分用作所述栅极。

[0017] 可选的，所述第一遮光图案的材料为黑色绝缘材料。

[0018] 可选的，阵列基板还包括设置于所述薄膜晶体管远离所述衬底一侧的钝化层和像素电极。

[0019] 所述像素电极通过钝化层上的过孔与所述薄膜晶体管的漏极电连接，其中，所述薄膜晶体管的源极与所述数据线电连接。

[0020] 另一方面，提供一种液晶显示面板，包括如上所述的阵列基板、与所述阵列基板相对设置的对置基板、以及位于二者之间的液晶层。

[0021] 另一方面，在上述基础上，提供一种显示装置，包括如上所述的液晶显示面板、背光模组。

[0022] 所述背光模组包括电连接的脉宽调制驱动电路和LED光源，所述脉宽调制驱动电路用于对所述LED光源调光。

[0023] 又一方面，提供一种阵列基板的制备方法，包括：

[0024] 在衬底上形成栅极、栅线。

[0025] 在形成有所述栅极和所述栅线的衬底上，形成栅绝缘层。

[0026] 在形成有所述栅绝缘层的衬底上，采用同一次构图工艺形成有源层图案、保留图案、位于所述有源层图案上方的源极和漏极，位于所述保留图案上方的数据线。

[0027] 所述阵列基板的制备方法，还包括：

[0028] 在形成所述保留图案之前，还形成第一遮光图案；所述保留图案、所述第一遮光图案与所述数据线一一对应，且沿所述衬底厚度方向，所述第一遮光图案的正投影覆盖所述保留图案的正投影，所述保留图案的正投影与所述数据线的正投影重叠。

[0029] 可选的，在形成栅极、栅线的同时，形成所述第一遮光图案和第二遮光图案；沿所述衬底厚度方向，所述第二遮光图案与所述栅极和所述栅线的正投影重叠。

[0030] 在所述衬底上形成所述栅极、所述栅线、所述第一遮光图案以及所述第二遮光图案，包括：

[0031] 在所述衬底上依次形成遮光薄膜、栅极金属薄膜，并在所述栅极金属薄膜上形成第一光刻胶薄膜。

[0032] 利用半色调掩模板对所述第一光刻胶薄膜进行曝光，经过显影、第一次刻蚀、灰化以及第二次刻蚀工序后，形成栅极、栅线、位于所述栅极和所述栅线靠近所述衬底一侧的第二遮光图案，并在待形成所述数据线的位置处形成所述第一遮光图案。

[0033] 可选的，在形成所述有源层图案和所述保留图案的同时，形成所述第一遮光图案和第二遮光图案；沿所述衬底厚度方向，所述第二遮光图案与所述有源层图案的正投影重叠。

[0034] 在所述衬底上依次形成遮光薄膜、半导体薄膜、源极金属薄膜，并在所述源极金属薄膜上形成第二光刻胶薄膜。

[0035] 利用半色调掩模板对所述第二光刻胶薄膜进行曝光，经过显影、第一次刻蚀、灰化以及第二次刻蚀工序后，形成源极、漏极和数据线、位于所述源极、所述漏极靠近所述衬底一侧的所述有源层图案、位于所述数据线靠近所述衬底一侧的保留图案、位于所述有源层图案靠近所述衬底一侧的所述第二遮光图案、以及位于所述保留图案靠近所述衬底一侧的所述第一遮光图案。

[0036] 可选的，上述阵列基板的制备方法还包括：

[0037] 形成钝化层，所述钝化层包括露出所述薄膜晶体管的漏极的过孔；其中，所述薄膜晶体管的源极与所述数据线电连接。

[0038] 形成像素电极，所述像素电极通过所述过孔与所述漏极电连接。

[0039] 本发明的实施例提供了一种阵列基板及其制备方法、液晶显示面板及显示装置，该阵列基板包括设置于数据线靠近衬底一侧的保留图案和第一遮光图案，保留图案位于第一遮光图案与数据线之间。由于保留图案位于第一遮光图案与数据线之间，即使在有光照时，光线也无法入射至保留图案中，保留图案在有光照和无光照时均能表现绝缘材料的特性，从而在有光照和无光照时，保留图案均不能导电，寄生电容的大小不再受光照的影响。寄生电容的大小不会因光照而发生变化，从而可以保证电压信号的衰减时间在有光照和无光照时相等，则，亚像素P的充电时间在有光照和无光照时也相等，充电时间相等则亚像素P的亮度相同，因此，最终可以消除液晶显示面板的water fall不良现象，提高显示装置的显示效果。

附图说明

[0040] 为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

[0041] 图1a为本发明实施例提供的一种液晶显示装置的结构示意图；

[0042] 图1b为本发明实施例提供的一种液晶显示面板的俯视结构示意图；

[0043] 图2a为本发明实施例提供的一种阵列基板的俯视结构示意图；

[0044] 图2b为图2a中A-A′向的纵截面结构示意图；

[0045] 图2c为图2a中B-B′向的纵截面结构示意图；

[0046] 图2d为本发明实施例提供的一种阵列基板的纵截面结构示意图；

[0047] 图2e为图2a中C处的放大结构示意图；

[0048] 图3a为相关技术中一种阵列基板的结构示意图；

[0049] 图3b为相关技术中一种阵列基板的局部放大结构示意图；

[0050] 图3c为相关技术中的有光照和无光照时电压信号的衰减时间示意图；

[0051] 图3d为相关技术中的液晶显示面板的显示效果示意图；

[0052] 图4a为本发明实施例提供的一种阵列基板的俯视结构示意图；

[0053] 图4b为图4a中D-D′向的截面示意图；

[0054] 图5a为本发明实施例提供的另一种阵列基板的俯视结构示意图；

[0055] 图5b为本发明实施例提供的另一种阵列基板的纵截面结构示意图；

[0056] 图5c为本发明实施例提供的另一种阵列基板的纵截面结构示意图；

[0057] 图6a为本发明实施例提供的另一种阵列基板的纵截面结构示意图；

[0058] 图6b为本发明实施例提供的另一种阵列基板的纵截面结构示意图；

[0059] 图7为本发明实施例提供的一种阵列基板的制备方法流程示意图；

[0060] 图8a-图8e为本发明实施例提供的一种阵列基板的制备过程示意图；

[0061] 图9a-图9e为本发明实施例提供的另一种阵列基板的制备过程示意图；

[0062] 图10a-图10e为本发明实施例提供的又一种阵列基板的制备过程示意图；

[0063] 图11为本发明实施例提供的一种液晶显示面板的结构示意图。

[0064] 附图标记：

[0065] 1-显示装置；11-液晶显示面板；110-衬底；111-栅极金属薄膜；1110-栅极；1111-栅线；1121-第一光刻胶薄膜；1122-第二光刻胶薄膜；113-半导体薄膜；1131-保留图案；1132-有源层图案；114-源极金属薄膜；1141-数据线；1142-源极；1143-漏极；115-像素电极；116-公共电极；117-薄膜晶体管；118-栅绝缘层；119-钝化层；1191-过孔；1101-绝缘层；
12-背光模组；13-阵列基板；14-对置基板；141-彩色滤光层；142-黑矩阵图案；15-液晶层；
16-上偏光片；17-下偏光片；2-横条状图案；3-半色调掩膜板；31-全透光区；32-遮光区；33-半透光区；4-遮光薄膜；41-第一遮光图案；42-第二遮光图案。

具体实施方式

[0066] 下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

[0067] 如图1a所示，本发明的实施例提供了一种显示装置1，包括液晶显示面板11和背光模组12。背光模组12包括电连接的脉宽调制驱动电路和发光二极管(Light-Emitting Diode，LED)光源。

[0068] 脉宽调制驱动电路用于对LED光源调光。

[0069] 背光模组12用于为液晶显示面板11提供光源，脉宽调制驱动电路输出的信号为PWM(pulse width modulation，脉冲宽度调制)信号，在PWM信号的控制下，LED光源将进行亮暗跳变循环为液晶显示面板11提供光源。

[0070] 如图1b所示，液晶显示面板11具有显示区A和周边区S，周边区S例如围绕显示区A一圈设置。上述显示区A中包括多种颜色的亚像素(sub pixel)P；该多种颜色的亚像素P至少包括第一颜色亚像素、第二颜色亚像素和第三颜色亚像素，第一颜色、第二颜色和第三颜色为三基色(例如红色、绿色和蓝色)。

[0071] 为了方便说明，本申请中上述多个亚像素P是以阵列形式排列为例进行的说明。在此情况下，沿水平方向X排列成一排的亚像素P称为同一行亚像素P，沿竖直方向Y排列成一排的亚像素P称为同一列亚像素P。

[0072] 其中，如图1b所示，相邻列亚像素P中，其中一列中的位于奇数行的亚像素P和另外一列中的位于偶数行的亚像素P可以与同一根数据线1141相连接。当然，也可以是同一列亚像素P与一根数据线1141相连接。此外，同一行亚像素P可以与一根栅线1111连接。

[0073] 液晶显示面板11的主要结构包括阵列基板、对置基板以及设置在阵列基板和对置基板之间的液晶层。

[0074] 如图2a、图2b和图2c所示，本发明实施例提供的阵列基板包括：衬底110、设置于衬底110上的底栅型的薄膜晶体管117以及数据线1141。

[0075] 薄膜晶体管117包括依次设置于衬底110上的有源层图案1132、源极1142和漏极1143；数据线1141与源极1142、漏极1143同层同材料。

[0076] 阵列基板13还包括设置于数据线1141靠近衬底110一侧的保留图案1131和第一遮光图案41，保留图案1131位于第一遮光图案41与数据线1141之间；保留图案1131、第一遮光图案41与数据线1141一一对应，且沿衬底110厚度方向，第一遮光图案41的正投影覆盖保留图案1131的正投影，保留图案1131的正投影与数据线1141的正投影重叠。

[0077] 其中，保留图案1131与有源层图案1132同层同材料。

[0078] 如图2c和图2d所示，阵列基板13在每个亚像素P的区域均设置有位于衬底110上的底栅型的薄膜晶体管117和像素电极115。薄膜晶体管117包括有源层图案1132、源极1142、漏极1143、栅极1110及栅绝缘层118，源极1142和漏极1143分别与有源层图案1132接触。如图2c和图2d所示，像素电极115与薄膜晶体管117的漏极1143电连接。如图2a所示，薄膜晶体管117的源极1142与数据线1141电连接。

[0079] 在一些实施例中，如图2c所示，阵列基板13还包括设置于薄膜晶体管117与像素电极115之间的钝化层119，像素电极115通过钝化层119上的过孔1191与薄膜晶体管117的漏极相连。

[0080] 在一些实施例中，如图2d所示，阵列基板13还包括设置在衬底110上的公共电极116。像素电极115和公共电极116可以设置在同一层，在此情况下，像素电极115和公共电极
116均为包括多个条状子电极的梳齿结构。像素电极115和公共电极116也可以设置在不同层，在此情况下，如图2d所示，像素电极115和公共电极116之间设置有绝缘层1101。在另一些实施例中，公共电极116设置在对置基板14上。

[0081] 本领域技术人员应该理解到，当在数据线1141靠近衬底110一侧形成保留图案1131，且保留图案1131与有源层图案1132同层同材料时，源极1142、漏极1143、数据线1141与有源层图案1132和保留图案1131通过同一次构图工艺形成。

[0082] 需要说明的是，在通过同一次构图工艺形成数据线1141和保留图案1131时，数据线1141的宽度和保留图案1131的宽度可以相等；除此之外，由于需要先刻蚀的数据线1141，再刻蚀的保留图案1131，为避免刻蚀保留图案1131时刻蚀液影响数据线1141，保留图案1131的宽度也可以大于数据线1141的宽度。所以，保留图案1131的正投影与数据线1141的正投影重叠，包括完全重叠和部分重叠。

[0083] 第一遮光图案41用于遮挡来自背光模组12的光线，避免保留图案1131导电，而保留图案1131只要有光线即可导电，因此，需要保留图案1131完全不能接收到光线。第一遮光图案41的正投影覆盖保留图案1131的正投影，包括第一遮光图案41的正投影与保留图案1131的正投影完全重合，和第一遮光图案41的正投影的面积大于保留图案1131的正投影的面积。从而，在设置时，第一遮光图案41的宽度和长度均需大于等于保留图案1131的宽度和长度，用于保证保留图案完全不接收到光线。第一遮光图案41的材质为黑色绝缘材料或黑色金属氧化物中的一种。示例的，黑色绝缘材料包括黑矩阵(Black Matrix，BM)材料，黑色金属氧化物包括氧化铜和四氧化三铁中的至少一种。

[0084] 保留图案1131与有源层图案1132的材料为半导体材料，例如非晶硅(a-Si)、多晶硅(p-Si)、氧化物半导体等中的一种。

[0085] 如图3a所示，相对于阵列基板13上不设置第一遮光图案41时，由于在数据线1141靠近衬底110一侧具有保留图案1131，且保留图案1131的材质为半导体材料，而半导体材料在有光照和无光照时所表现的材料特性并不相同。在有光照时，半导体材料倾向于表现金属材料的特性，例如具有导电性；在无光照时，半导体材料倾向于表现绝缘材料的特性，例如具有绝缘性。

[0086] 如图3b所示，像素电极115与数据线1141之间的水平距离为L0，像素电极115与位于数据线1141下侧的保留图案1131之间的水平距离为L1，L1小于L0。

[0087] 由于在有光照时，保留图案1131也具有导电性，此时数据线1141和保留图案1131均导电，可以看作一个整体。数据线1141和保留图案1131整体将与像素电极115之间产生寄生电容，此时影响寄生电容大小的距离为保留图案1131与像素电极115之间的距离，该距离等于L1。在无光照时，数据线1141导电，而保留图案1131不导电，仅数据线1141与像素电极115之间能够产生寄生电容，此时影响寄生电容大小的距离为数据线1141与像素电极115之间的距离，该距离等于L0。

[0088] 由于L1小于L0，在数据线1141和保留图案1131均可导电的情况下，其整体与像素电极115之间产生的寄生电容，大于仅数据线1141导电时，数据线1141与像素电极115之间产生的寄生电容的大小，因为寄生电容在有光照时相对于无光照时有所增大。寄生电容增大会导致液晶显示面板11的负载在有光照时相对于无光照时增大，而负载增大又会导致数据线1141传输的电压信号像亚像素p充电时，在上升至预设值以及下降时的衰减时间延长，衰减时间延长最终导致亚像素P的充电时间减少，亮度降低。

[0089] 需要说明的是，影响寄生电容大小的不仅包括距离，例如还包括面积，在保留图案1131不导电时，影响寄生电容大小的为数据线1141的面积；而在保留图案1131导电时，影响寄生电容大小的为数据线1141的面积和保留图案1131的面积，从而也使得寄生电容增大。
所以即使在数据线1141的宽度与保留图案1131的宽度相等的情况下，寄生电容在有光照时也是增大的。

[0090] 上述仅针对数据线1141和保留图案1131与像素电极115之间寄生电容进行了分析，需要说明的是，数据线1141和保留图案1131与公共电极116之间也存在寄生电容，影响该寄生电容大小的因素除了距离(数据线1141、保留图案1131分别与公共电极116之间的距离)、面积(数据线1141的面积和保留图案1131的面积)等两个，与影响数据线1141和保留图案1131与像素电极115之间的寄生电容相同的因素外，还包括栅绝缘层118的影响，在保留图案1131不导电时，影响寄生电容大小的只有栅绝缘层118的介电常数，而在保留图案1131导电时，影响寄生电容大小的包括栅绝缘层118的介电常数和保留图案1131的介电常数，从而导致寄生电容增大。

[0091] 总而言之，因保留图案1131在有光照时具有导电作用，从而使得寄生电容相对于无光照时增大，进而影响了亚像素P的充电时间。

[0092] 如图3c所示，理想状态下，电压信号上升至预设值时无延迟，在该种情况下，亚像素P的充电时间等于T。而实际，在有光照和无光照时，电压信号上升至预设值均存在一定延迟。如图3c所示，电压信号在无光照时的衰减时间等于t1，在有光照时的衰减时间等于t2；由于t2大于t1，则导致在有光照时的亚像素P的充电时间小于无光照时的充电时间，而亚像素P的充电时间较短，则又会导致亚像素P的显示亮度较低。因此，基于数据线1141下方的保留图案1131在有光照时对寄生电容的影响，使得亚像素P在有光照时和无光照时所呈现的亮度不同，从而使得液晶显示面板11在搭配亮暗跳变型背光模组12进行显示时，出现如图3d所示的移动的或静止的横条状图案2(称为water fall不良)。water fall不良会导致整个液晶显示面板11的显示效果大大降低，尤其在显示单色画面时，water fall不良现象更加明显。

[0093] 而如图2e所示，在本发明的阵列基板13中，由于保留图案1131的下侧设置有第一遮光图案41，来自背光模组12的光线无法穿过第一遮光图案41到达保留图案1131，从而使得保留图案1131的材料特性不会因光照变化而发生变化。即，保留图案1131在有光照和无光照时均会表现绝缘特性，从而寄生电容的大小也不会因光照的变化而变化。

[0094] 本发明的实施例提供了一种阵列基板13，该阵列基板13包括设置于数据线1141靠近衬底110一侧的保留图案1131和第一遮光图案41，保留图案1131位于第一遮光图案41与数据线1141之间。由于保留图案1131位于第一遮光图案41与数据线1141之间，即使在有光照时，光线也无法入射至保留图案1131中，保留图案1131在有光照和无光照时均能表现绝缘材料的特性，从而在有光照和无光照时，保留图案1131均不能导电，寄生电容的大小不再受光照的影响。寄生电容的大小不会因光照而发生变化，从而可以保证电压信号的衰减时间在有光照和无光照时相等，则，亚像素P的充电时间在有光照和无光照时也相等，充电时间相等则亚像素P的亮度相同，因此，最终可以消除液晶显示面板11的water fall不良现象，提高液晶显示面板11的显示效果。

[0095] 可选的，如图4a和图4b所示，阵列基板13还包括设置于薄膜晶体管117所在区域的第二遮光图案42，第二遮光图案42位于有源层图案1132靠近衬底110一侧。第二遮光图案42与第一遮光图案41同层同材料。

[0096] 第二遮光图案42与第一遮光图案41同层同材料，即，第二遮光图案42与第一遮光图案41通过同一次构图工艺形成。

[0097] 当第二遮光图案42的材料为黑色绝缘材料时，其可以吸收来自背光模组12的光线，避免光线进入薄膜晶体管117中影响有源层图案1132的材料特性，从而保证薄膜晶体管117的工作性能不会因光照而发生变化。同时，第二遮光图案42与第一遮光图案41通过同一次构图工艺制备，制备较为简单。

[0098] 可选的，如图2a、图4a和图5a所示，薄膜晶体管117还包括栅极1110；栅极1110与栅线1111电连接且同层同材料。

[0099] 栅极1110与栅线1111同层同材料，即，栅极1110与栅线1111通过同一次构图工艺形成。

[0100] 如图5a和图5b所示，第二遮光图案42位于栅极1110和栅线1111靠近衬底110一侧，且沿衬底110厚度方向，第二遮光图案42与栅极1110和栅线1111的正投影重叠。

[0101] 如图5a所示，薄膜晶体管117包括源极1142、漏极1143和栅极1110，数据线1141与源极1142相连，栅线1111与栅极1110电连接。

[0102] 或者，可选的，如图2a和图4a所示，栅线1111的一部分用作栅极1110。

[0103] 第二遮光图案42位于栅极1110和衬底110之间，一方面，第二遮光图案42可以吸收或者反射光线，避免光线进入薄膜晶体管117中，保证薄膜晶体管117的工作性能不受光照的影响。另一方面，第一遮光图案41、第二遮光图案42、栅极1110和栅线1111可以使用同一个半色调掩膜板进行制备，制备工艺简单。

[0104] 如图5c所示，薄膜晶体管117还包括栅绝缘层118。第二遮光图案42位于有源层图案1132靠近栅绝缘层118一侧，且沿衬底110厚度方向，第二遮光图案42与有源层图案1132的正投影重叠。

[0105] 一方面，第二遮光图案仍然可以避免光线进入有源层图案1132中，保证薄膜晶体管117的工作性能。另一方面，可以使第一遮光图案41和第二遮光图案42、保留图案1131和有源层图案1132、以及数据线1141、源极1142和漏极1143，使用同一个半色调掩膜板3进行构图工艺，制备工艺简单。

[0106] 如图5b所示，第二遮光图案位于栅极1110与衬底110之间，或者，如图5c所示，第二遮光图案42位于有源层图案1132与栅绝缘层118之间时，在制备第一遮光图案41、第二遮光图案42、数据线1141、栅线1111和薄膜晶体管117的过程中只需使用2个半色调掩膜板(即两次构图工艺)，制作工艺较为简单。

[0107] 需要说明的，在不考虑制备第一遮光图案41、第二遮光图案42、数据线1141、栅线1111和薄膜晶体管117的过程所使用的掩膜板数量的前提下，阵列基板13的结构还可以如图6a和图6b所示。

[0108] 如图6a所示，第一遮光图案41位于栅绝缘层118和衬底110之间，且栅极1110与衬底110之间无第二遮光图案42，需要使用一个掩膜板制作栅极1110，并使用另一个掩膜板制作第一遮光图案41。

[0109] 同样的，如图6b所示，第一遮光图案41位于栅绝缘层118和衬底110之间，第二遮光图案42位于栅绝缘层118与栅极1110之间，由于第一遮光图案41与衬底110之间并无栅极金属薄膜的残留，因此需要使用一个掩膜板制作栅极1110，并使用另一个掩膜板制作第一遮光图案41和第二遮光图案42。

[0110] 图6a和图6b中的阵列基板13同样可以保证保留图案1131的材料特性不受光照的影响。

[0111] 可选的，如图2c所示，阵列基板13还包括设置于薄膜晶体管117远离衬底110一侧的钝化层119和像素电极115。

[0112] 像素电极115通过钝化层119上的过孔1191与薄膜晶体管117的漏极1143电连接。

[0113] 钝化层119用于保护以及平坦化位于其下的源极1142和漏极1143之间的沟道。

[0114] 本发明的实施例还提供了一种阵列基板13的制备方法，如图7所示，包括：

[0115] S10、如图8a所示，在衬底110上形成栅极1110、栅线1111(图中未标识)。

[0116] 在衬底110上形成栅极金属薄膜，通过构图工艺对栅极金属薄膜进行刻蚀得到栅极1110和栅线1111。

[0117] 在一些实施例中，栅线1111的部分作为栅极1110。当然，栅线1111和栅极1110也可以分别独立且二者电连接为一体。

[0118] S11、如图8b所示，在形成有栅极1110和栅线111的衬底110上，形成栅绝缘层118。

[0119] 栅绝缘层118整层平铺于栅极1110和栅线111之上。

[0120] S12、如图8c所示，在形成有栅绝缘层118的衬底110上，采用同一次构图工艺形成有源层图案1132、保留图案1131、位于有源层图案1132上方的源极1142和漏极1143，位于保留图案1131上方的数据线1141。

[0121] 工艺上，在栅绝缘层118上依次形成半导体薄膜、源极金属薄膜，再通过构图工艺形成有源层图案1132、保留图案1131、源极1142和漏极1143。

[0122] 阵列基板13的制备方法，还包括：

[0123] S13、如图8d和图8e所示，在形成保留图案1131之前，还形成第一遮光图案41；保留图案1131、第一遮光图案41与数据线1141一一对应，且沿衬底110厚度方向，第一遮光图案41的正投影覆盖保留图案1131的正投影，保留图案1131的正投影与数据线1141的正投影重叠。

[0124] 通过先形成遮光薄膜，再对遮光薄膜进行构图工艺得到第一遮光图案41。

[0125] 其中，第一遮光图案41可以单独形成，也可以与其他图案同步形成，在此不做限定。

[0126] 本发明实施例提供的阵列基板13的制备方法，通过在保留图案1131之前制备第一遮光图案41，可以制备出具有第一遮光图案41的阵列基板13，使得保留图案1131的材料特性不受光照影响，提高了阵列基板13的工作性能。

[0127] 可选的，上述阵列基板13的制备方法还包括：在形成栅极1110、栅线1111的同时，形成第一遮光图案41和第二遮光图案42；沿衬底110厚度方向，第二遮光图案42与栅极1110和栅线1111的正投影重叠。

[0128] 在衬底110上形成栅极1110、栅线1111、第一遮光图案41以及第二遮光图案42，包括：

[0129] 如图9a所示，在衬底110上依次形成遮光薄膜4、栅极金属薄膜111，并在栅极金属薄膜111上形成第一光刻胶薄膜1121。

[0130] 如图9b至图9e所示，利用半色调掩模板3对第一光刻胶薄膜1121进行曝光，经过显影、第一次刻蚀、灰化以及第二次刻蚀工序后，形成栅极1110、栅线1111、位于栅极1110和栅线1111靠近衬底110一侧的第二遮光图案42，并在待形成数据线1141的位置处形成第一遮光图案41。

[0131] 如图9b所示，使用半色调掩膜板3对第一光刻胶薄膜1121进行曝光，使位于遮光区32的光刻胶材料不发生变化，使位于全透光区31的光刻胶材料变性，使位于半透光区33的光刻胶材料部分变性。如图9c所示，经过显影和第一次刻蚀工艺将多余的栅极金属材料、遮光材料去除。如图9d所示，利用等离子体轰击光刻胶材料的方式进行灰化处理，使得位于半透光区33下的光刻胶变性，并去除变性后的光刻胶材料，经过第二次刻蚀，去除位于半透光区33下的栅极金属材料。如图9e所示，去除位于栅极1110和栅线1111上的光刻胶材料，完成第一遮光图案41、第二遮光图案42、栅极1110和栅线1111的制备。

[0132] 需要说明的是，上述以正性光刻胶材料为例进行说明，由于负性光刻胶材料与正性光刻胶材料的特性相反，因此对应的半色调掩膜板3上的全透光区31、遮光区32和半透光区33的位置需要做相应的调整。

[0133] 遮光薄膜4与栅极金属薄膜111使用同一个半色调掩膜板3进行制备，工艺简单。

[0134] 可选的，在形成有源层图案1132和保留图案1131的同时，形成第一遮光图案41和第二遮光图案42；沿衬底110厚度方向，第二遮光图案42与有源层图案1132的正投影重叠。

[0135] 如图10a至图10e所示，在衬底110上依次形成遮光薄膜4、半导体薄膜113、源极金属薄膜114，并在源极金属薄膜114上形成第二光刻胶薄膜1122。利用半色调掩模板3对第二光刻胶薄膜1122进行曝光，经过显影、第一次刻蚀、灰化以及第二次刻蚀工序后，形成源极1142、漏极1143和数据线1141、位于源极1142、漏极1143靠近衬底110一侧的有源层图案
1132、位于数据线1141靠近衬底110一侧的保留图案1131、位于有源层图案1132靠近衬底
110一侧的第二遮光图案42、以及位于保留图案1131靠近衬底110一侧的第一遮光图案41。

[0136] 如图10a所示，使用半色调掩膜板3对第二光刻胶薄膜1122进行曝光，使位于遮光区32的光刻胶材料不发生变化，使位于全透光区31的光刻胶材料变性，使位于半透光区33的光刻胶材料部分变性。如图10b所示，经过显影和第一次刻蚀工艺将多余的源极金属材料、半导体材料和遮光材料去除。如图10c所示，利用等离子体轰击光刻胶材料的方式进行灰化处理，使得位于半透光区33下的光刻胶材料变性，并去除变性后的光刻胶材料。如图10d所示，经过第二次刻蚀和去除光刻胶材料，形成薄膜晶体管117的源极1142、漏极1143。
如图10e所示，去除位于源极1142、漏极1143、数据线1141上侧的光刻胶材料，完成源极
1142、漏极1143、有源层图案1132、第二遮光图案42、数据线1141、保留图案1131、第一遮光图案41的制备。

[0137] 遮光薄膜4、半导体薄膜113、源极金属薄膜114使用同一个半色调掩膜板3进行制备，使得制作栅极1110、栅线1111、第一遮光图案41、第二遮光图案42、保留图案1131、有源层图案1132、数据线1141、源级1142和漏极1143时所使用的半色调掩膜板3的数量为2个，制备工艺较为简单。

[0138] 可选的，上述的阵列基板13的制备方法还包括：如图2c所示，形成钝化层119，钝化层119包括露出薄膜晶体管117的漏极1143的过孔1191；其中，薄膜晶体管117的源极1142与数据线1141电连接；形成像素电极115，像素电极115通过过孔1191与漏极1143电连接。

[0139] 形成钝化层119中的过孔1191需要使用一个掩膜板，形成梳齿结构的像素电极115还需要一个掩膜板，加上若上述形成栅极1110、栅线1111、第一遮光图案41、第二遮光图案42、数据线1141、源极1142、漏极1143等时使用的2个半色调掩膜板3，整个阵列基板13的制备过程中需要使用4个掩膜板，因此该阵列基板13的制备工艺为4层光罩技术。

[0140] 在遮光薄膜4和栅极金属薄膜111使用同一个半色调掩膜板3进行制备时，或者遮光薄膜4、半导体薄膜113、源极金属薄膜114使用同一个半色调掩膜板3进行制备时，相对于相关技术中，制备栅极1110、栅线1111需要使用一个掩膜板2，制备数据线1141、保留图案1131、源极1142、漏极1143以及有源层图案1132需要使用一个半色调掩膜板3。本发明在不增加掩膜板的数量，保证制备工艺和制备成本不会发生较大的变化的基础上，制备出了第一遮光图案41，使得保留图案1131的材料特性不受光照影响，提高了阵列基板13的工作性能。

[0141] 在上述基础上，如图11所示，对置基板14包括设置在另一个衬底110上的彩色滤光层141，在此情况下，对置基板14也可以称为彩膜基板(Color filter，简称CF)。其中，彩色滤光层141至少包括第一颜色滤光单元、第二颜色滤光单元以及第三颜色滤光单元，第一颜色滤光单元、第二颜色滤光单元以及第三颜色滤光单元一一对应设置于一个亚像素P的区域。第一颜色、第二颜色和第三颜色为三基色例如红色、绿色和蓝色。

[0142] 对置基板14还包括设置在衬底110上的黑矩阵图案142，黑矩阵图案142用于将红色光阻单元、绿色光阻单元以及蓝色光阻单元间隔开。

[0143] 如图11所示，液晶显示面板11还包括设置在对置基板14远离液晶层15一侧的上偏光片16以及设置在阵列基板13远离液晶层15一侧的下偏光片17。

[0144] 上述的液晶显示面板11具有与上述的阵列基板相同的有益效果，因此不再赘述。

[0145] 以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。