发光元件及其制造方法

摘要

本发明公开一种发光元件及其制造方法，其中该发光元件包含：一第一边缘以及一第二边缘相对于第一边缘；一基板，包含一上表面；多个发光单元排列成N行，位于上表面上，其中N行包含一第一发光单元行位于第一边缘以第N发光单元行位于第二边缘；以及多个导电结构，位于发光单元上并电连接发光单元；其中，第一发光单元行中包含一第一发光单元，且第一发光单元包含一凹口，位于第一边缘且具有一底部暴露上表面。

权利要求

1.一种发光元件，其特征在于，包含：

第一边缘以及第二边缘相对于该第一边缘；

基板，包含上表面；

多个发光单元排列成N行，位于该上表面上，其中该N行包含第一发光单元行位于该第一边缘以及第N发光单元行位于该第二边缘；以及多个导电结构，位于该些发光单元上并电连接该些发光单元；

其中，该第一发光单元行中包含第一发光单元，且该第一发光单元包含凹口，该凹口位于该第一边缘且具有底部暴露该上表面。

2.如权利要求1所述的发光元件，其中，该第一发光单元包含第一侧壁位于该第一边缘，该基板包含第二侧壁位于该第一边缘，该第一侧壁与该第二侧壁相连接且呈共平面。

3.如权利要求2所述的发光元件，其中，该第一侧壁与该凹口相连。

4.如权利要求2所述的发光元件，其中，该凹口包含第三侧壁，该第三侧壁与该上表面的内夹角角度小于该第一侧壁与该上表面的内夹角角度。

5.如权利要求1所述的发光元件，其中：该第N行发光单元中包含第二发光单元以及第三发光单元；

该发光元件还包含沟槽，位于该第二发光单元与该第三发光单元之间；以及该凹口位于该沟槽的延长线上。

6.如权利要求5所述的发光元件，其中，该凹口的最大底宽与该沟槽的最小底宽的差值小于20％。

7.如权利要求5所述的发光元件，其中，该凹口包含第三侧壁，该沟槽包含第四侧壁，该第三侧壁与该上表面的内夹角与该第四侧壁与该上表面的内夹角的角度差值小于10％。

8.如权利要求5所述的发光元件，其中，该第二发光单元包含第四侧壁位于该第二边缘，该基板包含第五侧壁位于该第二边缘，该第四侧壁与该第五侧壁相连且呈共平面。

9.如权利要求1所述的发光元件，其中，该第一发光单元包含第一半导体层、活性层以及第二半导体层依序形成在该上表面上；以及该凹口位于该第一半导体层中。

10.一种发光元件，其特征在于，包含：第一边缘以及第二边缘相对于该第一边缘；

基板，包含上表面；

多个发光单元排列成N行，位于该上表面上，其中该N行发光单元包含第一发光单元行位于该第一边缘以及第N发光单元行位于该第二边缘；以及多个导电结构，位于该些发光单元上并电连接该些发光单元；

其中，该第一发光单元行包含第一发光单元，且该第一发光单元包含凹口；

该第N发光单元行包含第二发光单元、第三发光单元；

沟槽，位于该第二发光单元与该第三发光单元之间；以及该凹口位于该沟槽的一延长线上。

说明书

发光元件及其制造方法

技术领域

[0001] 本发明涉及一种发光元件，更详言之，是涉及一种包含多个发光单元的发光元件。

背景技术

[0002] 固态发光元件中的发光二极管(LED)具有具低耗电量、低产热、寿命长、体积小、反应速度快以及良好光电特性，例如具有稳定的发光波长等特性，故已被广泛的应用于家用装置、照明装置、指示灯及光电产品等。随着光电技术的发展，固态发光元件在发光效率、操作寿命以及亮度方面有相当大的进步。

[0003] 现有的发光二极管芯片包含一基板、一n型半导体层、一活性层及一p型半导体层形成于基板上、以及分别形成于p型/n型半导体层上的p、n-电极。当通过电极对发光二极管芯片通电，且在一特定值的顺向偏压时，来自p型半导体层的空穴及来自n型半导体层的电子在活性层内结合以放出光。

[0004] 高压发光二极管芯片，是在单一基板上，将发光二极管芯片面积分割成多个发光单元之后串联而成。相较于传统单颗发光二极管芯片，在相同芯片尺寸下，高压发光二极管芯片可在低电流高电压下工作，且具有较大输出功率。高压发光二极管芯片能够依照不同输入电压的需求而决定其发光单元数量与大小等，并可针对每个发光单元加以优化，具有能操作在高电压下、体积小、对封装及光学设计具有极佳的运用弹性等优点。

发明内容

[0005] 一种发光元件，包含：一第一边缘以及一第二边缘相对于第一边缘；一基板，包含一上表面；多个发光单元排列成N行，位于上表面上，其中N行包含一第一发光单元行位于第一边缘以第N发光单元行位于第二边缘；以及多个导电结构，位于发光单元上并电连接发光单元；其中，第一发光单元行中包含一第一发光单元，且第一发光单元包含一凹口，位于第一边缘且具有一底部暴露上表面。

[0006] 一种发光元件，包含：一第一边缘以及一第二边缘相对于第一边缘；一基板，包含一上表面；多个发光单元排列成N行，位于上表面之上，其中N行发光单元包含一第一行发光单元行位于第一边缘以及一第N行发光单元行位于第二边缘；以及多个导电结构，位于发光单元上并电连接发光单元；其中，第一行发光单元行中包含一第一发光单元，且第一发光单元包含一凹口；第N行发光单元行中包含一第二发光单元、一第三发光单元以及一沟槽位于第二发光单元与第三发光单元之间；以及凹口位于沟槽的一延长线上。

附图说明

[0007] 图1A至图1E为本发明一实施例发光元件1制造方法中各步骤的上视图；

[0008] 图2A至图2F为本发明一实施例发光元件1制造方法中各步骤的截面图；

[0009] 图3为本发明一实施例发光元件1的上视图；

[0010] 图4A为图1E的局部放大图；

[0011] 图4B为比较例中一发光元件制造方法的局部放大上视图；

[0012] 图5为本发明一实施例发光元件1的扫描式电子显微影像(Scanning Electron Microscope；SEM)图；

[0013] 图6A为本发明另一实施例发光元件2的上视图；

[0014] 图6B为本发明另一实施例发光元件2制造方法的上视图；

[0015] 图6C为图6B的局部放大图。

[0016] 符号说明

[0017] 1、2                   发光元件

[0018] 10                    基板

[0019] 10a                   基板上表面

[0020] 12                    半导体叠层

[0021] 121                   第一半导体层

[0022] 121a                  第一半导体层上表面

[0023] 122                   第二半导体层

[0024] 123                   活性层

[0025] 17                    激光

[0026] 18                    透明导电层

[0027] 180                   开口

[0028] 20                    第一电极

[0029] 201                   第一焊盘电极

[0030] 202                   第一延伸电极

[0031] 22、22a-22e            发光单元

[0032] 23                    电流阻挡层

[0033] 23a                   中间部

[0034] 23c                   延伸部

[0035] 230a                  第一电流阻挡部

[0036] 230b                  第二电流阻挡部

[0037] 30                    第二电极

[0038] 301                   第二焊盘电极

[0039] 302                   第二延伸电极

[0040] 36                    沟槽

[0041] 50、50’               凹口

[0042] 60                    连接电极

[0043] CL                    分割线

[0044] E1                    第一边缘

[0045] E2                    第二边缘

[0046] MS                    高台区

[0047] P                     图案化结构

[0048] R1、R2、R3             行

[0049] S1、S2、S3             侧壁

[0050] θ1、θ2               夹角

[0051] WF                    半导体晶片

[0052] W、Z                   局部区域

[0053] IML                   延长线

具体实施方式

[0054] 图3显示本发明一实施例发光元件1的上视图；图1A～图1E显示本发明一实施例发光元件1制造方法中各步骤的局部上视图。图2A～图2F显示本发明一实施例发光元件1制造方法中各步骤的截面图。如图3所示，发光元件1包含多个发光单元22(22a-22e)以沟槽36相隔分开设置于一基板10上，彼此之间以连接电极60电连接，形成一发光单元串列。发光元件1包含一第一边缘E1以及一第二边缘E2，与第一边缘E1相对。在一实施例中，第一边缘E1以及第二边缘E2分别为基板10的两相对边缘。在本实施例中，发光单元22a-22e排列成两个发光单元行R1及R2(以下简称为第一行及第二行)，起始发光单元22a与末端发光单元22e横跨第一行R1及第二行R2，发光单元22c位于第一行R1，发光单元22b及22d位于第二行R2。在第一边缘E1设置有三个发光单元22a、22c及22e，在第二边缘E2设置有四个发光单元22a、22b、
22d及22e。发光元件1中排列在第一边缘E1及第二边缘E2的发光单元22为不对称。发光单元
22a-22e上分别包含有透明导电层18、第一电极20(201、202)、第二电极30(301、302)、及电流阻挡层23。发光单元22c包含一凹口50位于第一边缘E1。

[0055] 在一实施例中，发光元件1的制造方法详述如下。图2A为图1A中沿A-A’线段的截面图。参照图1A及图2A，实施一半导体叠层形成步骤以及高台区(mesa)形成步骤。首先，在基板10上形成半导体叠层12，在本实施例中，为方便表示，制造方法中的基板与最后发光元件的基板都以相同符号表示。基板10及形成于其上的半导体叠层12构成一半导体晶片WF。图1A显示半导体晶片WF以及其局部放大图。

[0056] 基板10可以是一成长基板，包括用于生长磷化镓铟(AlGaInP)的砷化镓(GaAs)基板、及磷化镓(GaP)基板，或用于生长氮化铟镓(InGaN)或氮化铝镓(AlGaN)的蓝宝石(Al2O3)基板，氮化镓(GaN)基板，碳化硅(SiC)基板、及氮化铝(AlN)基板。基板10包含一上表面10a。基板10可以是一图案化基板，即，基板10在其上表面10a上具有图案化结构P。在一实施例中，从半导体叠层12发射的光可以被基板10的图案化结构P所折射，从而提高发光元件的亮度。此外，图案化结构P减缓或抑制了基板10与半导体叠层12之间因晶格不匹配而导致的错位，从而改善半导体叠层12的外延品质。

[0057] 在本发明的一实施例中，在基板10上形成半导体叠层12的方法包含有机金属化学气相沉积(MOCVD)、分子束外延法(MBE)、氢化物气相外延(HVPE)或离子镀，例如溅镀或蒸镀等。

[0058] 依序在基板10上形成一缓冲结构(图未示)、一第一半导体层121、一活性层123和一第二半导体层122。缓冲结构、第一半导体层121、活性层123和第二半导体层122构成半导体叠层12。缓冲结构可减小上述的晶格不匹配并抑制错位，从而改善外延品质。缓冲层的材料包括GaN、AlGaN或AlN。在一实施例中，缓冲结构包括多个子层(图未示)。子层包括相同材料或不同材料。在一实施例中，缓冲结构包括两个子层，其中第一子层的生长方式为溅镀，第二子层的生长方式为MOCVD。在一实施例中，缓冲层另包含第三子层。其中第三子层的生长方式为MOCVD，第二子层的生长温度高于或低于第三子层的生长温度。在一实施例中，第一、第二及第三子层包括相同的材料，例如AlN。在本发明的一实施例中，第一半导体层121和第二半导体层122，例如为包覆层(cladding layer)或局限层(confinement layer)，具有不同的导电型态、电性、极性或用于提供电子或空穴的掺杂元素。例如，第一半导体层121是n型半导体，以及第二半导体层122是p型半导体。活性层123形成于第一半导体层121与第二半导体层122之间。电子与空穴在电流驱动下在活性层123中结合，将电能转换成光能以发光。可通过改变半导体叠层12中一个或多个层别的物理特性和化学组成，来调整发光元件1或半导体叠层12所发出的光的波长。

[0059] 半导体叠层12的材料包括AlxInyGa(1-x-y)N或AlxInyGa(1-x-y)P的III-V族半导体材料，其中0≤x，y≤1；x+y≤1。根据活性层的材料，当半导体叠层12的材料是AlInGaP系列时，可以发出波长介于610nm和650nm之间的红光或波长介于550nm和570nm之间的黄光。当半导体叠层12的材料是InGaN系列时，可以发出波长介于400nm和490nm之间的蓝光或深蓝光或波长介于490nm和550nm之间的绿光。当半导体叠层12的材料是AlGaN系列时，可以发出波长介于400nm和250nm之间的UV光。活性层123可以是单异质结构(single heterostructure；SH)、双异质结构(double heterostructure；DH)、双面双异质结构(double-side double heterostructure；DDH)、多重量子阱(multi-quantum well；MQW)。活性层123的材料可以是i型、p型或n型半导体。

[0060] 接着，实施高台区形成步骤，移除部分的半导体叠层12直至第一半导体层121的上表面121a露出，形成多个高台区MS，高台区MS的上表面即为第二半导体层122的上表面。由上视观之，上表面121a包围各高台区MS。在本实施例中，一个高台区MS将对应一个发光单元22。移除部分的半导体叠层12的方法包含蚀刻。

[0061] 接着，参照图1B及图2B，实施一沟槽形成步骤。图2B为图1B中沿A-A’线段的截面图。在此步骤中，由第一半导体层上表面121a往下移除第一半导体层121，以形成沟槽36。沟槽36将单一发光元件1的半导体叠层12分隔并定义出多个发光单元22(22a～22e)。沟槽36的侧壁为相邻两发光单元22的半导体叠层12侧壁，沟槽36的底部为基板10暴露出的上表面10a。沟槽36的侧壁与基板10的上表面10a之间的内夹角为θ1，θ1小于90度，在一实施例中，θ
1介于20-80度。相邻发光元件1之间的第一半导体层121为相连接，也就是说，相邻发光元件
1并没有以沟槽36分隔开，而是从第一半导体层121的上表面121a定义相邻发光元件1之间的分界，作为后续切割制作工艺中预备分割线(图未示)的所在位置。

[0062] 接着，参照图1C及图2C，实施一电流阻挡层及透明导电层形成步骤。图2C为图1C中沿B-B’线段的截面图。

[0063] 先在各发光单元22上以及沟槽36内形成一绝缘材料层(图未示)，并覆盖沟槽36。然后以显影蚀刻等制作工艺，将绝缘材料层图案化，以形成电流阻挡层23。本实施例中，电流阻挡层23包含第一电流阻挡部230a、第二电流阻挡230b、中间部23a及延伸部23c；其中，第一电流阻挡部230a位于发光单元串列的末端发光单元22e的第一半导体层121上，第二电流阻挡230b位于起始发光单元22a的第二半导体层122上，中间部23a位于沟槽36上。在一实施例中，如图2C所示，中间部23a覆盖沟槽36的底部以及半导体叠层12的侧壁。延伸部23c从中间部23a延伸，形成于发光单元22b中第二半导体层122的上表面。在另一实施例中，电流阻挡层23不包含第一电流阻挡部230a，

[0064] 电流阻挡层23的材料包括透明绝缘材料，例如氧化硅、氮化硅、氧氮化硅、氧化钛、氧化铝或上述材料的组合或叠层。电流阻挡层23可以是单层或是多层所形成的堆叠；在一实施例中，电流阻挡层23包含单一或多个绝缘层对的堆叠，每一绝缘层对包含两子层，构成两子层的绝缘材料包含不同的折射率，电流阻挡层23为分布式布拉格反射器(DBR,distributed Bragg reflector)。

[0065] 在一实施例中，第二电流阻挡部230b包含一开口，暴露出发光单元22a的第二半导体层122的上表面。在一实施例中，末端发光单元22e的第一半导体层121上不具有第一电流阻挡部230a。

[0066] 接着，形成一透明导电层18覆盖各发光单元22的第二半导体层122的上表面，并与第二半导体层122电性接触。本实施例中，透明导电层18同时覆盖电流阻挡层23的延伸部23c、以及第二电流阻挡部230b。透明导电层18可以是金属或是透明导电材料，其中金属可选自具有透光性的薄金属层，透明导电材料对于活性层123所发出的光线为透明，包含铟锡氧化物(ITO)、氧化铝锌(AZO)、氧化镓锌(GZO)、或铟锌氧化物(IZO)等材料。在一实施例中，透明导电层18具有开口180，对应于第二电流阻挡部230b的开口。

[0067] 接着，参照图1D及图2D，实施一导电结构形成步骤。图2D为图1D中沿B-B’线段的截面图。

[0068] 导电结构形成在发光单元22和沟槽36上。导电结构包含发光单元22上的第一电极20、第二电极30以及形成在两个相邻的发光单元22之间的连接电极60。导电结构的材料包含金属，例如铬(Cr)、钛(Ti)、金(Au)、铝(Al)、铜(Cu)、锡(Sn)、镍(Ni)、铑(Rh)或铂(Pt)等金属或上述材料的合金或叠层。

[0069] 在发光单元22e上，第一电极20形成在其第一半导体层121上，包含第一焊盘电极201。于其他实施例中，第一电极20还包含一延伸自第一焊盘电极201的第一延伸电极202。
第一电极20与第一半导体层121电连接，并位于第一电流阻挡部230a之上。在一上视图中，第一焊盘电极201的面积大于第一电流阻挡部230a的面积，第一焊盘电极201覆盖第一电流阻挡部230a的上表面及侧壁。在其他实施例中，第一焊盘电极201的面积小于第一电流阻挡部230a的面积。在其他各发光单元上，设有第一延伸电极202与其第一半导体层121电连接。
在发光单元22a上，第二电极30形成在透明导电层18上，与透明导电层18及第二半导体层
122电连接，包含第二焊盘电极301与延伸自第二焊盘电极301的第二延伸电极302。在其他各发光单元上，同样设有第二延伸电极302与其第二半导体层122电连接。在本实施例中，第二焊盘电极301的位置对应位于第二电流阻挡部230b的开口及透明导电层18的开口180上，并经由这些开口，与第二半导体层122接触。在一实施例中，第二焊盘电极301位于透明导电层18的开口180内，不与透明导电层18接触，并位于第二电流阻挡部230b上，延伸入第二电流阻挡部230b开口内与第二半导体层122接触。连接电极60形成在电流阻挡层23的中间部
23a上，连接一个发光单元上的第一延伸电极202和相邻发光单元上的第二延伸电极302，使发光单元22形成串联式发光单元串列。

[0070] 在另一实施例中，连接电极60连接两相邻发光单元22上的第一延伸电极202，及/或连接电极60连接两相邻发光单元22上的第二延伸电极302，使发光单元22形成并联、串联或是串并联等不同的发光单元阵列。

[0071] 发光单元22a上的第二焊盘电极301和发光单元22e上的第一焊盘电极201，在后续制作工艺中将用以打线，使发光元件1和外部电子元件或电源形成电连接。在另一实施例中，可于发光元件1上形成一第一外扩电极垫及一第二外扩电极垫(图未示)，分别与第一焊盘电极201及第二焊盘电极301电连接，再通过倒装形式焊接于一载体(图未示)上，或直接和外部电子元件或电源形成电连接。前述第一电流阻挡部230a及第二电流阻挡部230b的作用，是防止电流直接经过焊盘电极流入半导体叠层12，而使电流经由其上方的第一电极20、第二电极30及透明导电层18扩散。同样地，电流阻挡层23的延伸部23c沿着第二延伸电极302设置，并位于第二延伸电极302下方，防止经由第二延伸电极302所传导的电流直接流入半导体叠层12，而是经由电流阻挡层23上方的透明导电层18扩散。电流阻挡层23可以使电流均匀分布。

[0072] 图1A-图1E、图2A-图2F、及图3中，虽然未将所有发光单元22上的各元件都标号，然而，本技术领域人员可通过本案说明书附图以及上述说明得知各发光单元22及其上方各元件的结构。

[0073] 接着，参照图1E及图2E，实施一切割步骤。图2E为图1E中沿A-A’线段的截面图。图4A为图1E中区域Z的局部放大图。在一实施例中，使用激光17对应预备分割线的位置自基板
10的背面照射，在基板10内部形成变质区(图未示)，再自变质区沿着基板晶面形成裂痕，各发光元件1沿着分割线CL被分割开，形成独立的发光元件1，各发光元件1包含多个电连接的发光单元22(22a-22e)。图2F显示图2E在切割后形成多个独立发光元件1，各发光元件1中位于其周围的各第一半导体层侧壁S1与其下方基板侧壁S2相连接；在一实施例中，发光元件1中位于其周围的各第一半导体层侧壁S1与其下方基板侧壁S2相连接且呈共平面。在一实施例中，第一半导体层侧壁S1与基板上表面10a的内夹角大于80度。在一实施例中，第一半导体层侧壁S1实质上垂直于基板上表面10a。

[0074] 在一比较例具有发光单元串列的发光元件制造方法中，在形成沟槽定义出发光单元的同时，在各发光元件之间同样以沟槽将彼此分隔；即，各发光单元周围的沟槽为预备分割线的所在位置。而在本发明的发光元件1制造方法中，在相邻发光元件1之间并没有以沟槽36来作为预备分割线的所在位置，而是保留相邻发光单元22之间的第一半导体层121，使其维持相连接，在后续的切割制作工艺中才一并将此相连接的第一半导体层121分割开，形成多个独立的发光元件1。如此一来，在半导体晶片WF中，发光元件1之间不需要形成一沟槽作为预备分割线的所在位置，因此发光元件1的排列可较为紧密，单位面积的半导体晶片WF下可生产较多的发光元件1。再者，保留相邻发光单元22之间的第一半导体层121作为预备分割线的所在位置，减少因前后制作工艺的误差牺牲掉的半导体叠层，可保留较多的发光面积，因此在形成独立的发光元件1后，在同样基板面积下，依本实施例制造方法所形成的发光元件1可具有较多的半导体层面积而具有较高的亮度。在一实施例中，在图1D及图1E的制造过程中，一发光元件1的发光单元22b及22d同时与另一发光元件1的发光单元22c相邻且相连接。在制造过程中，倘若未精准控制沟槽36及/或分割线CL的宽度、位置等，可能造成如图4B一比较例的情况，发光单元22b及22d之间沟槽36与分割线CL未交会，使得发光单元22b及22d之间仍有部分的第一半导体层121相连接。在独立发光元件1完成后，发光单元22b及22d之间因部分的第一半导体层121相连接会发生短路的情况，进而使得发光元件1失效。
因此，参照图1E及图4A，在本实施例中，在形成沟槽36时，将发光单元22b及22d之间沟槽36延伸划到隔壁发光元件1的发光单元22c的第一半导体层121中，可确保在后续切割制作工艺中，通过沟槽36的延伸及分割线CL，发光单元22b及22d之间能够确实通过沟槽分开设置在基板10上。

[0075] 由于制作过程中发光单元22b及22d之间沟槽36延伸划到隔壁发光元件1的发光单元22c，在一实施例中，在独立发光元件1完成后，如图3所示，在发光单元22c的第一半导层121包含凹口50位于第一边缘E1，其位置位于发光单元22b与22d之间沟槽36的一延长线IML上。凹口50由第一边缘E1往内凹陷。凹口50的底部为基板上表面10a。凹口50的最大底宽度与沟槽36的最小底宽之间的差值小于20％。在一实施例中，凹口50的最大底宽度与沟槽36的最小底宽之间的差值小于10％。在一实施例中，凹口50的最大底宽度与发光单元22b与
22d之间沟槽36的最小底宽之间的差值小于20％。在一实施例中，凹口50的最大底宽度与发光单元22b与22d之间沟槽36的最小底宽之间的差值小于10％。

[0076] 图5显示由图3中X方向所观察半导体叠层12侧壁与基板10侧壁的扫描式电子显微影像(Scanning Electron Microscope；SEM)。凹口50的侧壁S3与发光单元22c的第一半导体层侧壁S1相连接。在一实施例中，凹口50呈上宽下窄，凹口侧壁S3与基板上表面10a的内夹角θ2介于20度到80度。在一实施例中，凹口侧壁S3与基板上表面10a的内夹角θ2和沟槽36侧壁与基板上表面10a之间的内夹角为θ1的差值小于20％。在一实施例中，凹口侧壁S3与基板上表面10a的内夹角θ2和沟槽36侧壁与基板上表面10a之间的内夹角为θ1的差值小于10％。

[0077] 图6A显示本发明另一实施例发光元件2的上视图。图6B显示发光元件2一实施例制造方法的局部上视图。图6C为图6B中区域W的局部放大图。发光元件2与发光元件1类似，同样具有多个发光单元22以沟槽36相隔分开设置于基板10上，彼此之间以连接电极60电连接，形成一发光单元串列。差别在于，发光元件2包含12个发光单元排列成3×4的阵列。为了清楚显示发光元件2，在图6A至图6C中未绘示电流阻挡层和透明导电层，然而，本技术领域人员仍可通过前述实施例的说明得到教示，而理解发光元件2中各发光单元22的结构与相对关系。

[0078] 如图6A所示，发光元件2第一行R1中的发光单元22与第三行R3中的发光单元22面积设计为不相等，因此，发光元件2中排列在第一边缘E1及第二边缘E2的发光单元22为不对称，换句话说，第一行R1的发光元件2之间的沟槽位置及第三行R3的发光单元22的沟槽位置没有对齐，在第一行R1的发光单元22包含一凹口50’位于第一边缘E1，在第三行R3的发光单元22包含另一凹口50’位于第二边缘E2。在一实施例中，发光元件2的制造方法与发光元件1制造方法相似，如图6B所示，在相邻发光元件2之间并没有以沟槽36来作为预备分割区，而是保留相邻发光元件2之间的第一半导体层121，使其维持相连接，在后续的切割制作工艺中才将此相连接的第一半导体层121分割开，形成多个独立的发光元件2。在本实施例中，在形成沟槽36时，将发光单元22之间沟槽36延伸划到隔壁发光元件2的发光单元22，例如，将半导体晶片中发光元件2的第三行R3中发光单元22之间的沟槽36延伸划到其相邻发光元件2的第一行R1中发光单元22的第一半导体层121中。可确保在后续切割制作工艺中，通过沟槽36及其延伸及分割线CL，所有的发光单元22能够确实分开形成在基板10上。

[0079] 在一实施例中，在发光元件2形成后，如图6A所示，在第一行R1的发光单元22的第一半导层121包含凹口50’位于第一边缘E1，其位置位于第三行R3的发光单元22之间沟槽36的一延长线IML上。在一实施例中，凹口50’的形成方式如同前述，在尚未切割的半导体晶片中，与发光元件2左侧相邻的发光元件中第三行R3发光单元22之间沟槽36延伸划到发光元件2第一行R1中发光单元22的第一半导体层121中，在切割后的发光元件2的第一边缘E1形成凹口50’。

[0080] 在一实施例中，如图6A所示，在第三行R3的发光单元22的第一半导层121可包含另一凹口50’位于第二边缘E2，凹口50’的位置位于第一行R1的发光单元22之间沟槽36的一延长线IML上。在一实施例中，凹口50’的形成方式如同前述，在尚未切割的半导体晶片中，与发光元件2右侧相邻的发光元件中第一行R1发光单元22之间沟槽36延伸划到发光元件2第三行R3中发光单元22的第一半导体层121中，在切割后的发光元件2的第二边缘E2形成凹口50’。凹口50’与前述实施例的发光单元22的凹口50具有相似的结构。位于第一边缘E1与第二边缘E2的凹口50’分别由第一边缘E1与第二边缘E2往内凹陷。凹口50’的底部为基板上表面10a。凹口50’的最大底宽度与沟槽36的最小底宽之间的差值小于20％。在一实施例中，凹口50’的最大底宽度与沟槽36的最小大底宽之间的差值小于10％。

[0081] 在一实施例中，位于第一边缘E1的凹口50’的最大底宽度与第三行R3发光单元22之间沟槽36的最小底宽之间的差值小于20％。在一实施例中，位于第一边缘E1的凹口50’的最大底宽度与第三行R3发光单元22之间沟槽36的最小底宽之间的差值小于10％。在一实施例中，位于第二边缘E2的凹口50’的最大底宽度与第一行R1发光单元22之间沟槽36的最小底宽之间的差值小于20％。在一实施例中，位于第二边缘E2的凹口50’的最大底宽度与第一行R1发光单元22之间沟槽36的最小底宽之间的差值小于10％。

[0082] 上述实施例仅为例示性说明本发明的原理及其功效，而非用于限制本发明。任何本发明所属技术领域中具有通常知识者均可在不违背本发明的技术原理及精神的情况下，对上述实施例进行修改及变化。因此本发明的权利保护范围应如附上的权利要求所列。