电子器件

摘要

本发明公开了一种电子器件。该电子器件可包括源极端子、栅极端子和保护电路。该保护电路可包括：栅极区段，该栅极区段包括第一电极和第二电极，其中栅极区段的第一电极耦接到栅极端子；以及源极区段，该源极区段包括第一电极和第二电极，其中源极区段的第一电极耦接到源极端子。保护开关可包括控制电极、耦接到栅极端子的第一载流电极以及耦接到源极端子的第二载流电极。栅极区段的第二电极、源极区段的第二电极以及保护开关的控制电极可彼此耦接。

权利要求

1.一种电子器件，包括：

源极端子；

栅极端子；以及

保护电路，所述保护电路包括：

栅极区段，所述栅极区段包括第一电极和第二电极，其中所述栅极区段的所述第一电极耦接到所述栅极端子；

源极区段，所述源极区段包括第一电极和第二电极，其中所述源极区段的所述第一电极耦接到所述源极端子；以及保护开关，所述保护开关包括控制电极、耦接到所述栅极端子的第一载流电极以及耦接到所述源极端子的第二载流电极，其中所述栅极区段的所述第二电极、所述源极区段的所述第二电极以及所述保护开关的所述控制电极彼此耦接。

2.根据权利要求1所述的电子器件，其中：

所述栅极区段包括第一二极管，所述第一二极管具有作为所述栅极区段的所述第二电极的阴极，并且所述源极区段包括第二二极管，所述第二二极管具有作为所述源极区段的所述第二电极的阴极。

3.根据权利要求2所述的电子器件，其中：

(1)所述第一二极管包括第一栅极二极管，所述第一栅极二极管包括漏极电极、栅极电极和源极电极，其中所述第一栅极二极管的所述漏极电极和所述第一栅极二极管的所述栅极电极彼此耦接，并且所述第一栅极二极管的所述源极电极耦接到所述保护开关的所述控制电极，(2)所述第二二极管包括第二栅极二极管，所述第二栅极二极管包括漏极电极、栅极电极和 源极电极，其中所述第二栅极二极管的所述漏极电极耦接到所述保护开关的所述控制电极，并且所述第二栅极二极管的所述栅极电极和所述第二栅极二极管的所述源极电极彼此耦接，或者(1)和(2)两者。

4.根据权利要求1所述的电子器件，其中：

(1)所述栅极区段包括：

第一晶体管，所述第一晶体管包括漏极电极、栅极电极和源极电极；以及第一二极管，所述第一二极管包括阴极和阳极，其中：

所述第一晶体管的所述漏极电极、所述第一二极管的所述阳极以及所述栅极端子彼此耦接，所述第一晶体管的所述栅极电极耦接到所述第一二极管的所述阴极；并且所述第一晶体管的所述漏极电极耦接到所述保护开关的所述控制电极，(2)所述源极区段包括：第二晶体管，所述第二晶体管包括漏极电极、栅极电极和源极电极；以及第二二极管，所述第二二极管包括阴极和阳极，其中：

所述第二晶体管的所述漏极电极耦接到所述保护开关的所述控制电极，所述第二晶体管的所述栅极电极耦接到所述第二二极管的所述阴极；并且所述第二晶体管的所述源极电极、所述第二二极管的所述阳极以及所述源极端子彼此耦接，或者(1)和(2)两者。

5.根据权利要求1所述的电子器件，其中所述保护电路还包括：(1)第一晶体管，所述第一晶体管包括漏极电极、栅极电极和源极电极，其中：所述第一晶体管的所述漏极电极、所述第一晶体管的所述栅极电极以及所述保护开关的所述控制电极在第一节点处电连接，并且所述第一晶体管的所述源极电极和所述源极端子在第二节点处电连接；

(2)第二晶体管，所述第二晶体管包括漏极电极、栅极电极和源极电极，其中：所述第二晶体管的所述漏极电极和所述栅极端子在第三节点处电连接；并且所述第二晶体管的所述栅极电极、所述第二晶体管的所述源极电极以及所述保护开关的所述控制电极在第四节点处电连接，或者(1)和(2)两者。

6.根据权利要求1至5中任一项所述的电子器件，还包括：漏极端子；以及

电源开关，所述电源开关包括耦接到所述漏极端子的漏极电极、耦接到所述栅极端子的栅极电极以及耦接到所述源极端子的源极电极。

7.根据权利要求6所述的电子器件，其中所述电源开关具有VTH，并且所述保护电路被配置为使得当VGS大于VTH时所述保护开关导通。

8.根据权利要求7所述的电子器件，其中所述电源开关具有VGSMax，并且所述保护电路被配置为使得所述保护开关在VGS达到VGSMax之前导通。

9.根据权利要求6所述的电子器件，其中所述电源开关、所述保护开关、所述栅极区段内的第一晶体管结构以及所述源极区段内的第二晶体管结构具有彼此相差20％以内的阈值电压。

10.根据权利要求6所述的电子器件，其中所述电源开关和所述保护电路内的所有晶体管结构为高电子迁移率晶体管。

说明书

电子器件

技术领域

[0001] 本公开涉及电子器件，并且更具体地讲，涉及包括保护电路的电子器件。

背景技术

[0002] 当晶体管导通和关断时，晶体管可经历在晶体管导通或关断延长周期(处于稳态)时不存在的瞬态状况。由于有源区内存在pn结形式的二极管，所以硅基晶体管可承受一些瞬态状况。此类pn结可发生在漏极-本体界面、源极-本体界面处等。与硅基晶体管不同，高电子迁移率晶体管在有源区内不具有pn结。因此，高电子迁移率晶体管的瞬态过压或欠压状况可能需要使用保护电路，以解决此类状况。当保护电路处于导通状态时，此类保护电路可仅允许电流沿一个方向流过该保护电路或具有相对高的电流(即，显著高于二极管或晶体管的泄漏电流)。需要进一步改进以解决瞬态过压或过流状况。

发明内容

[0003] 本发明要解决的问题之一是克服或至少减少在瞬态过压或过流状况期间可能发生的对晶体管的严重不利影响。

[0004] 在一方面，提供了电子器件。所述电子器件可包括源极端子、栅极端子和保护电路。所述保护电路可包括：栅极区段，所述栅极区段包括第一电极和第二电极，其中所述栅极区段的所述第一电极耦接到所述栅极端子；源极区段，所述源极区段包括第一电极和第二电极，其中所述源极区段的所述第一电极耦接到所述源极端子；以及保护开关，所述保护开关包括控制电极、耦接到所述栅极端子的第一载流电极以及耦接到所述源极端子的第二载流电极。所述栅极区段的所述第二电极、所述源极区段的所述第二电极以及所述保护开关的所述控制电极可彼此耦接。

[0005] 在一个实施方案中，所述栅极区段包括第一二极管，所述第一二极管具有作为所述栅极区段的所述第二电极的阴极，并且所述源极区段包括第二二极管，所述第二二极管具有作为所述源极区段的所述第二电极的阴极。

[0006] 在特定实施方案中：

[0007] (1)所述第一二极管可包括第一栅极二极管，所述第一栅极二极管包括漏极电极、栅极电极和源极电极，其中所述第一栅极二极管的所述漏极电极和所述第一栅极二极管的所述栅极电极彼此耦接，并且所述第一栅极二极管的所述源极电极耦接到所述保护开关的所述控制电极，

[0008] (2)所述第二二极管可包括第二栅极二极管，所述第二栅极二极管包括漏极电极、栅极电极和源极电极，其中所述第二栅极二极管的所述漏极电极耦接到所述保护开关的所述控制电极，并且所述第二栅极二极管的所述栅极电极和所述第二栅极二极管的所述源极电极彼此耦接，或者

[0009] (1)和(2)两者。

[0010] 在另一个实施方案中：

[0011] (1)所述栅极区段可包括：第一晶体管，所述第一晶体管包括漏极电极、栅极电极和源极电极；以及第一二极管，所述第一二极管包括阴极和阳极，其中所述第一晶体管的所述漏极电极、所述第一二极管的所述阳极以及所述栅极端子彼此耦接，所述第一晶体管的所述栅极电极耦接到所述第一二极管的所述阴极，并且所述第一晶体管的所述漏极电极耦接到所述保护开关的所述控制电极，

[0012] (2)源极区段可包括：第二晶体管，所述第二晶体管包括漏极电极、栅极电极和源极电极；以及第二二极管，所述第二二极管包括阴极和阳极，其中所述第二晶体管的所述漏极电极耦接到所述保护开关的所述控制电极，所述第二晶体管的所述栅极电极耦接到所述第二二极管的所述阴极，并且所述第二晶体管的所述源极电极、所述第二二极管的所述阳极以及所述源极端子彼此耦接，或者

[0013] (1)和(2)两者。

[0014] 在又一个实施方案中，所述保护电路还可包括：

[0015] (1)第一晶体管，所述第一晶体管包括漏极电极、栅极电极和源极电极，其中所述第一晶体管的所述漏极电极、所述第一晶体管的所述栅极电极以及所述保护开关的所述控制电极在第一节点处电连接，并且所述第一晶体管的所述源极电极和所述源极端子在第二节点处电连接；

[0016] (2)第二晶体管，所述第二晶体管包括漏极电极、栅极电极和源极电极，其中所述第二晶体管的所述漏极电极和所述栅极端子在第三节点处电连接；并且所述第二晶体管的所述栅极电极、所述第二晶体管的所述源极电极以及所述保护开关的所述控制电极在第四节点处电连接，或者

[0017] (1)和(2)两者。

[0018] 在又一个实施方案中，所述电子器件还可包括漏极端子和电源开关，所述电源开关包括耦接到所述漏极端子的漏极电极、耦接到所述栅极端子的栅极电极以及耦接到所述源极端子的源极电极。

[0019] 在一个具体实施方案中，所述电源开关具有VTH，并且所述保护电路被配置为使得当VGS大于VTH时所述保护开关导通。

[0020] 在一个更具体实施方案中，所述电源开关具有VGSMax，并且所述保护电路被配置为使得所述保护开关在VGS达到VGSMax之前导通。

[0021] 在另一个具体实施方案中，所述电源开关、所述保护开关、所述栅极区段内的第一晶体管结构以及所述源极区段内的第二晶体管结构具有彼此相差20％以内的阈值电压。

[0022] 在又一个具体实施方案中，所述电源开关和所述保护电路内的所有晶体管结构为高电子迁移率晶体管。

[0023] 通过本发明实现的技术效果可包括用保护电路保护有源晶体管。所述保护电路可包括耦接到所述有源晶体管的栅极的栅极区段、耦接到所述有源晶体管的源极的源极区段以及耦接到所述有源晶体管的所述源极与所述栅极之间的保护开关。所述保护开关可在所述有源晶体管在开关操作或者过压或过流状况期间被不可逆转地损坏之前被导通。

附图说明

[0024] 在附图中以举例说明的方式示出实施方案，而实施方案并不受限于附图。

[0025] 图1包括根据一个实施方案的电路的示意图的描绘。

[0026] 图2包括根据图1的具体实施方案的电路的示意图的描绘。

[0027] 图3包括根据图1的具体实施方案的电子器件的电路的示意图和部分的剖视图的描绘。

[0028] 图4包括根据图1的另一个具体实施方案的电子器件的电路的示意图和部分的剖视图的描绘。

[0029] 图5包括根据图1的另一个具体实施方案的电子器件的电路的示意图和部分的剖视图的描绘。

[0030] 图6包括根据一个实施方案的保护电路的示意图的描绘。

[0031] 图7包括根据另一个实施方案的保护电路的示意图的描绘。

[0032] 图8包括保护开关的漏极电流随电子器件的栅极端子与源极端子之间的电压差变化的曲线图。

[0033] 图9包括根据一个实施方案的包括电源开关和保护电路的电子器件的布局的顶视图的图示。

[0034] 图10包括根据另一个实施方案的包括电源开关和保护电路的电子器件的布局的顶视图的图示。

[0035] 图11包括根据又一个实施方案的包括电源开关和保护电路的电子器件的布局的顶视图的图示。

[0036] 图12包括根据一个实施方案的在形成用于漏极电极和源极电极的导电构件之后的保护电路的布局的顶视图的图示。

[0037] 图13包括在形成用于栅极电极和局部互连件的导电构件之后图12中的保护电路的布局的顶视图的图示。

[0038] 图14包括在形成栅极互连件和源极端子之后图13中的保护电路的布局的顶视图的图示。

[0039] 图15包括根据另一个实施方案的保护电路的布局的顶视图的图示。

[0040] 图16包括根据又一个实施方案的保护电路的布局的顶视图的图示。

[0041] 图17包括根据再一个实施方案的保护电路的布局的顶视图的图示。

[0042] 图18包括根据再一个实施方案的保护电路的布局的顶视图的图示。

[0043] 技术人员认识到附图中的元件为了简明起见而示出，而未必按比例绘制。例如，附图中一些元件的尺寸可相对于其他元件放大，以有助于改善对本发明的实施方案的理解。

具体实施方式

[0044] 提供以下与附图相结合的说明以帮助理解本文所公开的教导。以下讨论将着重于该教导内容的具体实现方式和实施方案。提供该着重点以帮助描述所述教导内容，而不应被解释为对所述教导内容的范围或适用性的限制。然而，基于如本申请中所公开的教导内容，可以采用其他实施方案。

[0045] 术语“耦接”及其变型旨在意指电能从一个电子部件到另一个电子部件的传递。术语“电连接”及其变型是指不存在中间电路或电子部件的特定类型的耦接。例如，当沿着两个部件之间的电流路径不存在电路或另外的电子部件时，该两个电子部件彼此电连接。因此，相对于电连接，该两个部件的电极或端子在节点处电连接并且处于基本上相同的电压。

[0046] 术语“高电压”在提及层、结构或器件时，意指此类层、结构或器件可跨接此类层、结构或器件(例如，在处于关断状态的晶体管的源极电极与漏极电极之间)经受至少50V差值而不表现出介电击穿、雪崩击穿等。

[0047] 在电子器件的顶视图中，当处于导通状态时，有源区内的栅极电极的长度与电流的方向平行，并且该有源区内的该栅极电极的宽度垂直于该栅极电极的长度。如果晶体管结构包括多于一个栅极电极，则有效栅极宽度为晶体管的每个栅极电极的宽度之和。对于具有一个栅极电极的晶体管结构，该栅极电极的宽度与有效栅极宽度相同。栅极电极的延伸到有源区之外的任何部分不用于计算宽度。

[0048] 术语“正常操作”和“正常操作状态”是指这样的条件，即电子部件或器件被设计成在这种条件下操作。条件可从数据表或关于电压、电流、电容、电阻或其他电参数的其他信息获得。因此，正常操作不包括在电子部件或器件的设计极限之外对其进行操作。

[0049] 术语“稳态”旨在意指其中参数在相对时间段(诸如第二时间段或更长时间)内不改变或可不显著改变的状态。术语“瞬态”旨在意指其中一个或多个参数在相对短的时间段(诸如小于一秒，并且可小于0.1s)内显著改变的状态。例如，静电放电事件或紧接在晶体管或其他开关导通或关断之后可使得一个或多个器件从稳态变为瞬态。

[0050] 术语“VGS”是指电路的栅极端子与源极端子之间的电压，其中该栅极端子和源极端子从电路外部提供电连接。

[0051] 族编号对应于基于2016年11月28日版IUPAC元素周期表的元素周期表中的列。

[0052] 为了附图的清晰，器件结构的某些区域诸如掺杂区域或介电区域可被示为具有大致直线的边缘和精确角度的拐角。然而，本领域的技术人员理解，由于掺杂物的扩散和激活或层的形成，此类区域的边缘通常可不为直线并且拐角可不具有精确角度。

[0053] 术语“在…上”、“覆盖在上面”和“在…上方”可用于指示两种或更多种元件彼此直接物理接触。与“在…上”不同，“覆盖在上面”和“在…上方”还可意指两种或更多种元件彼此不直接接触。例如，“在…上方”可意指一种元件在另一种元件之上，但元件彼此不接触并且可在这两种元件之间具有另一种或多种元件。

[0054] 术语“包含”、“含有”、“包括”、“具有”或其任何其他变化形式旨在涵盖非排他性的包括。例如，包括一系列特征的方法、制品或设备不一定仅限于那些特征，而是可以包括未明确地列出的或此类方法、制品或设备固有的其他特征。另外，除非相反地明确地规定，否则“或”是指包括性的或，而不是排他性的或。例如，条件A或B由以下任一项满足：A为真(或存在)而B为假(或不存在)，A为假(或不存在)而B为真(或存在)，以及A和B均为真(或存在)。

[0055] 另外，使用“一个”或“一种”来描述本文所述的元件和部件。这仅仅是为了方便，并且给出本发明的范围的一般含义。该描述应被视为包括一个(种)、至少一个(种)，或单数形式也包括复数形式，反之亦然，除非明确有相反的含义。例如，当本文描述单项时，可以使用多于一项来代替单项。类似地，在本文描述多于一项的情况下，可用单项替代所述多于一项。

[0056] 词语“约”、“大约”或“基本上”的使用旨在意指参数的值接近于规定值或位置。然而，细微差值可防止值或位置完全如所规定的那样。因此，从完全如所述的理想目标来看，针对值至多百分之十(10％)(以及针对半导体掺杂浓度至多百分之二十(20％))的差值为合理差值。

[0057] 除非另外定义，否则本文所用的所有技术和科学术语具有与本发明所属领域的普通技术人员通常理解的含义相同的含义。材料、方法和示例仅为示例性的，而无意进行限制。在本文未描述的情况下，关于具体材料和加工动作的许多细节是常规的，并且可在半导体和电子领域中的教科书和其他来源中找到。

[0058] 电子器件可包括保护电路，该保护电路包括保护开关和耦接到电源开关的控制电极的一个或多个电子部件。保护电路可与电子电路内的另一个部件(诸如电源开关)结合使用。当保护开关导通时，流过保护电路的基本上所有电流都流过该保护开关。因此，保护电路内的其他电子部件可显著小于保护开关。

[0059] 保护电路可被设计成允许双向电流，使得保护电路可在电子器件的正常工作范围之外的正电压或负电压下导通。因此，在电子器件的正常操作期间，没有显著的电流流过保护电路。保护电路可有助于从静电事件或可导致电子器件的端子之间的电压差变得过高或过低的其他类似状况耗散电荷。保护电路可被定制以允许特定电压在端子之间的电压差达到某一点之前导通保护电路，在该点处，该电压差会对要受电子器件内的保护电路保护的部件(诸如电源开关)造成损坏。

[0060] 在一个实施方案中，保护电路不需要电阻器，该电阻器电连接到保护开关的控制电极和用于保护电路的端子中的一个端子。然而，可在保护电路中内部使用一个或多个电阻器。可使用许多不同的布局，并且因此，设计者可使用满足特定应用期望需求的特定布局。保护电路非常适合于保护高电子迁移率晶体管(HEMT)或非硅基晶体管的另一种晶体管。在一个实施方案中，保护电路可在不添加任何处理步骤的情况下实现。

[0061] 在一个方面，电子器件可包括源极端子、栅极端子和保护电路。所述保护电路可包括：栅极区段，所述栅极区段包括第一电极和第二电极，其中所述栅极区段的所述第一电极耦接到所述栅极端子；源极区段，所述源极区段包括第一电极和第二电极，其中所述源极区段的所述第一电极耦接到所述源极端子；以及保护开关，所述保护开关包括控制电极、耦接到所述栅极端子的第一载流电极以及耦接到所述源极端子的第二载流电极。所述栅极区段的所述第二电极、所述源极区段的所述第二电极以及所述保护开关的所述控制电极可彼此耦接。

[0062] 图1包括对包括电源开关122和保护电路140的电子器件100的电路图的描绘。电源开关122的载流电极耦接到漏极端子102，电源开关122的控制端子耦接到栅极端子104，并且电源开关122的另一个载流电极耦接到源极端子106。在如图所示的实施方案中，电源开关122为晶体管，其中该晶体管的漏极电极耦接到漏极端子102，该晶体管的栅极电极耦接到栅极端子104，并且该晶体管的源极电极耦接到源极端子106。在正常操作期间，可通过为电路100施加高于电源开关122的阈值电压(VTH)的足够VGS来导通电源开关122，并且电流通过电源开关122从漏极端子102流动到源极端子106。无论电源开关122是处于导通状态还是关断状态，在电子器件100的正常操作期间都没有显著的电流流过保护电路140。

[0063] 在一个具体实施方案中，电源开关122不具有任何掺杂区域，并且因此可与硅基器件一起使用的静电放电结构或部件可能无法与电子器件100一起使用。在一个具体实施方案中，电源开关122为HEMT。

[0064] 当VGS变得过高或过低时，保护电路140有助于降低电源开关122将被损坏的可能性。电源开关122可具有电源开关122在电源开关122被损坏之前可经受的最大推荐VGS(VGSMax)和最小推荐VGS(VGSMin)。因此，VGS不应高于VGSMax并且不应低于VGSMin。VGSMax和VGSMin的绝对值可以相同或不同。例如，在一个实施方案中，VGSMax可为7.5V，并且VGSMin可为-7.5V，并且在另一个实施方案中，VGSMax可为7.5V，并且VGSMin可为-10.0V。因此，保护电路140可被设计成当VGS显著大于电源开关122的VTH时并且在VGS达到电源开关122的VGSMax或VGSMin之前导通栅极端子104和源极端子106并使电流在该栅极端子和该源极端子之间流动。

[0065] 在如图1所示的实施方案中，保护电路140包括保护开关142、栅极区段144和源极区段146。当VGS足够高于电源开关122的VTH(在本文中称为正向偏压条件)时，栅极区段144可提供足够在VGS达到VGSMax之前导通保护开关142的电压。源极区段146可被设计为防止显著的电流流过栅极区段144到达源极节点206。当VGS足够小于0V(在本文中称为反向偏压条件)时，源极区段146可提供足够在VGS达到VGSMin之前导通保护开关142的电压。栅极区段144可被设计成防止显著的电流流过源极区段146到达栅极节点204。

[0066] 在一个实施方案中，保护开关142可为具有一对载流电极和控制电极的晶体管。晶体管142的更靠近栅极节点204的载流电极可为正向偏压条件期间的漏极电极和反向偏压条件期间的源极电极。因此，此类载流电极将被称为D/S电极。晶体管142的更靠近源极节点206的另一个载流电极可为正向偏压条件期间的源极电极和反向偏压条件期间的漏极电极。因此，此类载流电极也将被称为S/D电极。如图1的实施方案所示，保护开关142的D/S电极耦接到栅极端子104，保护开关142的S/D电极耦接到源极端子106。

[0067] 一个或多个部件在栅极区段144和源极区段146中的每一者内。栅极区段144和源极区段146内的部件的数量可以相同或不同。栅极区段144具有耦接到栅极端子104的电极和耦接到保护开关142的控制电极的另一个电极。源极区段146具有耦接到保护开关142的控制电极的电极和耦接到源极端子106的另一个电极。在一个具体实施方案中，栅极端子104、保护开关142的D/S电极以及栅极区段144的电极中的一个电极在栅极节点204处彼此电连接；栅极区段144的另一个电极、保护开关142的控制电极以及源极区段146的电极中的一个电极在节点222处彼此电连接；并且源极区段146的另一个电极、保护开关142的S/D电极以及源极端子106在源极节点206处彼此电连接。

[0068] 图2包括保护电路140的实施方案，其中栅极区段144包括一组二极管，并且源极区段146包括另一组二极管。与源极区段146相比，栅极区段144可具有相同数量或不同数量的二极管。在另一个实施方案中，栅极区段144和源极区段146中的每一者可具有少于三个二极管。在如图2所示的实施方案中，栅极区段144可包括二极管242、244和24x。源极区段146可包括二极管262、264和26y。

[0069] 参见栅极区段144，二极管242的阳极耦接到栅极节点204和保护开关142的D/S电极，二极管242的阴极耦接到二极管244的阳极，二极管244的阴极耦接到二极管24x的阳极，并且二极管24x的阴极耦接到节点222。参见源极区段146，二极管26y的阴极耦接到节点222，二极管26y的阳极耦接到二极管264的阴极，二极管264的阳极耦接到二极管262的阴极，并且二极管262的阳极耦接到源极节点206。在保护电路140的正向偏压期间，栅极区段
144内的二极管可提供导通保护开关142的电压，并且源极区段146内的二极管不允许显著的电流流过源极区段146。在保护电路140的反向偏压期间，源极区段146内的二极管可提供导通保护开关142的电压，并且栅极区段144内的二极管不允许显著的电流流过栅极区段
144。因此，过量的电荷可通过保护开关142来耗散。保护电路140被设计成使得电流不会同时流过栅极区段144和源极区段146两者。

[0070] 图3包括保护电路140的具体实施方案的电路图和电子器件内的示例性、非限制性电子部件的剖视图。这些剖视图示出了可如何使用物理结构来实现电子器件100。图3的右侧附近的剖视图示出了可与保护电路140一起使用的示例性电源开关122。

[0071] 在该实施方案中，图3中的栅极二极管用于如图2所示的二极管。对于栅极区段144，栅极二极管342、344和346中的每一者使其漏极电极和栅极电极彼此电连接。对于源极区段146，栅极二极管362、364和366中的每一者使其源极电极和栅极电极彼此电连接。参见栅极区段144，栅极二极管342的漏极电极和栅极电极以及保护开关142的D/S电极彼此耦接，栅极二极管342的源极电极耦接到栅极二极管344的漏极电极和栅极电极，栅极二极管
344的源极电极耦接到栅极二极管346的漏极电极和栅极电极，并且栅极二极管346的源极电极耦接到节点222。参见源极区段146，栅极二极管366的漏极电极耦接到节点222，栅极二极管366的栅极电极和源极电极耦接到栅极二极管364的漏极电极，栅极二极管364的栅极电极和源极电极耦接到栅极二极管362的漏极电极，并且栅极二极管362的栅极电极和源极电极耦接到保护开关142的S/D电极。

[0072] 在一个具体实施方案中，耦接可以是以电连接的形式。例如，栅极二极管342的漏极电极和栅极电极、保护开关142的D/S电极以及栅极端子104可在栅极节点204处彼此电连接；栅极二极管346的源极电极、栅极二极管366的漏极电极以及保护开关142的控制电极可在节点222处彼此电连接；并且栅极二极管362的栅极电极和源极电极、保护开关142的S/D电极以及源极端子106可在源极节点206处彼此电连接。

[0073] 在如图3所示的实施方案中，所有晶体管结构可为HEMT。电源开关122和保护开关142被配置成充当晶体管，并且其他晶体管结构被配置成充当二极管，并且具体地讲，为栅极二极管342、344、346、362、364和366。电源开关122可占据电子器件的有源区域的至少
75％或至少80％。保护电路140可占据电子器件的有源区域的至多25％或至多20％。在一个实施方案中，电源开关122可占据电子器件的有源区域的至多90％，并且保护电路140可占据电子器件的有源区域的至少10％。本段所述的区域覆盖范围旨在为示例性的，并且因此有源区域的百分比可小于或大于所述的那些。

[0074] 晶体管结构的不同尺寸在图3至图5中绘出，以示出晶体管结构的相对尺寸。技术人员将理解，对于图3至图5中的晶体管结构，基底及其覆盖层的厚度是相同的。因此，在阅读本说明书之后，技术人员将理解，不同的尺寸反映晶体管结构的不同区域(如从顶视图所见)。电源开关122基本上大于保护电路140内的晶体管结构。在一个实施方案中，保护开关142的有效栅极宽度可在电源开关122的有效栅极宽度的10％至20％的范围内。在另一个实施方案中，栅极二极管342、344、346、362、364和366中的每一者的晶体管结构的有效栅极宽度在电源开关122的有效栅极宽度的0.1％至1.0％的范围内。在又一个实施方案中，保护电路140内的晶体管结构的有效栅极宽度可以在给定的范围之外。有效栅极宽度的实际值可取决于流过电源开关122和保护开关142的电流的量。

[0075] 用于形成图3所示的晶体管结构的层可相同或几乎相同。虽然下面的描述针对HEMT结构，但本文的概念可应用于不具有形成在沟道区与掺杂源极区和掺杂漏极区中的任一者或两者之间的二极管的其他晶体管结构，诸如利用硅基晶体管技术。下面是可用于晶体管结构的一些层和材料。

[0076] 如图3所示的晶体管结构可包括基底410、成核层420、缓冲层422、沟道层424和阻挡层426。基底410可包含硅、蓝宝石(单晶Al2O-3)、碳化硅(SiC)、氮化铝(AlN)、氧化镓(Ga2O3)、尖晶石(MgAl2O4)、另一种合适的基本上单晶的材料等。在一个实施方案中，基底410可为单晶硅晶片或单晶III-V晶片。可根据上面覆盖层的组成来选择沿着主表面的具体材料和晶体取向。在一个实施方案中，用于图3所示的所有晶体管结构的基底410电连接到源极端子106。

[0077] 成核层420、缓冲层422、沟道层424和阻挡层426中的每一者可包含III-N材料，并且在具体实施方案中可包含AlxGa(1-x)N，其中0≤x≤1。在一个实施方案中，成核层420可有助于从基底410中的晶体基质到覆盖层的晶体基质的转变。在一个具体实施方案中，成核层420包含AlN。缓冲层422的组成可取决于沟道层424的组成。缓冲层422的组成可随厚度变化，使得缓冲层422越靠近基底410其铝含量相对越高，并且越靠近沟道层424其镓含量相对越高。在一个具体实施方案中，靠近基底410的缓冲层422中的阳离子(金属原子)含量可为
10原子％至100原子％的Al，其余为Ga，并且靠近沟道层424的缓冲层422中的阳离子含量可为0原子％至50原子％的Al，其余为Ga。缓冲层422可具有在约1微米至5微米的范围内的厚度。

[0078] 沟道层424可包含AlyGa(1-y)N，其中0≤y≤0.1，并且具有在约20nm至4000nm的范围内的厚度。沟道层424和阻挡层426可形成异质结，其中可形成二维电子气(2DEG)。在一个实施方案中，阻挡层426包含III-V材料。在一个具体实施方案中，阻挡层426可包含AlzGa(1-z)N，其中0.02≤z≤0.5，并且在另外的实施方案中，0.11≤z≤0.3。与沟道层424相比，阻挡层426可具有更高含量的Al。阻挡层426可具有在约2nm至40nm的范围内的厚度。在另一个实施方案中，阻挡层426可具有至少6nm的厚度以更好地确保阻挡层426在沟道层424上方是连续的。在另一个实施方案中，阻挡层426可具有至多25nm的厚度以保持导通状态电阻相对低。

[0079] 沟道层424和阻挡层426中的每一者可以是未掺杂的或无意掺杂的。由于在层424和426的形成期间涉及前体的反应，可能发生无意的掺杂。在一个具体实施方案中，当使用金属有机化学气相沉积(MOCVD)来形成沟道层424和阻挡层426时，受体可包含来自源气体(例如，Ga(CH3)3)的碳。因此，随着层424和426的生长，一些碳可能变得被掺入，并且此类碳可导致无意的掺杂。碳含量可以通过控制沉积条件诸如沉积温度和流速来控制。在一个实施方案中，沟道层424和阻挡层426中的每一者具有大于0且小于1×1014个原子/cm3或小于1×1015个原子/cm3的载体杂质浓度，并且在另一个实施方案中，至多1×1016个原子/cm3。在又一个实施方案中，无意掺杂的载体杂质浓度在1×1013个原子/cm3至1×1016个原子/cm3的范围内。

[0080] 覆盖在基底410上面的层可使用外延生长技术形成，并且因此沟道层424和阻挡层426以及缓冲层422的至少一部分可以是单晶的。在一个具体实施方案中，覆盖在基底410上面的层可使用金属有机化学气相沉积来形成。在另一个实施方案中，可使用成核层420的不同组成，例如InAlGaN、InP等。

[0081] 在一个具体实施方案中，电源开关122、保护开关142以及栅极二极管342、344、346、362、364和366的晶体管结构可以是增强型晶体管。栅极结构可包括栅极电极，这些栅极电极包括p型半导体材料并且可具有与沟道层424相同的半导体材料。例如，栅极电极和沟道层424可包含GaN，但与沟道层424相比，这些栅极电极将具有更高的掺杂物浓度。在另一个实施方案中，栅极结构可包括包含金属或金属合金的栅极介电层和栅极电极。栅极介电层和栅极电极中的每一者可包含一个或多个膜。相对于漏极电极和源极电极更详细地描述了金属或金属合金栅极电极。

[0082] 可形成一个或多个互连层面，其中每个互连层面包括图案化层间介电(ILD)层和图案化导电层。如图3所示，电源开关122可具有五个互连层面，并且保护电路140内的晶体管结构可具有三个互连层面。电源开关122具有更多的互连层面，以允许形成在电源开关122的正常操作期间控制电场的场板。电源开关122可为功率晶体管，并且在一个实施方案中，具有在50V至650V的范围内的额定电压。在另一个实施方案中，该额定电压可高于或低于前述值。因为保护电路140耦接到栅极端子104和源极端子106并且未电连接到漏极端子
102，所以保护电路140中的晶体管结构可暴露于的电压较小。因此，保护电路140中的晶体管结构不需要场板与电源开关122的场板一样复杂。

[0083] 每个ILD层可形成在阻挡层426上方，并且包括单个膜或多个膜。该单个膜或这些膜中的每一个都可包含氧化物、氮化物或氮氧化物。每个ILD层可具有在20nm至500nm的范围内的厚度。每个导电层形成在其对应的ILD层上方。导电层可包括单个膜或多个膜。在一个实施方案中，导电层可以包括粘合膜和阻挡膜。这种膜可以包含Ta、TaSi、Ti、TiW、TiSi、TiN等。导电层可还包括导电体膜。体膜可以包含Al、Cu或另一种材料，其比导电层内的其他膜更导电。在一个实施方案中，体膜可包含至少90重量％的Al或Cu。体膜可具有至少与导电层内的其他膜一样厚的厚度。在一个实施方案中，体膜的厚度在20nm至900nm的范围内，并且在一个更具体实施方案中，在50nm至500nm的范围内。在每个ILD层或每个导电层中可使用更多或更少的膜。

[0084] 在如图3所示的实施方案中，电源开关122包括漏极结构1222、栅极结构1224和源极结构1226。保护开关142包括D/S结构1422、栅极结构1424和S/D结构1426。栅极二极管342、344、346、362、364和366中的每一者的晶体管结构包括源极结构、栅极结构和漏极结构。漏极、栅极、源极、D/S和S/D结构中的每一者包括图案化导电层中的一个或多个层，并且在每个结构(例如，漏极结构、源极结构等)内，图案化导电层的最靠近沟道层424的部分是其对应结构的电极(例如，漏极电极、源极电极等)。所有漏极、栅极、源极、D/S和S/D结构包括场板，但在另选的实施方案中，场板可能不在保护电路140内使用。在附图中，绝缘层460是图案化ILD层的复合物。

[0085] 图4包括根据另选的实施方案的工件的部分的剖视图。将两个附加晶体管添加到保护电路140。虽然保护电路140具有更多的部件，但保护电路的总体尺寸可以更小，因为栅极二极管可以更小。保护电路140的栅极区段包括晶体管552和栅极二极管542、544和546，并且保护电路140的源极区段包括晶体管572和栅极二极管562、564和566。

[0086] 晶体管552包括耦接到栅极端子104的漏极电极，以及耦接到保护开关142的控制电极的源极电极。晶体管572包括耦接到保护开关142的控制电极的漏极电极，以及耦接到源极端子106的源极电极。在一个实施方案中，保护开关142的控制电极、晶体管552的源极电极以及晶体管572的漏极电极在节点522处彼此电连接。

[0087] 栅极二极管542、544和546具有如先前相对于栅极二极管342、344和346所述的所有耦接和电连接，不同的是栅极二极管546的源极电极耦接到晶体管552的栅极电极。栅极二极管562、564和566具有如先前相对于栅极二极管362、364和366所述的所有耦接和电连接，不同的是栅极二极管566的漏极电极耦接到晶体管572的栅极电极。

[0088] 图5包括与相对于图4所示和所述的实施方案类似的另一个实施方案。在图5中，电阻器642和662耦接到其对应的一组栅极二极管与节点622之间。电阻器642和662通过为泄漏或关断状态电流提供附加的电流路径来有助于使静止状态下的电路保护操作稳定。电阻器642和644可具有高千欧姆至几百兆欧的值。在一个实施方案中，电阻器642的一个端子耦接到栅极二极管546的源极电极和晶体管552的栅极电极，并且电阻器642的另一个端子耦接到保护开关142的控制电极。电阻器662的一个端子耦接到栅极二极管566的漏极电极和晶体管572的栅极电极，并且电阻器662的另一个端子耦接到保护开关142的控制电极。在一个具体实施方案中，电阻器642的端子中的一个端子、电阻器662的端子中的一个端子、晶体管562的源极电极、晶体管572的漏极电极以及保护开关142的控制电极在节点622处彼此电连接。

[0089] 在实施方案中，如图2至图5所示，当保护电路140处于稳定状态并且栅极-源极电流相对高(>0.01mA/mm)时，保护电路140在正向偏压方向上的VTH将为保护开关142以及栅极节点与保护开关142的控制电极之间的所有晶体管结构中的每一者的VTH之和。参见图2和图3，保护电路140在正向偏压方向上的VTH将为栅极二极管342、344、346与保护开关142的VTH之和。保护电路140在反向偏压方向上的VTH将为保护开关142以及源极节点与保护开关142的控制电极之间的所有晶体管结构中的每一者的VTH之负和。参见图2和图3，保护电路140在反向偏压方向上的VTH将为栅极二极管362、364、366以及保护开关142的VTH之负和。当保护电路140处于稳定状态并且栅极-源极电流相对低(<0.01mA/mm)时，节点222处的电压接近零并且保护电路未被激活。当保护电路140处于瞬态时，节点222中的电压主要受栅极区段
144与源极区段146之间的电容分压器控制。当节点222处的电压为至少保护开关142的VTH时，保护电路140导通。

[0090] 在一个实施方案中，电源开关122和保护电路140内的晶体管结构中的每个晶体管结构都可被设计成具有基本上相同的VTH。因此，保护电路140可具有基本上为VTH的整数倍的VTH。例如，电源开关122可具有约1.5V的VTH。栅极二极管342、344、346、362、364、366和保护开关142中的每一者可具有约1.5V的VTH。利用此类设计，保护电路140的VTH可具有在正向偏压方向上约6.0V的VTH以及在反向偏压方向上约-6.0V的VTH。在另一个实施方案中，保护电路140内的任何一个或多个晶体管结构可具有与电源开关122或保护电路140内的另一个晶体管结构的VTH显著不同的VTH。

[0091] 图6包括与图3中的保护电路140类似的保护电路740。图6所示的实施方案包括保护电路740中的栅极二极管742和762。栅极二极管742和762可在具有相对低栅极电流源的HEMT的稳定状态下实现电路保护。这些栅极二极管允许小于通过保护开关142中的栅极-源极的电流路径的电阻的电流路径。这应允许在节点222处建立大于0V的电压。在图6中，正向偏压电流路径(用箭头752示出)包括栅极二极管342、344、346和742，并且反向偏压电流路径(用箭头772示出)包括栅极二极管362、364、366和762。栅极二极管742和762可有助于形成用于正向偏压电流路径和反向偏压电流路径的分压器。栅极二极管742和762中的每一者可具有可与保护开关142的VTH相同、更低或更高的VTH。栅极二极管342、344、346和742沿着正向偏压电流路径布置，并且栅极二极管362、364、366和762沿着反向偏压电流路径布置。当正向偏压时，节点722处的电压将为：

[0092] V722＝VGS×(RDG742/(RDG342+RDG344+RDG346+RDG742))，其中：

[0093] V722为节点722处的电压，并且

[0094] RDGxxx为当栅极二极管xxx处于其导通状态时通过栅极二极管xxx的电阻。

[0095] 当反向偏压时，节点722处的电压将为：

[0096] V722＝VGS×(RDG762/(RDG362+RDG364+RDG366+RDG762))。

[0097] 栅极二极管742包括耦接到保护开关142的电极的漏极电极和栅极电极，以及耦接到源极端子106的源极电极。栅极二极管762包括耦接到栅极端子104的漏极电极，以及耦接到保护开关142的控制电极的栅极电极和源极电极。在一个具体实施方案中，栅极二极管762的栅极电极和源极电极、栅极二极管346的源极电极、栅极二极管742的漏极电极和栅极电极、栅极二极管366的漏极电极以及保护开关142的控制电极在节点722处彼此电连接。图
6还包括栅极节点704和源极节点706，其分别起到与栅极节点204和源极节点206(在图3中)相同的目的。

[0098] 图7包括与图4中的保护电路140类似的保护电路840，并且还包括分别与图6中的栅极二极管742和762类似的栅极二极管842和862。栅极二极管842包括耦接到保护开关142的控制电极的漏极电极和栅极电极，以及耦接到源极端子106的源极电极。栅极二极管862包括耦接到栅极端子104的漏极电极，以及耦接到保护开关142的控制电极的栅极电极和源极电极。在一个具体实施方案中，晶体管552的源极电极、栅极二极管842的漏极电极和栅极电极、栅极二极管862的栅极电极和源极电极、晶体管572的漏极电极以及保护开关142的控制电极在节点822处彼此电连接。图7还包括栅极节点804和源极节点806，其分别起到与栅极节点204和源极节点206(在图3中)相同的目的。

[0099] 前述电路可用于允许保护电路140在VGS显著偏离电子器件正常操作期间的VGS时导通。此类情况可发生在静电放电事件或其他类似的过压或欠压事件期间。例如，电子器件可在电源开关122处于关断状态时具有0V的VGS，并且在电源开关122处于导通状态时其可为5V。当导通和关断电源开关122时，由于电压过冲，VGS在正常操作状态下可在-2V至5.5V的范围内。因此，保护电路140可被设计成使得当VGS在-2V至5.5V的范围内时，保护开关142不导通。在一个具体实施方案中，当VGS显著高于5.5V以及当VGS显著低于-2V时，保护电路140可以导通。

[0100] 图8包括根据一个实施方案的保护开关142的漏极电流(IDS)随VGS变化的曲线图。IDS和VGS的轴在0A且0V处相交。当Vgs处于以及接近0V时，不存在显著的电流流过保护开关
142。当VGS变得足够高，诸如约6V至约8V时，保护开关142导通，并且电流从栅极端子104流过保护开关142并且流到源极端子106。与许多常规电路不同，保护电路140也允许电流反向流动。当VGS变得足够低，诸如约-6V至约-8V时，保护开关142导通，并且电流从源极端子106流过保护开关142并且流到栅极端子104。因此，保护电路140允许双向电流流动，并且在电子器件的正常操作期间可不导通。

[0101] 对应于图8的实施方案示出了具有对称操作的保护电路140，也就是说，正向偏压条件下的|VTH|与反向偏压条件下的|VTH|基本上相同。在另一个实施方案中，正向偏压的|VTH|和反向偏压的|VTH|可显著不同。例如，在电源开关122可能发生显著损坏风险之前，电源开关122能够经受高达+8V或低至-12V的VGS。保护电路140可被设计成使得当VGS为6V或更高时，保护开关142在正向偏压方向上导通，并且当VGS为-9V或更低时，该保护开关在反向偏压方向上导通。

[0102] 如前所述，许多不同的布局可与电路一起使用。提供了一些示例性、非限制性的实施方案以证明可基于对特定应用的需求或期望来选择特定的物理设计。相对于图3中的电子器件描述了这些设计。在阅读完本说明书全文后，技术人员将能够调整相对于图4至图7中所述的其他保护电路所示和所述的电子实施方案的设计。

[0103] 图9包括电子器件的顶视图，以提供对电源开关122和保护电路140的位置和尺寸的更好理解。电子器件具有靠近图9的顶部的外围侧面982、与外围侧面982相反且基本上平行于该外围侧面的外围侧面984、靠近图9的左侧的外围侧面986，以及与外围侧面986相反且基本上平行于该外围侧面的外围侧面988。侧面982和984基本上垂直于侧面986和988。外围侧面986相比于保护电路140更靠近电源开关122，并且外围侧面988相比于电源开关122更靠近保护电路140。电源开关122的有源区处于漏极端子102与源极端子106之间。保护电路140内的晶体管结构的有源区处于漏极端子102与栅极流道944之间。

[0104] 电源开关122包括电连接到漏极端子102的漏极电极922、经由栅极流道944电连接到栅极端子104的栅极电极924，以及电连接到源极端子106的源极电极926。参见图3和图9，源极端子106的一部分在保护电路140上方延伸并且与保护开关142的S/D电极以及栅极二极管362的源极电极进行电连接。栅极互连件946在保护电路140上方延伸并且与保护开关142的D/S电极、栅极二极管342的漏极电极以及栅极流道944进行电连接。稍后在本说明书中提供了关于保护电路140的特定布局和电连接的细节。

[0105] 图10包括另选的实施方案的布局。在如图10所示的实施方案中，栅极端子104被拉离外围侧面988，并且保护电路140朝向外围侧面982延伸。该布局可允许保护开关142比图9所示的实施方案更快地耗散电荷。因此，图10中的布局可允许更多电流流过电源开关122。图11类似于图10；然而，左侧栅极端子104(图10中)被移除。保留右侧栅极端子104。

[0106] 图12至图14包括根据一个实施方案的保护电路140的顶视图。图12至图14相对于图3所示和所述的部件进行描述。图12包括在形成对应于晶体管结构的漏极电极和源极电极的导电构件之后的图示。具体地讲，导电构件1222是用于保护开关142的D/S电极，并且导电构件1226是用于保护开关142的S/D电极。

[0107] 参见图3和图12，导电构件1242、1244、1246和1248与保护电路140的栅极区段相关联。具体地讲，导电构件1242是栅极二极管342的漏极电极，导电构件1244是栅极二极管342的源极电极并且是栅极二极管344的漏极，导电构件1246是栅极二极管344的源极电极并且是栅极二极管346的漏极，并且导电构件1248是栅极二极管346的源极电极。

[0108] 参见图3和图12，导电构件1262、1264、1266和1268与保护电路140的源极区段相关联。具体地讲，导电构件1262是栅极二极管362的源极电极，导电构件1264是栅极二极管362的漏极电极并且是栅极二极管364的源极，导电构件1266是栅极二极管364的漏极电极并且是栅极二极管366的源极，并且导电构件1268是栅极二极管366的漏极电极。

[0109] 图13包括在形成对应于晶体管结构的栅极电极并且互连到保护电路140的其他部分的导电构件之后的图示。具体地讲，导电构件1324包括导电构件1222与1226之间的栅极电极部分，其中栅极电极部分是用于保护开关142的栅极电极。导电构件1324的另一部分是局部互连件，该局部互连件将栅极电极部分彼此连接并且连接到分别为栅极二极管346的源极以及栅极二极管366的漏极的导电构件1248和1268。

[0110] 参见图3和图13，导电构件1342、1344和1346与保护电路140的栅极区段相关联。具体地讲，导电构件1342是栅极二极管342的栅极电极并且接触导电构件1242，导电构件1344是栅极二极管344的栅极电极并且接触导电构件1244，并且导电构件1346是栅极二极管346的栅极电极并且接触导电构件1246。

[0111] 参见图3和图13，导电构件1362、1364和1366与保护电路140的源极区段相关联。具体地讲，导电构件1362是栅极二极管362的栅极电极并且接触导电构件1262，导电构件1364是栅极二极管364的栅极电极并且接触导电构件1264，并且导电构件1366是栅极二极管366的栅极电极并且接触导电构件1266。

[0112] 图14包括在已形成并图案化ILD层以限定接触开口并且随后形成源极端子106和栅极互连件946之后的图示。源极端子106与其下面的导电构件中的一些导电构件之间的接触以及栅极互连件946与其下面的导电构件中的一些导电构件之间的接触以点示出。在如图所示的实施方案中，栅极互连件946接触导电构件1222(保护开关142的D/S电极)和导电构件1242(栅极二极管342的漏极电极)。源极端子106接触导电构件1226(保护开关142的S/D电极)和导电构件1262(栅极二极管362的源极电极)。

[0113] 以相对比较而言的方式(与下文所述的替代布局相比)，图14中的布局是最容易实现的。在如图14所示的布局中，导电构件的部分是保护电路140内的漏极电极、D/S电极、源极电极、S/D电极和栅极电极，它们基本上平行于电源开关122(图9至图11)的漏极电极922、栅极电极924和源极电极926。在图14至图18中，源极端子106与其下面的部件中的一些部件之间的接触以及栅极互连件946与其下面的部件中的一些部件之间的接触以点示出。

[0114] 图15至图18示出了保护电路140的布局的另选实施方案。与图14相比，它们中的每一者相对比较而言更复杂；然而，与图14所示的布局相比，每一者可提供性能差异。图15具有相对于图12和图13所述的相同导电构件。源极端子106和栅极互连件946具有可允许通过保护电路140的电流路径中的较低电阻的不同形状。

[0115] 图16至图18包括其中改变布局的另选实施方案。HEMT中的电特性有时表现出对布局取向的依赖性。因此，图16、图17和图18中的布局允许在保护电路器件和受保护器件中的不同布局取向。这可允许对不同的VTH值进行调节，以便获得针对保护电路的更高优化。

[0116] 图16包括一种布局，其中导电构件的部分是保护电路140内的漏极电极、D/S电极、源极电极、S/D电极和栅极电极，它们基本上垂直于电源开关122的漏极电极922、栅极电极924和源极电极926(图9至图11)。此类布局可简化栅极互连件946的形状。图17包括一种布局，其中导电构件是保护开关142内的D/S电极、S/D电极和栅极电极，这些电极基本上垂直于保护电路内的栅极二极管的漏极电极、栅极电极和源极电极的导电构件。图18结合了前述布局中看到的优点，并且包括保护电路140内的栅极二极管的更复杂的布局。与图17相比，图18中的布局可为保护开关142提供较多的有源区域，并且为栅极二极管提供较少的有源区域。与图17相比，对于图18的布局，流过保护电路140的电流可以更大。

[0117] 在阅读本专利申请全文之后，技术人员将理解，电子器件的许多其他布局都是可能的。这些布局可被定制为满足特定应用的需求或期望。因此，如图所示和所述的这些布局将被认为是示例性的。

[0118] 保护电路可包括保护开关和耦接到该保护开关的控制电极的其他电子部件。当保护开关导通时，流过保护电路的基本上所有电流都流过该保护开关。因此，其他电子部件可显著小于保护开关。

[0119] 保护电路可被设计成允许双向电流，使得保护电路可在电子器件的正常工作范围之外的正电压或负电压下导通。保护电路可有助于从静电事件或其他过压或欠压事件耗散电荷，这可导致电子器件的端子之间的电压差变得过高或过低。在一个实施方案中，保护电路不需要电阻器，该电阻器电连接到保护开关的控制电极和用于保护电路的端子中的一个端子。在具体实施方案中，可使用如本文所述的保护电路；然而，二极管或晶体管可用于此类内部电阻器与栅极端子104或源极端子106中的任一者之间。保护电路可被定制为允许特定电压以导通该保护电路。可使用许多不同的布局，并且因此，设计者可确定满足特定应用期望需求的特定布局。

[0120] 保护电路非常适合于保护HEMT或非硅基晶体管的另一种晶体管。保护电路可针对电子器件的宽范围的额定功率(漏极端子到源极端子电压)来实现，例如从50V到650V或更高。在一个实施方案中，保护电路可在不添加任何处理步骤的情况下实现。

[0121] 许多不同的方面和实施方案是可能的。那些方面和实施方案中的一些在下文进行描述。在阅读本说明书后，技术人员将认识到，那些方面和实施方案仅为示例性的，而不限制本发明的范围。实施方案可根据如下所列的实施方案中的任一个或多个。

[0122] 实施方案1：一种电子器件，所述电子器件可包括源极端子、栅极端子和保护电路。所述保护电路可包括：栅极区段，所述栅极区段包括第一电极和第二电极，其中所述栅极区段的所述第一电极耦接到所述栅极端子；源极区段，所述源极区段包括第一电极和第二电极，其中所述源极区段的所述第一电极耦接到所述源极端子；以及保护开关，所述保护开关包括控制电极、耦接到所述栅极端子的第一载流电极以及耦接到所述源极端子的第二载流电极。所述栅极区段的所述第二电极、所述源极区段的所述第二电极以及所述保护开关的所述控制电极可彼此耦接。

[0123] 实施方案2：根据实施方案1所述的电子器件，其中所述栅极区段包括第一二极管，所述第一二极管具有作为所述栅极区段的所述第二电极的阴极，并且所述源极区段包括第二二极管，所述第二二极管具有作为所述源极区段的所述第二电极的阴极。

[0124] 实施方案3：根据实施方案2所述的电子器件，其中所述第一二极管的所述阴极、所述第二二极管的所述阴极以及所述保护电路的所述控制电极在节点处电连接。

[0125] 实施方案4：根据实施方案2所述的电子器件，其中：

[0126] (1)所述第一二极管包括第一栅极二极管，所述第一栅极二极管包括漏极电极、栅极电极和源极电极，其中所述第一栅极二极管的所述漏极电极和所述第一栅极二极管的所述栅极电极彼此耦接，并且所述第一栅极二极管的所述源极电极耦接到所述保护开关的所述控制电极，

[0127] (2)所述第二二极管包括第二栅极二极管，所述第二栅极二极管包括漏极电极、栅极电极和源极电极，其中所述第二栅极二极管的所述漏极电极耦接到所述保护开关的所述控制电极，并且所述第二栅极二极管的所述栅极电极和所述第二栅极二极管的所述源极电极彼此耦接，或者

[0128] (1)和(2)两者。

[0129] 实施方案5：根据实施方案4所述的电子器件，其中所述保护开关具有在10mm至20mm的范围内的保护开关有源区域宽度，并且：

[0130] (1)所述第一栅极二极管具有在0.1mm至1.0mm的范围内的第一有源区域宽度，[0131] (2)所述第二栅极二极管具有在0.1mm至1.0mm的范围内的第二有源区域宽度，或者

[0132] (1)和(2)两者。

[0133] 实施方案6：根据实施方案1所述的电子器件，其中：

[0134] (1)所述栅极区段包括：第一晶体管，所述第一晶体管包括漏极电极、栅极电极和源极电极；以及第一二极管，所述第一二极管包括阴极和阳极，其中所述第一晶体管的所述漏极电极、所述第一二极管的所述阳极以及所述栅极端子彼此耦接，所述第一晶体管的所述栅极电极耦接到所述第一二极管的所述阴极，并且所述第一晶体管的所述漏极电极耦接到所述保护开关的所述控制电极，

[0135] (2)所述源极区段包括：第二晶体管，所述第二晶体管包括漏极电极、栅极电极和源极电极；以及第二二极管，所述第二二极管包括阴极和阳极，其中所述第二晶体管的所述漏极电极耦接到所述保护开关的所述控制电极，所述第二晶体管的所述栅极电极耦接到所述第二二极管的所述阴极，并且所述第二晶体管的所述源极电极、所述第二二极管的所述阳极以及所述源极端子彼此耦接，或者

[0136] (1)和(2)两者。

[0137] 实施方案7：根据实施方案6所述的电子器件，其中所述保护电路还包括：

[0138] (1)第一电阻器，所述第一电阻器具有耦接到所述第一晶体管的所述栅极电极的第一端子，以及耦接到所述保护开关的所述控制电极的第二端子；

[0139] (2)第二电阻器，所述第二电阻器具有耦接到第二部件的所述栅极电极的第一端子，以及耦接到所述保护开关的所述控制电极的第二端子；或

[0140] (1)和(2)两者。

[0141] 8.根据实施方案6所述的电子器件，其中所述保护电路还包括：

[0142] (1)第三栅极二极管，所述第三栅极二极管包括漏极电极、栅极电极和源极电极，其中所述第三栅极二极管的所述漏极电极、所述第三栅极二极管的所述栅极电极以及所述保护开关的所述控制电极彼此耦接，并且所述第三栅极二极管的所述源极电极耦接到所述源极端子，

[0143] (2)第四栅极二极管，所述第四栅极二极管包括漏极电极、栅极电极和源极电极，其中所述第二栅极二极管的所述漏极电极耦接到所述栅极端子，并且所述第二栅极二极管的所述栅极电极、所述第二栅极二极管的所述源极电极以及所述保护开关的所述控制电极彼此耦接，或者

[0144] (1)和(2)两者。

[0145] 实施方案9：根据实施方案1所述的电子器件，其中所述保护电路还包括：

[0146] (1)第一晶体管，所述第一晶体管包括漏极电极、栅极电极和源极电极，其中所述第一晶体管的所述漏极电极、所述第一晶体管的所述栅极电极以及所述保护开关的所述控制电极在第一节点处电连接，并且所述第一晶体管的所述源极电极和所述源极端子在第二节点处电连接；

[0147] (2)第二晶体管，所述第二晶体管包括漏极电极、栅极电极和源极电极，其中所述第二晶体管的所述漏极电极和所述栅极端子在第三节点处电连接；并且所述第二晶体管的所述栅极电极、所述第二晶体管的所述源极电极以及所述保护开关的所述控制电极在第四节点处电连接，或者

[0148] (1)和(2)两者。

[0149] 实施方案10：根据实施方案1所述的电子器件，其中所述栅极区段和所述源极区段具有相同数量的电子部件。

[0150] 实施方案11：根据实施方案1所述的电子器件，其中所述栅极区段和所述源极区段具有不同数量的电子部件。

[0151] 实施方案12：根据实施方案1所述的电子器件，还包括：漏极端子；以及电源开关，所述电源开关包括耦接到所述漏极端子的漏极电极、耦接到所述栅极端子的栅极电极以及耦接到所述源极端子的源极电极。

[0152] 实施方案13：根据实施方案12所述的电子器件，其中所述电源开关具有VTH，并且所述保护电路被配置为使得当VGS大于VTH时所述保护开关导通。

[0153] 实施方案14：根据实施方案13所述的电子器件，其中所述电源开关具有VGSMax，并且所述保护电路被配置为使得所述保护开关在VGS达到VGSMax之前导通。

[0154] 实施方案15：根据实施方案13所述的电子器件，其中所述电源开关具有VGSMin，并且在VGS达到VGSMin之前所述保护开关导通。

[0155] 实施方案16：根据实施方案12所述的电子器件，其中所述电源开关占据所述电子器件的有源区域的至少75％，并且所述保护电路占据所述电子器件的有源区域的至多25％。

[0156] 实施方案17：根据实施方案12所述的电子器件，其中所述电源开关、所述保护开关、所述栅极区段内的第一晶体管结构以及所述源极区段内的第二晶体管结构具有彼此相差20％以内的阈值电压。

[0157] 实施方案18：根据实施方案12所述的电子器件，其中所述保护电路内的所述电源开关和所有晶体管结构为高电子迁移率晶体管。

[0158] 实施方案19：根据实施方案12所述的电子器件，其中所述保护电路内的所述电源开关和所有晶体管结构为增强型晶体管。

[0159] 实施方案20：根据实施方案12所述的电子器件，其中从顶视图看，其中：

[0160] 所述电子器件具有第一外围侧面、第二外围侧面、第三外围侧面和第四外围侧面，其中所述第一外围侧面与所述第二外围侧面相反，所述第三外围侧面与所述第四外围侧面相反，并且所述第一外围侧面和所述第二外围侧面垂直于所述第三外围侧面和所述第四外围侧面，

[0161] 所述漏极端子相比于所述第二外围侧面更靠近所述第一外围侧面，

[0162] 所述源极端子相比于所述第一外围侧面更靠近所述第二外围侧面，

[0163] 所述电源开关位于所述源极端子与所述漏极端子之间，并且相比于所述第四外围侧面更靠近所述第三外围侧面，并且

[0164] 所述保护电路位于栅极流道与所述第一外围侧面之间，并且相比于所述第三外围侧面更靠近所述第四外围侧面。

[0165] 实施方案21：根据实施方案20所述的电子器件，其中从顶视图看，所述漏极端子设置在所述保护电路与所述第一外围侧面之间。

[0166] 应当注意，并不需要上文在一般性说明或示例中所述的所有活动，某一具体活动的一部分可能不需要，并且除了所述的那些之外还可能执行一项或多项另外的活动。还有，列出的活动所按的顺序不一定是执行所述活动的顺序。

[0167] 上文已经关于具体实施方案描述了有益效果、其他优点和问题解决方案。然而，这些有益效果、优点、问题解决方案，以及可导致任何有益效果、优点或解决方案出现或变得更明显的任何特征都不应被解释为是任何或所有权利要求书的关键、需要或必要特征。

[0168] 本文描述的实施方案的说明书和图示旨在提供对各种实施方案的结构的一般性理解。说明书和图示并非旨在用作对使用本文所述的结构或方法的设备以及系统的所有要素和特征的穷尽性和全面性描述。单独的实施方案可也按组合方式在单个实施方案中提供，相反，为了简便起见而在单个实施方案的背景下描述的各种特征可也单独地或以任何子组合的方式提供。此外，对表示为范围的值的提及包括在该范围内的所有值。许多其他实施方案仅对阅读了本说明书之后的技术人员是显而易见的。其他实施方案可以使用并且从本公开中得出，使得可以在不脱离本公开范围的情况下进行结构替换、逻辑替换或另外的改变。因此，本公开应当被看作是示例性的，而非限制性的。