缓解芯片active模式启动瞬间驱动能力不足的电路

摘要

本发明公开了一种缓解芯片active模式启动瞬间驱动能力不足的电路，通过增加了一个第二电流LDO模块，第二电流LDO模块的驱动能力处于第三电流LDO模块驱动能力与第一电流LDO模块驱动能力之间；在flash芯片处于待机模式，即EN使能信号处于低电平水平时，只有第三电流LDO模块工作；当EN使能信号翻转为高电平时，第一电流基准模块建立时间比较慢，大约1us，但是第二电流LDO模块可以快速启动，因此在第一电流基准模块1us的建立时间内，可以由第二电流LDO模块提供一部分的电流，缓解在1us的空窗期内输出电压由于驱动能力不足会被下拉的问题。

权利要求

1.一种缓解芯片active模式启动瞬间驱动能力不足的电路，其特征在于，包括：第一电流LDO模块，用于提供大驱动电流；

第二电流LDO模块，用于提供中等驱动电流；

第三电流LDO模块，用于提供小驱动电流；

在flash芯片处于待机模式时，由第三电流LDO模块提供小驱动电流至flash芯片；在flash芯片由待机模式转换成active模式时，由第三电流LDO模块、第二电流LDO模块和第一电流LDO模块同时提供驱动电流至flash芯片，通过第二电流LDO模块提供中等驱动电流至flash芯片，以弥补第一电流LDO模块提供的电流在完全建立进入稳定状态前的不足部分；

所述大驱动电流为1mA以上的电流；小驱动电流为10uA以下的电流；中等驱动电流为介于大驱动电流和小驱动电流之间的电流。

2.根据权利要求1所述的缓解芯片active模式启动瞬间驱动能力不足的电路，其特征在于，所述第一电流LDO模块包括第一比较器、第一mos管、第一电阻和第二电阻，所述第一比较器的输出端与第一mos管的栅极连接，第一mos管的漏极连接电源电压VCC，第一mos管的源极输出电压Vint,第一mos管的源极与第一电阻的一端连接，第一电阻的另一端与第二电阻的一端连接，第二电阻另一端接地，第一电阻的另一端连接第一比较器的负输入端，第一比较器的正输入端连接第一基准电压Vref1。

3.根据权利要求2所述的缓解芯片active模式启动瞬间驱动能力不足的电路，其特征在于，所述第一基准电压Vref1由大电流基准模块大电流基准模块提供。

4.根据权利要求2或3任一所述的缓解芯片active模式启动瞬间驱动能力不足的电路，其特征在于，所述第一电流LDO模块还包括第一开关S1，所述第二电阻另一端与第一开关S1一端连接，第一开关S1另一端接地。

5.根据权利要求2所述的缓解芯片active模式启动瞬间驱动能力不足的电路，其特征在于，所述第二电流LDO模块包括第二比较器、第二mos管、第三电阻和第四电阻，所述第二比较器的输出端与第二mos管的栅极连接，第二mos管的漏极连接电源电压VCC，第二mos管的源极输出电压Vint,第二mos管的源极与第三电阻的一端连接，第三电阻的另一端与第四电阻的一端连接，第四电阻另一端接地，第三电阻的另一端连接第二比较器的负输入端，第二比较器的正输入端连接第二基准电压Vref2。

6.根据权利要求5所述的缓解芯片active模式启动瞬间驱动能力不足的电路，其特征在于，所述第二基准电压Vref2由小电流基准模块小电流基准模块提供。

7.根据权利要求5或6任一所述的缓解芯片active模式启动瞬间驱动能力不足的电路，其特征在于，所述第二电流LDO模块还包括第二开关S2，所述第四电阻另一端与第二开关S2一端连接，第二开关S2另一端接地。

8.根据权利要求5所述的缓解芯片active模式启动瞬间驱动能力不足的电路，其特征在于，所述第三电流LDO模块包括第三比较器、第三mos管、第五电阻和第六电阻，所述第三比较器的输出端与第三mos管的栅极连接，第三mos管的漏极连接电源电压VCC，第三mos管的源极输出电压Vint,第三mos管的源极与第五电阻的一端连接，第五电阻的另一端与第六电阻的一端连接，第六电阻另一端接地，第五电阻的另一端连接第三比较器的负输入端，第三比较器的正输入端连接第三基准电压Vref3。

9.根据权利要求8所述的缓解芯片active模式启动瞬间驱动能力不足的电路，其特征在于，所述第三基准电压Vref3由小电流基准模块小电流基准模块提供。

10.根据权利要求8或9任一所述的缓解芯片active模式启动瞬间驱动能力不足的电路，其特征在于，所述第一mos管、第二mos管和第三mos管均采用pmos管。

说明书

缓解芯片active模式启动瞬间驱动能力不足的电路

技术领域

[0001] 本发明涉及半导体集成电路技术领域，尤其涉及的是一种缓解芯片active模式启动瞬间驱动能力不足的电路。

背景技术

[0002] 传统的flash芯片处于待机模式时，只有小电流基准模块与小电流LDO模块工作，而切换到active模式（运行状态）时，启动大电流基准模块和启动大电流LDO模块。如图1所
示，小电流基准模块与小电流LDO模块在上电期间一直工作，当有快速读的需求时，EN使能
信号翻转为高电平，启动大电流基准模块和大电流LDO模块，此时Vint对电流的需求大量增
加，但是由于大电流基准模块建立时间比较慢，大约1us，从EN使能信号翻转为高电平到
Vint能满足大电流的需求存在1us的空窗期，在此空窗期内Vint由于驱动能力不足会被下
拉，直到大电流基准模块建立完全，Vint才慢慢恢复，如图2所示。

[0003] 因此，现有的技术还有待于改进和发展。

发明内容

[0004] 本发明的目的在于提供一种缓解芯片active模式启动瞬间驱动能力不足的电路，旨在解决现有的flash芯片驱动电路在active模式启动瞬间驱动能力不足的问题。

[0005] 本发明的技术方案如下：一种缓解芯片active模式启动瞬间驱动能力不足的电路，其中，包括：

[0006] 第一电流LDO模块，用于提供大驱动电流；

[0007] 第二电流LDO模块，用于提供中等驱动电流；

[0008] 第三电流LDO模块，用于提供小驱动电流；

[0009] 在flash芯片处于待机模式时，由第三电流LDO模块提供小驱动电流至flash芯片；在flash芯片由待机模式转换成active模式时，由第三电流LDO模块、第二电流LDO模块和第
一电流LDO模块同时提供驱动电流至flash芯片，通过第二电流LDO模块提供中等驱动电流
至flash芯片，以弥补第一电流LDO模块提供的电流在完全建立进入稳定状态前的不足部
分；所述大驱动电流为1mA以上的电流；小驱动电流为10uA以下的电流；中等驱动电流为介
于大驱动电流和小驱动电流之间的电流。

[0010] 所述的缓解芯片active模式启动瞬间驱动能力不足的电路，其中，所述第一电流LDO模块包括第一比较器、第一mos管、第一电阻和第二电阻，所述第一比较器的输出端与第
一mos管的栅极连接，第一mos管的漏极连接电源电压VCC，第一mos管的源极输出电压Vint,
第一mos管的源极与第一电阻的一端连接，第一电阻的另一端与第二电阻的一端连接，第二
电阻另一端接地，第一电阻的另一端连接第一比较器的负输入端，第一比较器的正输入端
连接第一基准电压Vref1。

[0011] 所述的缓解芯片active模式启动瞬间驱动能力不足的电路，其中，所述第一基准电压Vref1由大电流基准模块提供。

[0012] 所述的缓解芯片active模式启动瞬间驱动能力不足的电路，其中所述第一电流LDO模块还包括第一开关S1，所述第二电阻另一端与第一开关S1一端连接，第一开关S1另一
端接地。

[0013] 所述的缓解芯片active模式启动瞬间驱动能力不足的电路，其中，所述第二电流LDO模块包括第二比较器、第二mos管、第三电阻和第四电阻，所述第二比较器的输出端与第
二mos管的栅极连接，第二mos管的漏极连接电源电压VCC，第二mos管的源极输出电压Vint,
第二mos管的源极与第三电阻的一端连接，第三电阻的另一端与第四电阻的一端连接，第四
电阻另一端接地，第三电阻的另一端连接第二比较器的负输入端，第二比较器的正输入端
连接第二基准电压Vref2。

[0014] 所述的缓解芯片active模式启动瞬间驱动能力不足的电路，其中，所述第二基准电压Vref2由小电流基准模块提供。

[0015] 所述的缓解芯片active模式启动瞬间驱动能力不足的电路，其中，所述第二电流LDO模块还包括第二开关S2，所述第四电阻另一端与第二开关S2一端连接，第二开关S2另一
端接地。

[0016] 所述的缓解芯片active模式启动瞬间驱动能力不足的电路，其中，所述第三电流LDO模块包括第三比较器、第三mos管、第五电阻和第六电阻，所述第三比较器的输出端与第
三mos管的栅极连接，第三mos管的漏极连接电源电压VCC，第三mos管的源极输出电压Vint,
第三mos管的源极与第五电阻的一端连接，第五电阻的另一端与第六电阻的一端连接，第六
电阻另一端接地，第五电阻的另一端连接第三比较器的负输入端，第三比较器的正输入端
连接第三基准电压Vref3。

[0017] 所述的缓解芯片active模式启动瞬间驱动能力不足的电路，其中，所述第三基准电压Vref3由小电流基准模块提供。

[0018] 所述的缓解芯片active模式启动瞬间驱动能力不足的电路，其中，所述第一mos管、第二mos管和第三mos管均采用pmos管。

[0019] 本发明的有益效果：本发明通过提供一种缓解芯片active模式启动瞬间驱动能力不足的电路，通过增加了一个第二电流LDO模块，第二电流LDO模块的驱动能力处于第三电
流LDO模块驱动能力与第一电流LDO模块驱动能力之间；在flash芯片处于待机模式，即EN使
能信号处于低电平水平时，只有第三电流LDO模块工作；当EN使能信号翻转为高电平时，大
电流基准模块建立时间比较慢，大约1us，但是第二电流LDO模块可以快速启动，因此在大电
流基准模块1us的建立时间内，可以由第二电流LDO模块提供一部分的电流，缓解在1us的空
窗期内输出电压由于驱动能力不足会被下拉的问题。

附图说明

[0020] 图1是现有技术中flash芯片LDO驱动电路示意图。

[0021] 图2是现有技术中电压Vint在不同模式下的示意图。

[0022] 图3是本发明中缓解芯片active模式启动瞬间驱动能力不足的电路的示意图。

[0023] 图4是本发明中电压Vint在不同模式下的示意图。

具体实施方式

[0024] 下面将结合本申请实施例中附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。通常在
此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因
此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的
范围，而是仅仅表示本申请的选定实施例。基于本申请的实施例，本领域技术人员在没有做
出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。

[0025] 应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的
描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

[0026] 如图3所示，一种缓解芯片active模式启动瞬间驱动能力不足的电路，包括：

[0027] 第一电流LDO（low dropout regulator，是一种低压差线性稳压器）模块1，用于提供大驱动电流；

[0028] 第二电流LDO模块2，用于提供中等驱动电流；

[0029] 第三电流LDO模块3，用于提供小驱动电流；

[0030] 在flash芯片处于待机模式时，由第三电流LDO模块3提供小驱动电流至flash芯片；在flash芯片由待机模式转换成active模式（即运行模式）时，由第三电流LDO模块3、第
二电流LDO模块2和第一电流LDO模块1同时提供驱动电流至flash芯片，通过第二电流LDO模
块2提供中等驱动电流至flash芯片，以弥补第一电流LDO模块1提供的电流在完全建立进入
稳定状态前的不足部分。

[0031] 在某些具体实施例中，所述大驱动电流为1mA以上的电流；小驱动电流为10uA以下的电流；中等驱动电流为介于大驱动电流和小驱动电流之间的电流。

[0032] 在某些具体实施例中，所述第一电流LDO模块1包括第一比较器、第一mos管、第一电阻和第二电阻，所述第一比较器的输出端与第一mos管的栅极连接，第一mos管的漏极连
接电源电压VCC，第一mos管的源极输出电压Vint,第一mos管的源极与第一电阻的一端连
接，第一电阻的另一端与第二电阻的一端连接，第二电阻另一端接地，第一电阻的另一端连
接第一比较器的负输入端，第一比较器的正输入端连接第一基准电压Vref1。

[0033] 在某些具体实施例中，所述第一mos管采用pmos管。

[0034] 在某些具体实施例中，所述第一基准电压Vref1由大电流基准模块4提供。

[0035] 在某些具体实施例中，所述第一电流LDO模块1还包括第一开关S1，所述第二电阻另一端与第一开关S1一端连接，第一开关S1另一端接地。

[0036] 在某些具体实施例中，所述第二电流LDO模块2包括第二比较器、第二mos管、第三电阻和第四电阻，所述第二比较器的输出端与第二mos管的栅极连接，第二mos管的漏极连
接电源电压VCC，第二mos管的源极输出电压Vint,第二mos管的源极与第三电阻的一端连
接，第三电阻的另一端与第四电阻的一端连接，第四电阻另一端接地，第三电阻的另一端连
接第二比较器的负输入端，第二比较器的正输入端连接第二基准电压Vref2。

[0037] 在某些具体实施例中，所述第二mos管采用pmos管。

[0038] 在某些具体实施例中，所述第二基准电压Vref2由小电流基准模块5提供。

[0039] 在某些具体实施例中，所述第二电流LDO模块2还包括第二开关S2，所述第四电阻另一端与第二开关S2一端连接，第二开关S2另一端接地。

[0040] 在某些具体实施例中，所述第三电流LDO模块3包括第三比较器、第三mos管、第五电阻和第六电阻，所述第三比较器的输出端与第三mos管的栅极连接，第三mos管的漏极连
接电源电压VCC，第三mos管的源极输出电压Vint,第三mos管的源极与第五电阻的一端连
接，第五电阻的另一端与第六电阻的一端连接，第六电阻另一端接地，第五电阻的另一端连
接第三比较器的负输入端，第三比较器的正输入端连接第三基准电压Vref3。

[0041] 在某些具体实施例中，所述第三mos管采用pmos管。

[0042] 在某些具体实施例中，所述第三基准电压Vref3由小电流基准模块5提供。

[0043] 在flash芯片处于待机模式时，第一开关S1和第二开关S2断开，由第三电流LDO模块3提供小驱动电流至flash芯片；在flash芯片由待机模式转换成active模式（即运行模
式）时，第一开关S1和第二开关S2闭合，由第三电流LDO模块3、第二电流LDO模块2和第一电
流LDO模块1同时提供驱动电流至flash芯片，直至第一电流LDO模块1的电流完全建立进入
稳定状态，断开第二开关S2，第二电流LDO模块2关闭，由第三电流LDO模块3和第一电流LDO
模块1提供大驱动电流至flash芯片。

[0044] 其中，所述大驱动电流、中等驱动电流、小驱动电流的大小由第一mos管、第二mos管和第三mos管的尺寸决定：在芯片的LDO（低压差线性稳压器）稳定正常工作时Vref=
Vsamp，电压Vint是输出电压；在待机模式下，要求模块电流比较小，因此mos管尺寸也比较
小，一个晶体管能提供的饱和区最大电流正比于其尺寸。假设此时电压Vint接到了一个负
载电阻Rload，有电流流过负载电阻Rload，如果晶体管提供不了使i*rload=Vint的电流，
mos管会进入线性区，线性区电流正比于vds（mos管的漏极电压），那么电压Vint这一点会被
下拉，此时Vsamp不等于Vref，这不是我们所期望的状态。所以在flash芯片处于active模式
时，会用较大尺寸的mos管，能提供较大驱动电流，在flash芯片处于待机模式下由于功耗的
需求，就会用较小尺寸的mos管，能提供较小驱动电流。

[0045] 本技术方案中，通过增加了一个第二电流LDO模块2，第二电流LDO模块2的驱动能力比第三电流LDO模块3的驱动能力强，比第一电流LDO模块1的驱动能力弱，处于第三电流
LDO模块3驱动能力与第一电流LDO模块1驱动能力的中间位置。

[0046] 在flash芯片处于待机模式，即EN使能信号处于低电平水平时，只有第三电流LDO模块3工作；当EN使能信号翻转为高电平时，大电流基准模块4建立时间比较慢，大约1us，但
是第二电流LDO模块2可以快速启动，因此在大电流基准模块4的1us的建立时间内，可以由
第二电流LDO模块2提供一部分的电流，缓解在1us的空窗期内Vint由于驱动能力不足会被
下拉的问题，如图4所示。

[0047] 在本申请所提供的实施例中，应该理解到，所揭露装置和方法，可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻
辑功能划分，实际实现时可以有另外的划分方式，又例如，多个单元或组件可以结合或者可
以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间
的耦合或直接耦合或通信连接可以是通过一些通信接口，装置或单元的间接耦合或通信连
接，可以是电性，机械或其它的形式。

[0048] 另外，作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多
个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的
目的。

[0049] 再者，在本申请各个实施例中的各功能模块可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或两个以上模块集成形成一个独立的部分。

[0050] 在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际
的关系或者顺序。

[0051] 以上所述仅为本申请的实施例而已，并不用于限制本申请的保护范围，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的
任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。