一种提高UIS能力的超结MOSFET制造方法转让专利
申请号 : CN202110190645.6
文献号 : CN112563142B
文献日 : 2021-06-04
发明人 : 秦芳莉 , 韩廷瑜 , 何云 , 梁路 , 陈会治 , 罗顶
申请人 : 中芯集成电路制造(绍兴)有限公司
摘要 :
权利要求 :
1.一种提高UIS能力的超结MOSFET制造方法,其特征在于:包括如下步骤:步骤1:在第二导电类型衬底表面形成第二导电类型外延层,在第二导电类型外延层中形成自表面向深度方向延伸的多个间隔的第一导电类型柱;
步骤2:在第二导电类型外延层表面依次形成栅氧化层和多晶硅层,刻蚀所述多晶硅层形成栅极,第一导电类型柱表面两侧的相邻栅极之间形成第一注入窗口,通过第一注入窗口第一次注入第一导电类型杂质并进行第一次退火形成第一导电类型体区;
步骤3:通过第一注入窗口第二次注入第一导电类型杂质,不进行退火作业;所述第二次注入的第一导电类型杂质浓度高于第一次注入的第一导电类型杂质浓度;第二次注入第一导电类型杂质的注入能量小于第一次注入第一导电类型杂质的注入能量;
步骤4:涂覆光刻胶,并形成光刻胶图形,所述光刻胶图形和所述栅极侧壁形成第二注入窗口,通过第二注入窗口注入第二导电类型杂质并进行第二次退火以形成源区,该第二次退火使第二次注入的第一导电类型杂质扩散;
步骤5:去除光刻胶;
步骤6:在栅极侧壁形成隔离侧墙;
步骤7:形成金属电极。
2.根据权利要求1所述的一种提高UIS能力的超结MOSFET制造方法,其特征在于:所述步骤6中的第一注入窗口两侧的隔离侧墙之间形成第三注入窗口,通过第三注入窗口第三次注入第一导电类型杂质并进行第三次退火。
3.根据权利要求2所述的一种提高UIS能力的超结MOSFET制造方法,其特征在于:所述第三次注入的第一导电类型杂质浓度大于或等于第二次注入的第一导电类型杂质浓度。
4.根据权利要求1所述的一种提高UIS能力的超结MOSFET制造方法,其特征在于:所述第二导电类型外延层的掺杂浓度低于第二导电类型衬底的掺杂浓度。
5.根据权利要求1所述的一种提高UIS能力的超结MOSFET制造方法,其特征在于:所述第二导电类型衬底为N型硅衬底,第二导电类型外延层为N型硅外延层,第一导电类型为P型。
6.根据权利要求1所述的一种提高UIS能力的超结MOSFET制造方法,其特征在于:所述隔离侧墙为氧化硅层。
7.根据权利要求2所述的一种提高UIS能力的超结MOSFET制造方法,其特征在于:第三次注入第一导电类型杂质的注入能量小于第二次注入第一导电类型杂质的注入能量。
说明书 :
一种提高UIS能力的超结MOSFET制造方法
技术领域
背景技术
具有较高的抗UIS雪崩击穿能力,这是由于UIS条件下储存在感性负载中的能量在关断时要
求由功率MOS晶体管全部释放,这时电路中很高的电流应力很容易导致器件失效。
有源区作为三极管的基区。通过对UIS失效模式及机理的研究分析可知,导致器件UIS雪崩
损坏的其中一个原因就是这个寄生BJT导通造成的损坏。寄生BJT的开启会不断放大器件内
的雪崩击穿电流,进而使结温升高,最终导致器件热烧毁失效。因此,抑制该寄生BJT导通是
提高功率MOSFET可靠性的重要措施。
了普通MOSFET的导通电阻与击穿电压之间的折中关系。抗UIS失效能力同样是评价超结
MPSFET器件可靠性的重要指标,提高超结MOSFET的抗UIS失效能力的普遍方式是减小寄生
BJT的基区电阻,即用高能量的硼注入或深扩散减小功率MOSFET的N+源区下的P型体区(P‑
body)电阻,注入的高能量硼在P型体区内形成P+ deep body区,从而降低寄生BJT的基区电
阻,抑制其开启,目前该方法已在工业界被广泛采用。
后进行,由于Spacer的存在,使得注入窗口变小,Spacer横向尺寸影响下限制了P+ deep
body区的横向扩展,则P+ deep body区的面积无法达到理想的状态,这就限制了超结
MOSFET的UIS能力。有鉴于此,发明人对超结MOSFET的制造工艺进行了改进,通过工艺调整
消除了Spacer横向尺寸的影响,使得UIS能力得以提高,本案由此而生。
发明内容
类型杂质并进行第一次退火形成第一导电类型体区;
第二次退火使第二次注入的第一导电类型杂质扩散;
型杂质的注入能量。
杂质注入,并且不进行退火作业,此时栅极侧壁的隔离侧墙尚未形成,不会形成横向遮挡,
第一注入窗口较大,有利于第二次注入的第一导电类型杂质的横向分布,借助源区形成时
的退火作业令第二次注入的第一导电类型杂质扩散,这样就增大了高浓度第一导电杂质的
分布面积,有利于降低寄生BJT基区的电阻;本发明在形成P型体区,先后通过两次第一导电
类型杂质的注入进一步增加了寄生BJT基区的掺杂浓度,也可以令寄生BJT基区电阻显著降
低。本发明所公开的制造方法,是在未改变器件面积的前提下,也未增加退火作业次数的情
况下而设计的,达到了降低寄生BJT基区电阻、不显著增加制造成本、提高超结MOSFET器件
UIS能力的目的。
附图说明
具体实施方式
关的工艺环节展开重点说明。本实施例提及的超结MOSFET是以平面栅深槽超结MOSFET为
例,其制造工艺如图5所示,制造过程中在不同阶段形成的器件结构展示如图1至图4所示。
为例进行说明。平面栅深槽超结MOSFET制造方法如下:
次退火形成P型体区4。
一次P型杂质地注入能量为60kev 100kev。
~
明将后续工艺步骤进行了调整,即在源区形成之前,先通过离子注入高浓度P型杂质进一步
提高P型体区4的掺杂浓度,后续步骤如下:
80kev,优选地,此环节注入的P型杂质浓度要高于第一次注入的P型杂质。完成第二次注入
~
P型杂质后先不进行退火作业,避免增加退火次数带来的成本提高,也避免额外增加热过程
对器件参数造成影响,此步骤完成后器件结构如图2所示。
浓度P型杂质在后续退火中的横向扩展,即便在原有工艺条件下高浓度P型杂质的纵向推进
深度保持不变,相比于现有的工艺而言,最后形成的第二次注入P型杂质区6的面积也会增
大,使得超结MOSFET内部寄生BJT的基区电阻得以降低。另外,本实施例借助原有实现P型体
区4的第一注入窗口11来达到提高器件UIS的目的,也是考虑到不额外增加开设注入窗口的
工序,之所以不采用将注入窗口特意增大的做法,是考虑不改变原有器件的面积,也不对器
件特性参数造成影响。
使第二次注入的P型杂质扩散。完成此步骤后器件结构如图3所示。
第一注入窗口11中部的光刻胶7,两侧的光刻胶7去除干净,中部的光刻胶7与两侧栅极5侧
壁之间形成了第二注入窗口12。
度P型杂质掺杂从而对P型体区4的浓度进行提高,因为此时由于隔离侧墙9的横向遮挡,会
造成被注入的高浓度P型杂质横向分布受阻,因而目前的工艺对器件UIS能力的提升效果并
不理想。本发明将高浓度P型杂质的注入环节提前到源区8形成之前已经完成,完成步骤5)
后,常规工艺是形成金属接触孔区域,并对金属接触孔区域沉积金属层,以便形成金属电
极。但本发明的目的就是为了提高器件的UIS能力,因此,在执行完步骤5)后,又进行了第三
次高浓度P型杂质的注入,即形成金属电极前继续执行步骤6)。
形成第三次注入P型杂质区10,优选地,第三次P型杂质的注入能量小于第二次P型杂质的注
入能量,优选地,第三次P型杂质的注入能量为30 kev 60kev,优选地,第三次注入的P型杂
~
质浓度大于或等于第二次注入的P型杂质浓度。通过第三次退火使第三次注入的P型杂质扩
散。本发明经过三次高浓度P型杂质的注入,可以进一步提高P型杂质分布区域的掺杂浓度
和面积,能够进一步降低寄生BJT的基区电阻,从而器件的UIS能力提高效果变得显著。此步
骤完成后器件结构如图4所示。
和变型,本发明的范围由所附权利要求及其等同物限定。