发光二极管的外延片及其制备方法

摘要

本公开提供了一种发光二极管的外延片及其制备方法，属于光电子制造技术领域。该外延片包括衬底、AlN缓冲层、三维成核层、u型GaN层、n型GaN层、多量子阱层、低温p型层、电子阻挡层和高温p型层，多量子阱层包括多个InxGa1‑xN量子阱层和多个GaN量子垒层、以及位于InxGa1‑xN量子阱层和GaN量子垒层之间的复合结构，复合结构包括n‑InyGa1‑yN层和SiN层。n‑InyGa1‑yN层中的Si原子能够填充InGaN材料中的缺陷空位，较低In组分的InGaN材料有利于减弱极化电场，改善能带倾斜，SiN层有利于载流子在多量子阱层中的均匀扩散，提高载流子局域化效应，提高LED的发光效率。

权利要求

1.一种发光二极管的外延片，其特征在于，所述外延片包括衬底(10)和依次形成在所述衬底(10)上的AlN缓冲层(20)、三维成核层(30)、u型GaN层(40)、n型GaN层(50)、多量子阱层(60)、低温p型层(70)、电子阻挡层(80)和高温p型层(90)，所述高温p型层(90)的生长温度高于所述低温p型层(70)的生长温度，其中，所述多量子阱层(60)包括交替层叠的多个InxGa1‑xN量子阱层(61)和多个GaN量子垒层(62)、以及位于所述InxGa1‑xN量子阱层(61)和所述GaN量子垒层(62)之间的复合结构(63)，所述复合结构(63)包括依次层叠的n‑InyGa1‑yN层(631)和SiN层(632)，0＜y＜x＜1。

2.根据权利要求1所述的外延片，其特征在于，所述n‑InyGa1‑yN层(631)的厚度为0.1nm～1.5nm。

3.根据权利要求1所述的外延片，其特征在于，0.1≤y≤0.3。

4.根据权利要求1所述的外延片，其特征在于，所述n‑InyGa1‑yN层(631)中Si的掺杂浓度

17 ‑3 18 ‑3

为10 cm ～10 cm 。

5.根据权利要求1～4任一项所述的外延片，其特征在于，所述SiN层(632)的厚度为

0.1nm～1nm。

6.根据权利要求1～4任一项所述的外延片，其特征在于，相邻的所述InxGa1‑xN量子阱层(61)和所述GaN量子垒层(62)之间夹设有2～10个所述复合结构(63)。

7.一种发光二极管的外延片的制备方法，其特征在于，所述制备方法包括：提供一衬底；

在所述衬底上依次外延生长AlN缓冲层(20)、三维成核层(30)、u型GaN层(40)、n型GaN层(50)、多量子阱层(60)、低温p型层(70)、电子阻挡层(80)和高温p型层(90)，所述高温p型层(90)的生长温度高于所述低温p型层(70)的生长温度，其中，所述多量子阱层(60)包括交替层叠的多个InxGa1‑xN量子阱层(61)和多个GaN量子垒层(62)、以及位于所述InxGa1‑xN量子阱层(61)和所述GaN量子垒层(62)之间的复合结构(63)，所述复合结构(63)包括依次层叠的n‑InyGa1‑yN层(631)和SiN层(632)，0＜y＜x＜1。

8.根据权利要求7所述的制备方法，其特征在于，所述n‑InyGa1‑yN层(631)的生长温度为

700℃～830℃，生长压力为100torr～300torr。

9.根据权利要求7所述的制备方法，其特征在于，所述SiN层(632)采用如下方式生长：在氮气和氢气的混合气氛下，向反应腔中以恒定流量通入氮气，以脉冲的形式通入硅烷，以氨气和硅烷作为原料气生长所述SiN层(632)。

10.根据权利要求7所述的制备方法，其特征在于，所述SiN层(632)的生长温度为800℃～960℃，生长压力为100torr～300torr。

说明书

发光二极管的外延片及其制备方法

技术领域

[0001] 本公开涉及光电子制造技术领域，特别涉及一种发光二极管的外延片及其制备方法。

背景技术

[0002] LED(Light Emitting Diode，发光二极管)具有体积小、寿命长、功耗低等优点，目前被广泛应用于汽车信号灯、交通信号灯、显示屏以及照明设备，尤其对于显示装置的分辨
率和显示画质要求越来越高，迷你发光二极管(Mini LED)的应用也越来越多。

[0003] 目前GaN基LED外延片通常包括衬底和在衬底上依次生长的AlN缓冲层、三维成核层、u型GaN层、n型GaN层、多量子阱层和p型层。LED通电后，载流子(包括n型GaN层的电子和p
型层的空穴)会向多量子阱层迁移，并在多量子阱层中复合发光。

[0004] 相关技术中，Mini LED外延技术生长中，采用InGaN/GaN材料制作多量子阱，由于InGaN材料的晶格常数大于GaN而受到压应力，并且压应力随着In组分的增大而变大，严重
的晶格失配会直接影响压电极化的强度，极化电场会导致量子阱能带倾斜，使电子空穴波
函数重叠度变小，底层的缺陷和位错延伸至量子阱区，大量的缺陷和位错会引起辐射复合
效率降低，从而造成Mini LED发光效率低。

发明内容

[0005] 本公开实施例提供了一种发光二极管的外延片及其制备方法，能够有利于提高Mini LED的发光效率。所述技术方案如下：

[0006] 一方面，本公开实施例提供了一种发光二极管的外延片，所述外延片包括衬底和依次形成在所述衬底上的AlN缓冲层、三维成核层、u型GaN层、n型GaN层、多量子阱层、低温p
型层、电子阻挡层和高温p型层，其中，所述多量子阱层包括交替层叠的多个InxGa1‑xN量子
阱层和多个GaN量子垒层、以及位于所述InxGa1‑xN量子阱层和所述GaN量子垒层之间的复合
结构，所述复合结构包括依次层叠的n‑InyGa1‑yN层和SiN层，0＜y＜x＜1。

[0007] 可选地，所述n‑InyGa1‑yN层的厚度为0.1nm～1.5nm。

[0008] 可选地，0.1≤y≤0.3。

[0009] 可选地，所述n‑InyGa1‑yN层中Si的掺杂浓度为1017cm‑3～1018cm‑3。

[0010] 可选地，所述SiN层的厚度为0.1nm～1nm。

[0011] 可选地，相邻的所述InxGa1‑xN量子阱层和所述GaN量子垒层之间夹设有2～10个所述复合结构。

[0012] 另一方面，本公开实施例还提供了一种发光二极管的外延片的制备方法，所述制备方法包括：

[0013] 提供一衬底；

[0014] 在所述衬底上依次外延生长AlN缓冲层、三维成核层、u型GaN层、n型GaN层、多量子阱层、低温p型层、电子阻挡层和高温p型层，其中，所述多量子阱层包括交替层叠的多个
InxGa1‑xN量子阱层和多个GaN量子垒层、以及位于所述InxGa1‑xN量子阱层和所述GaN量子垒
层之间的复合结构，所述复合结构包括依次层叠的n‑InyGa1‑yN层和SiN层，0＜y＜x＜1。

[0015] 可选地，所述n‑InyGa1‑yN层的生长温度为700℃～830℃，生长压力为100torr～300torr。

[0016] 可选地，所述SiN层采用如下方式生长：

[0017] 在氮气和氢气的混合气氛下，向反应腔中以恒定流量通入氮气，以脉冲的形式通入硅烷，以氨气和硅烷作为原料气生长所述SiN层。

[0018] 可选地，所述SiN层的生长温度为800℃～960℃，生长压力为100torr～300torr。

[0019] 本公开实施例提供的技术方案带来的有益效果至少包括：

[0020] 通过在多量子阱层中的InxGa1‑xN量子阱层和GaN量子垒层之间设置由n‑InyGa1‑yN层和SiN层层叠形成的复合结构，n‑InyGa1‑yN层中的Si原子能够填充InGaN材料中的缺陷空
位，从而修复位错，避免位错随着外延片的生长继续延伸，减少InxGa1‑xN量子阱层和GaN量
子垒层界面处载流子溢流的通道，并且相比InxGa1‑xN量子阱层，n‑InyGa1‑yN层的In组分更
低，较低In组分的InGaN材料有利于减弱极化电场，改善能带倾斜，而SiN层能够阻挡In向
GaN量子垒层的渗透，同时SiN层还对电子和空穴具有限制作用，有利于载流子在多量子阱
层中的均匀扩散分布，提高载流子局域化效应，从而提高Mini LED的发光效率。

附图说明

[0021] 为了更清楚地说明本公开实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于
本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他
的附图。

[0022] 图1是本公开实施例提供的一种发光二极管的外延片的结构示意图；

[0023] 图2是本公开实施例提供的一种发光二极管的外延片的制备方法流程图；

[0024] 图3是本公开实施例提供的另一种发光二极管的制备方法的流程图；

[0025] 图4～11是本公开实施例提供的一种发光二极管的外延片的制备过程示意图。

具体实施方式

[0026] 为使本公开的目的、技术方案和优点更加清楚，下面将结合附图对本公开实施方式作进一步地详细描述。

[0027] 图1是本公开实施例提供的一种发光二极管的外延片的结构示意图。如图1所示，该外延片包括衬底10和依次形成在衬底10上的AlN缓冲层20、三维成核层30、u型GaN层40、n
型GaN层50、多量子阱层60、低温p型层70、电子阻挡层80和高温p型层90。

[0028] 其中，多量子阱层60包括交替层叠的多个InxGa1‑xN量子阱层61和多个GaN量子垒层62、以及位于InxGa1‑xN量子阱层61和GaN量子垒层62之间的复合结构63，复合结构63包括
依次层叠的n‑InyGa1‑yN层631和SiN层632，0＜y＜x＜1。

[0029] 本公开实施例通过在多量子阱层中的InxGa1‑xN量子阱层和GaN量子垒层之间设置由n‑InyGa1‑yN层和SiN层层叠形成的复合结构，n‑InyGa1‑yN层中的Si原子能够填充InGaN材
料中的缺陷空位，从而修复位错，避免位错随着外延片的生长继续延伸，减少InxGa1‑xN量子
阱层和GaN量子垒层界面处载流子溢流的通道，并且相比InxGa1‑xN量子阱层，n‑InyGa1‑yN层
的In组分更低，较低In组分的InGaN材料有利于减弱极化电场，改善能带倾斜，而SiN层能够
阻挡In向GaN量子垒层的渗透，同时SiN层还对电子和空穴具有限制作用，有利于载流子在
多量子阱层中的均匀扩散分布，提高载流子局域化效应，从而提高Mini LED的发光效率。

[0030] 可选地，衬底10可以为蓝宝石衬底，蓝宝石衬底为一种常用衬底，技术成熟，成本低。具体可以为图形化蓝宝石衬底或蓝宝石平片衬底。在其他实施例中，也可以为氮化镓衬
底、SiC衬底、Si衬底中的一种。

[0031] AlN缓冲层20的厚度可以为10～50nm，生长的AlN缓冲层20的厚度不同，最终形成的外延层的质量也会不同，若AlN缓冲层20的厚度过薄，则会导致AlN缓冲层20的表面较为
疏松和粗糙，不能为后续结构的生长提供一个好的模板，随着AlN缓冲层20厚度的增加，AlN
缓冲层20的表面逐渐变得较为致密和平整，有利于后续结构的生长，但是若AlN缓冲层20的
厚度过厚，则会导致AlN缓冲层20的表面过于致密，同样不利于后续结构的生长，无法减少
外延层中的晶格缺陷。

[0032] 作为示例，本公开实施例中，AlN缓冲层20的厚度为15nm。

[0033] 可选地，三维成核层30可以为GaN层。三维成核层30的厚度可以为0.3μm～0.5μm。作为示例，本公开实施例中，三维成核层30的厚度为0.4μm。

[0034] 可选地，u型GaN层40的厚度可以为0.5μm～3μm，作为示例，在本公开实施例中，u型GaN层40的厚度为1μm。

[0035] 可选地，n型GaN层50的厚度可以为0.5μm～3μm，在本公开实施例中，n型GaN层50的厚度为2μm。

[0036] n型GaN层50中的Si的掺杂浓度可以为1018～1019cm‑3。

[0037] 可选地，多量子阱层60包括8～15个InxGa1‑xN量子阱层61和GaN量子垒层62。即多量子阱层60包括交替层叠的2～10个周期的InxGa1‑xN量子阱层61和GaN量子垒层62。每个相
邻的InxGa1‑xN量子阱层61和GaN量子垒层62之间均夹设有一个复合结构63。

[0038] 可选地，InxGa1‑xN量子阱层61的厚度可以为2nm～5nm，GaN量子垒层62的厚度可以为8nm～20nm。作为示例，在本公开实施例中，InxGa1‑xN量子阱层61的厚度为3.5nm，GaN量子
垒层62的厚度为11nm。

[0039] 可选地，复合结构63中，n‑InyGa1‑yN层631的厚度为0.1nm～1.5nm。在这一厚度范围内，能带倾斜的问题能够得到较好的改善，并且极化电场也能够被明显减弱，有利于进一
步提高mini LED的发光效率。

[0040] 作为示例，在本公开实施例中，n‑InyGa1‑yN层631的厚度为1nm。

[0041] 可选地，0.1≤y≤0.3，采用较低In组分的InGaN材料有利于减弱极化电场，改善能带倾斜。在InxGa1‑xN量子阱层61中，0.2≤x≤0.5，在设置InxGa1‑xN量子阱层61和n‑InyGa1‑yN
层631中的In组分时，应保证n‑InyGa1‑yN层631中的In组分更低，即保证y＜x。

[0042] 作为示例，在本公开实施例中，x＝0.3，y＝0.15。

[0043] 可选地，n‑InyGa1‑yN层631中Si的掺杂浓度为1017cm‑3～1018cm‑3。n‑InyGa1‑yN层631中适量浓度的Si掺杂能够对InGaN材料中的缺陷空位进行较好地填充而修复位错，阻断位
错的进一步延伸，掺杂浓度过低不足以修复位错。作为示例，在本公开实施例中，Si的掺杂
17 ‑3
浓度为5×10 cm 。

[0044] 可选地，SiN层632的厚度为0.1nm～1nm。SiN层632的作用是阻挡In向GaN量子垒层62的渗透，并对电子和空穴具有限制作用，厚度过小则对于In的阻挡作用、对电子和空穴的
限制作用均较弱，但SiN层632的厚度过大会影响电子与空穴的复合，反而可能导致发光效
率降低，在0.1nm～1nm这一厚度范围内能够确保mini LED有较高的发光效率。

[0045] 作为示例，在本公开实施例中，SiN层632的厚度为0.5nm。

[0046] 在本公开实施例一种可能的实现方式中，相邻的InxGa1‑xN量子阱层61和GaN量子垒层62之间夹设有1个复合结构63。

[0047] 在本公开实施例另一种可能的实现方式中，相邻的InxGa1‑xN量子阱层61和GaN量子垒层62之间夹设有2～10个复合结构63。即在InxGa1‑xN量子阱层61和GaN量子垒层62之
间，层叠有两个或两个以上的复合结构63。通过在量子阱层和量子垒层的异质界面处设置
数个复合结构63，有利于进一步修复位错，减弱极化电场，改善能带倾斜，提高Mini LED的
发光效率。

[0048] 作为示例，在本公开实施例中，相邻的InxGa1‑xN量子阱层61和GaN量子垒层62之间夹设有3个复合结构63。

[0049] 需要说明的是，图1中所示出的InxGa1‑xN量子阱层6191和GaN量子垒层62的层数以及复合结构63的层数仅为示意，并不用以限制其各自的层数。

[0050] 可选地，低温p型层70可以为p型AlzGa1‑zN层，其中0.1可以为50nm～100nm。低温p型层70中Mg的掺杂浓度可以为5×10 cm ～10 cm 。

[0051] 可选地，电子阻挡层80可以为p型AlmGa1‑mN电子阻挡层，其中0.2

[0052] 可选地，高温p型层90可以为p型GaN层，高温p型层90的厚度可以为100nm～200nm。19 ‑3 21 ‑3
高温p型层90中Mg的掺杂浓度可以为5×10 cm ～10 cm 。

[0053] 如图1所示，该外延片还可以包括p型接触层100。p型接触层100可以为p型GaN层，p20 ‑3
型接触层100的厚度可以为10nm～50nm。p型接触层100中Mg的掺杂浓度可以为10 cm ～
21 ‑3
10 cm 。

[0054] 图2是本公开实施例提供的一种发光二极管的外延片的制备方法流程图，用于制作如图1所示的外延片，如图2所示，该制备方法包括：

[0055] S11：提供一衬底。

[0056] 可选地，衬底可以为蓝宝石衬底、氮化镓衬底、SiC衬底、Si衬底中的一种。

[0057] 本实施例中，选用图形化蓝宝石衬底。

[0058] S12：在衬底上依次外延生长AlN缓冲层、三维成核层、u型GaN层、n型GaN层、多量子阱层、低温p型层、电子阻挡层和高温p型层。

[0059] 其中，多量子阱层60包括交替层叠的多个InxGa1‑xN量子阱层61和多个GaN量子垒层62、以及位于InxGa1‑xN量子阱层61和GaN量子垒层62之间的复合结构63，复合结构63包括
依次层叠的n‑InyGa1‑yN层631和SiN层632，0＜y＜x＜1。

[0060] 本公开实施例通过在多量子阱层中的InxGa1‑xN量子阱层和GaN量子垒层之间设置由n‑InyGa1‑yN层和SiN层层叠形成的复合结构，n‑InyGa1‑yN层中的Si原子能够填充InGaN材
料中的缺陷空位，从而修复位错，避免位错随着外延片的生长继续延伸，减少InxGa1‑xN量子
阱层和GaN量子垒层界面处载流子溢流的通道，并且相比InxGa1‑xN量子阱层，n‑InyGa1‑yN层
的In组分更低，较低In组分的InGaN材料有利于减弱极化电场，改善能带倾斜，而SiN层能够
阻挡In向GaN量子垒层的渗透，同时SiN层还对电子和空穴具有限制作用，有利于载流子在
多量子阱层中的均匀扩散分布，提高载流子局域化效应，从而提高Mini LED的发光效率。

[0061] 图3是本公开实施例提供的另一种发光二极管的制备方法的流程图，下面结合附图4～11对图3提供的制备方法进行详细说明：

[0062] S21：提供一衬底。

[0063] 实现时，该衬底可以是蓝宝石衬底，蓝宝石衬底是一种常见的衬底，技术成熟，成本低。本实施例选用图形化蓝宝石衬底。

[0064] 在步骤S21中，可以对蓝宝石衬底进行预处理，具体可以包括在氢气气氛中对蓝宝石衬底进行退火8分钟，退火温度为1000～1200℃，再对蓝宝石衬底进行氮化处理。

[0065] S22：在衬底上外延生长AlN缓冲层。

[0066] 如图4所示，在衬底10上生长有AlN缓冲层20。

[0067] 在完成步骤S21之后，可以将衬底10置于托盘中，将衬底10连同托盘放入PVD(Physical Vapor Deposition，物理气相沉积)反应腔中，通过磁控溅射沉积AlN缓冲层20，
溅射功率可以为3000W～5000W。

[0068] AlN缓冲层20的生长压力可以为2mtorr～10mtorr，AlN缓冲层20的生长温度可以为400～800℃。

[0069] AlN缓冲层20的厚度可以通过溅射的时间进行控制。本公开实施例中，AlN缓冲层20的厚度为15nm。

[0070] 在完成AlN缓冲层20的溅射后，可以降低生长有AlN缓冲层20的衬底10至室温，然后取出生长有AlN缓冲层20的衬底10，准备后续结构的生长。

[0071] S23：在AlN缓冲层上生长三维成核层。

[0072] 如图5所示，在AlN缓冲层20上生长有三维成核层30。

[0073] 在完成步骤S22之后，可以将衬底10放入MOCVD(Metal‑organic Chemical Vapor Deposition，金属有机化合物化学气相沉淀)反应腔中，在氮气、氢气和氨气的混合气氛下
生长三维成核层30。

[0074] 三维成核层30的生长压力可以为300torr～500torr，三维成核层30的生长温度可以为950℃～1080℃。

[0075] 三维成核层30的厚度可以为0.3μm～0.5μm，示例性地，本实施例中，三维成核层30的厚度为0.4μm。

[0076] S24：在三维成核层上生长u型GaN层。

[0077] 如图6所示，在三维成核层30上生长有u型GaN层40。u型GaN层40的厚度可以为0.5μm～3μm，在本实施例中，u型GaN层40的厚度为1μm。

[0078] u型GaN层40的生长温度可以为1000℃～1100℃，生长压力可以为100torr～300torr。作为示例，本公开实施例中，u型GaN层40的生长温度为1050℃，生长压力为
200torr。

[0079] S25：在u型GaN层上生长n型GaN层。

[0080] 如图7所示，在u型GaN层40上生长有n型GaN层50。

[0081] 示例性地，n型GaN层50的厚度可以为0.5μm～3μm。

[0082] 在本公开实施例中，n型GaN层50的厚度为2μm。n型GaN层50中的Si的掺杂浓度可以18 ‑3 19 ‑3
为10 cm ～10 cm 。

[0083] n型GaN层50的生长温度可以为1000℃～1100℃，生长压力可以为100torr～300torr。本公开实施例中，n型GaN层50的生长温度为1050℃，生长压力为300torr。

[0084] S26：在n型GaN层上生长多量子阱层。

[0085] 如图8所示，在n型GaN层50上生长有多量子阱层60。

[0086] 具体地，多量子阱层60可以包括交替层叠的8～15个周期的InxGa1‑xN量子阱层61和GaN量子垒层62，且每个相邻的InxGa1‑xN量子阱层61和GaN量子垒层62之间均夹设有至少
一个复合结构63。

[0087] 在本公开实施例中，InxGa1‑xN量子阱层61的生长温度可以为700℃～830℃，生长压力可以为100torr～300torr。InxGa1‑xN量子阱层61可以在氮气气氛下生长。

[0088] 在本公开实施例中，GaN量子垒层62的生长温度可以为800℃～960℃，生长压力可以为100torr～300torr。GaN量子垒层62可以在氮气和氢气的混合气氛下生长。

[0089] 可选地，InxGa1‑xN量子阱层61的厚度可以为2nm～5nm，GaN量子垒层62的厚度可以为8nm～20nm。作为示例，在本公开实施例中，InxGa1‑xN量子阱层61的厚度为3.5nm，GaN量子
垒层62的厚度为11nm。

[0090] 在本公开实施例中，n‑InyGa1‑yN层631的生长温度为700℃～830℃，生长压力为100torr～300torr。n‑InyGa1‑yN层631可以在氮气气氛下生长。

[0091] 在本公开实施例中，SiN层632的生长温度为800℃～960℃，生长压力为100torr～300torr，以生长出质量较好的复合结构63。SiN层632可以在氮气和氢气的混合气氛下生
长。

[0092] 示例性地，在氮气和氢气的混合气氛下，向反应腔中以恒定流量通入氮气，以脉冲的形式通入硅烷，以氨气和硅烷作为原料气生长SiN层632。

[0093] 可选地，复合结构63中，n‑InyGa1‑yN层631的厚度为0.1nm～1.5nm。作为示例，在本公开实施例中，n‑InyGa1‑yN层631的厚度为1nm。

[0094] 可选地，在n‑InyGa1‑yN层631中，0.1≤y≤0.3，在InxGa1‑xN量子阱层61中，0.2≤x≤0.5，且y＜x，作为示例，在本公开实施例中，x＝0.3，y＝0.15。

[0095] 可选地，n‑InyGa1‑yN层631中Si的掺杂浓度为1017cm‑3～1018cm‑3。n‑InyGa1‑yN层631中适量浓度的Si掺杂能够对InGaN材料中的缺陷空位进行较好地填充而修复位错，阻断位
错的进一步延伸，掺杂浓度过低不足以修复位错。作为示例，在本公开实施例中，Si的掺杂
17 ‑3
浓度为5×10 cm 。

[0096] 可选地，SiN层632的厚度为0.1nm～1nm。SiN层632的作用是阻挡In向GaN量子垒层62的渗透，并对电子和空穴具有限制作用，厚度过小则对于In的阻挡作用、对电子和空穴的
限制作用均较弱，但SiN层632的厚度过大会影响电子与空穴的复合，反而可能导致发光效
率降低，在0.1nm～1nm这一厚度范围内能够确保mini LED有较高的发光效率。

[0097] S27：在多量子阱层上生长低温p型层。

[0098] 如图9所示，在多量子阱层60上生长有低温p型层70。

[0099] 示例性地，低温p型层70为p型AlzGa1‑zN层，其中0.1

[0100] 可选地，低温p型层70的厚度可以为50nm～100nm。在本公开实施例中，低温p型层19 ‑3 21 ‑3
70的厚度为80nm。低温p型层70中Mg的掺杂浓度可以为5×10 cm ～10 cm 。

[0101] 低温p型层70的生长温度可以为700℃～800℃，生长压力可以为200torr～500torr。本公开实施例中，低温p型层70的生长温度为750℃，生长压力为300torr。

[0102] S28：在低温p型层上生长电子阻挡层。

[0103] 如图10所示，在低温p型层70上生长有电子阻挡层80。

[0104] 示例性地，电子阻挡层80为p型AlmGa1‑mN电子阻挡层，其中0.2

[0105] 可选地，电子阻挡层80的厚度可以为20nm～100nm。在本公开实施例中，电子阻挡层80的厚度为60nm。

[0106] 电子阻挡层80的生长温度可以为800℃～1000℃，生长压力可以为100torr～300torr。本公开实施例中，电子阻挡层80的生长温度为750℃，生长压力为300torr。

[0107] S29：在电子阻挡层上生长高温p型层。

[0108] 如图11所示，在电子阻挡层80上生长有高温p型层90。

[0109] 示例性地，高温p型层90为p型GaN层。

[0110] 可选地，高温p型层90的厚度可以为100nm～200nm。在本公开实施例中，高温p型层90的厚度为160nm。

[0111] 高温p型层90的生长温度可以为800℃～1000℃，生长压力可以为200torr～600torr。本公开实施例中，高温p型层90的生长温度为950℃，生长压力为400torr。

[0112] S30：在高温p型层上生长p型接触层。

[0113] 参照图1，在高温p型层90上生长有p型接触层100。

[0114] 示例性地，p型接触层100为p型GaN层。

[0115] 可选地，p型接触层100的厚度可以为10nm～50nm。在本公开实施例中，p型接触层100的厚度为30nm。

[0116] p型接触层100的生长温度可以为850℃～1000℃，生长压力可以为100torr～300torr。本公开实施例中，p型接触层100的生长温度为950℃，生长压力为200torr。p型接
20 ‑3 21 ‑3
触层100中Mg的掺杂浓度可以为10 cm ～10 cm 。

[0117] 在完成p型接触层100的生长后，可以在氮气气氛中进行退火处理，退火温度为650～850℃，退火处理时间为5～15分钟，然后降温至室温。

[0118] 在完成步骤S30后可以对外延片进行后续加工，以完成Mini LED的制作。

[0119] 在具体实现时，本公开实施例可以采用高纯H2或/和N2作为载气，采用TEGa或TMGa作为Ga源，TMIn作为In源，SiH4作为n型掺杂及，TMAl作为铝源，Cp2Mg作为p型掺杂剂。

[0120] 以上所述仅为本公开的可选实施例，并不用以限制本公开，凡在本公开的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。