缓冲器中的补偿偏移以及相关系统、方法及装置

摘要

本发明揭示缓冲器中的补偿偏移以及相关系统、方法及装置。一种设备包含缓冲器、控制电路及熔丝。所述缓冲器中的每一者包含输出及偏移调整输入。所述缓冲器中的每一者可经控制以响应于提供到所述偏移调整输入的偏移调整代码而调整输出电压电位的直流偏移。所述控制电路包含偏移锁存器组。所述缓冲器中的每一者的所述偏移调整输入可操作地耦合到所述偏移锁存器组中的不同一者。每一偏移锁存器组经配置以将所述偏移调整代码提供到对应缓冲器的所述偏移调整输入。所述熔丝经配置以将所述偏移调整代码提供到所述偏移锁存器组中的子组中的每一者。

权利要求

1.一种设备，其包括：

缓冲器，所述缓冲器中的每一者包含输出及偏移调整输入，所述缓冲器中的每一者可经控制以响应于提供到所述偏移调整输入的偏移调整代码而调整输出电压电位的直流偏移；

控制电路，其包含偏移锁存器组，所述缓冲器中的每一者的所述偏移调整输入可操作地耦合到所述偏移锁存器组中的不同一者，每一偏移锁存器组经配置以将所述偏移调整代码提供到对应缓冲器的所述偏移调整输入；及熔丝，其可操作地耦合到所述控制电路，所述熔丝经配置以将所述偏移调整代码提供到所述偏移锁存器组中的子组中的每一者。

2.根据权利要求1所述的设备，其中将在所述子组之外的每一其它偏移锁存器组设定为对应于零偏移调整的偏移调整代码。

3.根据权利要求1所述的设备，其中所述熔丝的数目小于所述偏移调整代码的位数目与所述缓冲器的数目之间的乘积。

4.根据权利要求1所述的设备，其中所述熔丝经配置以存储偏移信息组，每一偏移信息组对应于所述偏移锁存器组中的所述子组中的不同偏移锁存器组，每一偏移信息组包含所述偏移调整代码及锁存器选择信息，所述锁存器选择信息经配置以使得所述控制电路能够将所述偏移调整代码提供到其对应偏移锁存器组。

5.根据权利要求4所述的设备，其中：所述偏移锁存器组具有与其相关联的有序序列，每一偏移锁存器组具有与其相关联的所述有序序列的位置；

所述偏移锁存器组可操作地串联耦合以使沿着所述偏移锁存器组按所述有序序列提供到其的偏移调整代码连续地移位；且所述锁存器选择信息包含跳过代码，其指示偏移锁存器组的数目以便按所述有序序列跳过以获得与其相关联的所述有序序列的所述位置。

6.根据权利要求5所述的设备，其中所述控制电路进一步包括：移位寄存器，其可操作地耦合到所述熔丝，所述移位寄存器经配置以接收时钟信号，所述移位寄存器经配置以响应于所述时钟信号的循环而连续地提供所述偏移信息组的位；及计数器电路，其可操作地耦合到所述移位寄存器，所述计数器电路经配置以：从所述移位寄存器接收所述偏移信息组的所述连续提供的位；

向所述偏移锁存器组提供零偏移调整代码若干次，所述次数是响应于由所述跳过代码指示的偏移锁存器组的所述数目；及将所述偏移调整代码提供到所述偏移锁存器组。

7.根据权利要求6所述的设备，其中所述计数器电路包含：输出选择计数器，其经配置以在所述移位寄存器的输出与零偏移调整代码产生器之间选择性地切换所述计数器电路的输出；及锁存器时钟计数器，其经配置以提供经配置以对所述偏移锁存器组选择性地计时的锁存器时钟信号。

8.根据权利要求7所述的设备，其中所述零偏移调整代码产生器包含低电力供应电压电位电平。

9.根据权利要求4所述的设备，其中：所述偏移锁存器组中的每一者具有与其相关联的识别码；且对应于所述偏移锁存器组中的所述子组中的每一偏移锁存器组的所述锁存器选择信息包含与对应于所述锁存器选择信息的所述偏移锁存器组相关联的所述识别码。

10.根据权利要求9所述的设备，其中所述控制电路进一步包含：移位寄存器，其经配置以将所述偏移信息组的位连续地提供到所述移位寄存器的输出；及

开关电路，每一开关电路可操作地耦合于所述偏移锁存器组中的一者与所述移位寄存器之间，每一开关电路经配置以响应于与可操作地耦合到其的所述偏移锁存器组相关联的所述识别码而将所述移位寄存器的所述输出可操作地耦合到可操作地耦合到其的所述偏移锁存器组。

11.根据权利要求1所述的设备，其中：所述设备包含存储器装置；且

所述缓冲器包含所述存储器装置的输入缓冲器。

12.一种设备，其包括：

输入缓冲器，其包含偏移调整输入，所述输入缓冲器经配置以响应于提供到所述偏移调整输入的偏移调整代码而调整所述输入缓冲器的输出的直流偏移；

熔丝，其经配置以存储所述偏移调整代码的对应于非零偏移调整的子组；及控制电路，其可操作地耦合到所述熔丝及所述输入缓冲器的所述偏移调整输入，所述控制电路经配置以将所述偏移调整代码的所述子组提供到对应输入缓冲器的所述偏移调整输入。

13.根据权利要求12所述的设备，其中：所述输入缓冲器与有序序列相关联，每一输入缓冲器与所述有序序列中的位置相关联；

所述熔丝进一步经配置以存储与所述偏移调整代码相关联的跳过代码，所述跳过代码经配置以指示在对应于偏移调整代码的所述子组的所述输入缓冲器之间按所述有序序列的输入缓冲器的数目；且

所述控制电路经配置以响应于所述跳过代码而提供所述偏移调整代码的所述子组。

14.根据权利要求12所述的设备，其中所述控制电路包含偏移锁存器组，其可操作地耦合到所述输入缓冲器的所述偏移调整输入，所述偏移锁存器组经配置以将所述偏移调整代码提供到所述输入缓冲器的所述偏移调整输入。

15.根据权利要求14所述的设备，其中所述偏移锁存器组可根据所述输入缓冲器的有序序列操作地串联耦合以使得所述偏移调整代码能够沿着所述偏移锁存器组连续地移位到与所述偏移调整代码相关联的所述偏移锁存器组。

16.根据权利要求15所述的设备，其中所述控制电路进一步包含计数器电路，其经配置以响应于跳过代码而选择性地将所述偏移锁存器组可操作地耦合到熔丝输出。

17.根据权利要求12所述的设备，其中：所述输入缓冲器与识别码相关联；

所述熔丝进一步经配置以存储所述识别码中与对应于所述偏移调整代码的所述子组的所述输入缓冲器相关联的那些识别码；且所述控制电路经配置以响应于所述识别码而提供所述偏移调整代码的所述子组。

18.一种计算系统，其包括：存储器装置，其包含：

输入缓冲器，其与有序序列相关联，所述输入缓冲器与所述有序序列中的位置相关联，所述输入缓冲器包含偏移调整输入，所述输入缓冲器经配置以响应于提供到所述偏移调整输入的偏移调整代码而调整所述输入缓冲器的输出的直流偏移；

熔丝，其经配置以仅存储所述偏移调整代码的对应于非零偏移调整的子组，所述熔丝进一步经配置以存储与所述偏移调整代码相关联的跳过代码，所述跳过代码经配置以指示在对应于偏移调整代码的所述子组的所述输入缓冲器之间按所述有序序列的输入缓冲器的数目；及

控制电路，其可操作地耦合到所述熔丝及所述输入缓冲器的所述偏移调整输入，所述控制电路经配置以响应于所述跳过代码而将所述偏移调整代码的所述子组提供到对应输入缓冲器的所述偏移调整输入。

19.根据权利要求18所述的计算系统，其中所述输入缓冲器经配置以在所述存储器装置的数据输入/输出线处缓冲数据信号。

20.根据权利要求18所述的计算系统，其进一步包括：一或多个处理器，其可操作地耦合到所述存储器装置；

一或多个非易失性数据存储装置，其可操作地耦合到所述一或多个处理器；

一或多个输入装置，其可操作地耦合到所述一或多个处理器；及一或多个输出装置，其可操作地耦合到所述一或多个处理器。

说明书

缓冲器中的补偿偏移以及相关系统、方法及装置

[0001] 优先权主张

[0002] 本申请案主张于2019年10月10日提出申请的用于“缓冲器中的补偿偏移以及相关系统、方法及装置(Compensating Offsets in Buffers and Related Systems,Methods,
and Devices)”的美国专利申请案序列号16/598,905的申请日期的权益。

技术领域

[0003] 本发明一般来说涉及缓冲器中的偏移补偿，且更具体来说涉及存储器装置的输入缓冲器中的偏移补偿。

背景技术

[0004] 存储器芯片(例如动态随机存取存储器(DRAM)芯片)有时包含数据输入/输出(DQ)引脚，其经配置以从其它电子装置接收数据输入/输出(I/O)信号且将数据输入/输出(I/O)
信号传输到其它电子装置(例如，控制电路可操作地耦合到DQ引脚)。DQ引脚处的输入缓冲
器对在DQ引脚处接收的数据I/O信号进行缓冲。

发明内容

[0005] 在一些实施例中，一种设备包含缓冲器。所述缓冲器中的每一者包含输出及偏移调整输入。所述缓冲器中的每一者经控制以响应于提供到所述偏移调整输入的偏移调整代
码而调整输出电压电位的直流偏移。电子装置也包含控制电路，其包含偏移锁存器组。所述
缓冲器中的每一者的所述偏移调整输入可操作地耦合到所述偏移锁存器组中的不同一者。
每一偏移锁存器组经配置以将所述偏移调整代码提供到对应缓冲器的所述偏移调整输入。
所述电子装置进一步包含熔丝。所述熔丝可操作地耦合到所述控制电路。所述熔丝经配置
以将所述偏移调整代码提供到所述偏移锁存器组中的子组中的每一者。

[0006] 在一些实施例中，一种设备包含输入缓冲器、熔丝及控制电路。所述输入缓冲器包含偏移调整输入。所述输入缓冲器经配置以响应于提供到所述偏移调整输入的偏移调整代
码而调整所述输入缓冲器的输出的直流偏移。所述熔丝经配置以仅存储所述偏移调整代码
的对应于非零偏移调整的子组。所述控制电路可操作地耦合到所述熔丝及所述输入缓冲器
的所述偏移调整输入。所述控制电路经配置以将所述偏移调整代码的所述子组提供到对应
输入缓冲器的所述偏移调整输入。

[0007] 在一些实施例中，一种计算系统包含存储器装置，其包含输入缓冲器、熔丝及控制电路。所述输入缓冲器与有序序列相关联。所述输入缓冲器与所述有序序列中的位置相关
联。所述输入缓冲器包含偏移调整输入。所述输入缓冲器经配置以响应于提供到所述偏移
调整输入的偏移调整代码而调整所述输入缓冲器的输出的直流偏移。所述熔丝经配置以仅
存储所述偏移调整代码的对应于非零偏移调整的子组。所述熔丝进一步经配置以存储与所
述偏移调整代码相关联的跳过代码。所述跳过代码经配置以指示在对应于偏移调整代码的
所述子组的所述输入缓冲器之间按所述有序序列的输入缓冲器的数目。所述控制电路可操
作地耦合到所述熔丝及所述输入缓冲器的所述偏移调整输入。所述控制电路经配置以响应
于所述跳过代码而将所述偏移调整代码的所述子组提供到对应输入缓冲器的所述偏移调
整输入。

附图说明

[0008] 虽然本发明以尤其指出且明显地主张特定实施例的权利要求书结束，但当结合附图一起阅读时可依据以下说明较容易地确定本发明的范围内的实施例的各种特征及优点，
其中：

[0009] 图1是根据一些实施例的存储器装置的混合示意图；

[0010] 图2是根据一些实施例的存储器装置的电路示意性图解说明，其为图1的存储器装置的实例；

[0011] 图3是根据一些实施例图解说明存储器装置的输入缓冲器的实例性偏移分布的直方图；

[0012] 图4是存储器装置的电路示意性图解说明，其为图1的存储器装置的实例；

[0013] 图5是存储器装置的电路示意性图解说明，其为图1的存储器装置的实例；

[0014] 图6是图解说明图5的存储器装置的计数器电路的可操作实例的实例性情景；

[0015] 图7是根据一些实施例的图5的存储器装置的计数器电路的混合示意性图解说明；

[0016] 图8是根据一些实施例的图7的计数器电路的输出选择计数器的电路示意性图解说明；

[0017] 图9是在图6的实例性情景期间用于图5的存储器装置及图7的计数器电路的信号时序图；且

[0018] 图10是根据一些实施例的计算系统的框图。

具体实施方式

[0019] 在以下详细说明中，参考形成其一部分且其中通过图解说明方式展示其中可实践本发明的实施例的特定实例的附图。充分详细地描述这些实施例以使得所属领域的技术人
员能够实践本发明。然而，可在不背离本发明的范围的情况下利用本文中启用的其它实施
例且可做出结构、材料及过程改变。

[0020] 本文中所呈现的图解说明并不意指任何特定方法、系统、装置或结构的实际视图，而仅为用以描述本发明的实施例的理想化表示。在一些例项中，为方便读者，各个图式中的
类似结构或组件可保持相同或类似编号；然而，编号的类似性并不意味着所述结构或组件
必然在大小、组合物、配置或任何其它性质上等同。

[0021] 以下说明可包含用以帮助使得所属领域的技术人员能够实践所揭示实施例的实例。使用术语“例示性”、“通过实例”及“举例来说”意指相关说明是解释性的，且尽管本发明
的范围打算囊括实例及合法等效内容，但使用此些术语并不打算将实施例或本发明的范围
限制于特定组件、步骤、特征、功能等等。

[0022] 将易于理解，如在本文中一般来说所描述且在图式中所图解说明，实施例的组件可以各种各样的不同配置来进行布置及设计。因此，各种实施例的以下说明并不打算限制
本发明的范围，而是仅仅表示各种实施例。虽然实施例的各个方面可呈现于图式中，但除非
另有明确指示，否则所述图式未必按比例绘制。

[0023] 此外，所展示及所描述的特定实施方案仅为实例性的，且除非本文中另有规定，否则不应被解释为实施本发明的仅有方式。可以框图形式展示元件、电路及功能，以便不会因
不必要细节使本发明模糊不清。相反地，所展示及所描述的特定实施方案仅为实例性的，且
除非本文中另有规定，否则不应被解释为实施本发明的仅有方式。另外，块定义及各种块之
间的逻辑分割为特定实施方案的典范。所属领域的技术人员将易于明了，可通过众多其它
分割解决方案实践本发明。对于大多数部分，已省略关于定时考虑的细节及类似物，其中此
些细节对获得对本发明的完全理解并非必要且在所属领域的技术人员的能力范围内。

[0024] 所属领域的技术人员将理解，可使用各种不同科技及技术中的任一者来表示信息及信号。出于呈现及说明清晰目的，一些图式可将信号图解说明为单个信号。所属领域的技
术人员将理解，信号可表示信号总线，其中所述总线可具有各种位宽度且本发明可在包含
单个数据信号的任何数目个数据信号上实施。

[0025] 结合本文中所揭示的实施例描述的各种说明性逻辑块、模块及电路可藉助通用处理器、专用处理器、数字信号处理器(DSP)、集成电路(IC)、应用专用集成电路(ASIC)、现场
可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或经设
计以执行本文中所描述的功能的其任一组合来实施或执行。通用处理器(在本文中也可称
为主机处理器或简称为主机)可为微处理器，但在替代方案中，处理器可为任何常规处理
器、控制器、微控制器或状态机。处理器也可实施为计算装置的组合，例如DSP与微处理器、
多个微处理器、结合DSP核心的一或多个微处理器或任一其它此配置的组合。包含处理器的
通用计算机被视为专用计算机，而通用计算机经配置以执行与本发明的实施例相关的计算
指令(例如，软件代码)。

[0026] 可依据被描绘为流程表、流程图、结构图或框图的过程描述实施例。尽管流程表可将操作动作描述为顺序过程，但可以另一序列并行地或大致上同时执行这些动作中的众多
者。另外，可重新布置动作的次序。过程可对应于方法、线程、功能、程序、子例程、子程序、其
它结构或其组合。此外，可在硬件、软件或两者中实施本文中所揭示的方法。如果在软件中
实施，则所述功能可作为一或多个指令或代码存储在计算机可读媒体上或通过计算机可读
媒体传输。计算机可读媒体包含计算机存储媒体及包含促进将计算机程序从一个位置传送
到另一位置的任一媒体的通信媒体两者。

[0027] 除非明确陈述此限制，否则本文中使用例如“第一”、“第二”等等的名称对元件的任何提及并不限制那些元件的数量或次序。而是，这些名称可在本文中用作将两个或更多
个元件或元件的例项区分开的方便方法。因此，对第一及第二元件的提及并不意味着在那
里可采用仅两个元件或第一元件必须以某一方式先于第二元件。另外，除非另有陈述，否则
一组元件可包括一个或多个元件。

[0028] 如本文中所使用，参考给定参数、性质或条件的术语“大致上”意指且包含所属领域的技术人员将理解的以小变化程度(例如(举例来说)在可接受制造公差内)满足给定参
数、性质或条件的程度。通过实例方式，取决于大致上满足的特定参数、性质或条件，所述参
数、性质或条件可为至少90％满足、至少95％满足或甚至至少99％满足。

[0029] 与其输入相比，输入缓冲器(例如，在存储器芯片中用于数据输入/输出的输入缓冲器)可在其输出处具有直流电压偏移。由于现代电子器件的经增加速度及经减小电压，因
此输入缓冲器偏移的补偿已变得重要。在具有可控制偏移的输入缓冲器中，可补偿偏移。举
例来说，这些输入缓冲器可包含偏移调整输入，其经配置以接受指示补偿输入缓冲器的内
建偏移的偏移调整的偏移调整代码。可将指示偏移电压调整的安装以补偿偏移的偏移调整
代码提供到偏移调整输入。可将偏移调整代码存储(例如，使用熔丝或一些其它数据存储媒
体)且提供到偏移调整输入以补偿偏移。

[0030] 图1是根据一些实施例的存储器装置100的混合示意图。存储器装置100包含数据输入102(例如，DQ0、DQ1、DQ2、DQ3、…、DQM)，其可操作地耦合到输入缓冲器104(例如，输入
缓冲器110、输入缓冲器112、输入缓冲器114、输入缓冲器116、输入缓冲器118)。输入缓冲器
104(其可为差分类型缓冲器)经配置以缓冲提供到数据输入102的数据信号。输入缓冲器
104中的每一者包含参考电压输入(用于输入缓冲器110的VREF0、用于输入缓冲器112的
VREF1、用于输入缓冲器114的VREF2、用于输入缓冲器116的VREF3、用于输入缓冲器118的
VREFM)。输入缓冲器104可使用参考电压输入来比较输入数据信号以确定输入数据信号的
逻辑电平。

[0031] 存储器装置100也包含控制电路106，其可操作地耦合到输入缓冲器104。控制电路106经配置以控制输入缓冲器104的偏移。控制电路106包含偏移锁存器组130(例如，偏移锁
存器组120、偏移锁存器组122、偏移锁存器组124、偏移锁存器组126、偏移锁存器组128)，其
被耦合到输入缓冲器104的偏移调整输入。偏移锁存器组130中的每一者经配置以将偏移调
整代码提供到输入缓冲器104中的一者以补偿输入缓冲器104的偏移。

[0032] 存储器装置100进一步包含熔丝108，其可操作地耦合到控制电路106。熔丝108经配置以存储输入偏移代码的至少一部分以便使得控制电路106能够将输入偏移代码设定到
偏移锁存器组130。

[0033] 在操作中，控制电路106使用存储在熔丝108中的输入偏移代码来将输入偏移代码设定到偏移锁存器组130。因此，偏移锁存器组130将输入偏移代码提供到输入缓冲器104，
从而补偿输入缓冲器104的偏移。在输入缓冲器104被适当补偿的情况下，输入缓冲器104可
用于缓冲从数据输入102接收的数据信号。

[0034] 在一些实施例中，偏移调整代码可包含多个位代码。通过非限制性实例方式，偏移调整代码可为二位代码，从而提供四个完全不同的偏移调整代码值。在一些实施例中，偏移
调整代码中的一者可对应于零偏移调整。在一些实施例中，偏移调整代码中的一或多者可
对应于正偏移调整量。在一些实施例中，偏移调整代码中的一或多者可对应于负偏移调整
量。由于在一些实施例中，偏移调整代码可包含多个位，因此偏移锁存器组130中的每一组
可包含充足数目个锁存器以容纳每一偏移调整代码中的位数目。举例来说，在其中偏移调
整代码为两位偏移调整代码的实施例中，至少两个锁存器可包含于偏移锁存器组130中的
每一组中以容纳两位偏移调整代码。作为另一实例，在其中偏移调整代码为四位偏移调整
代码的实施例中，至少四个锁存器可包含于偏移锁存器组130中的每一组中以容纳四位偏
移调整代码。

[0035] 熔丝108的数目可至少部分地取决于输入缓冲器104的数目及每一偏移调整代码中的位数目。在一些实施例中，熔丝108存储偏移调整代码中的每一者。在此些实施例中，熔
丝108的最小数目为输入缓冲器104的数目与每一偏移调整代码中的位数目之间的乘积。在
此些实施例中，在存储器装置100包含1024个输入缓冲器且使用两位偏移调整代码的情况
下，熔丝108的最小数目将为2048个熔丝。图2图解说明其中熔丝108存储偏移调整代码中的
每一者的存储器装置100的实例。

[0036] 图2是根据一些实施例的存储器装置200的电路示意性图解说明，其为图1的存储器装置100的实例。存储器装置200类似于图1的存储器装置100。举例来说，存储器装置200
包含类似于图1的输入缓冲器104的输入缓冲器204(输入缓冲器210、输入缓冲器212、输入
缓冲器214、输入缓冲器216、输入缓冲器218)。存储器装置200也包含控制电路206，其包含
可操作地耦合到输入缓冲器204的偏移锁存器组230(偏移锁存器组220、偏移锁存器组222、
偏移锁存器组224、偏移锁存器组226、偏移锁存器组228)。偏移锁存器组230可操作地耦合
到输入缓冲器204的偏移调整输入。偏移锁存器组230经配置以将指示对输入缓冲器204进
行补偿偏移调整以补偿输入缓冲器204的偏移的偏移调整代码存储且提供到输入缓冲器
204的偏移调整输入。

[0037] 存储器装置200也包含熔丝208，其包含用于存储于其上的输入缓冲器204中的每一者的偏移调整代码。举例来说，熔丝208可经配置以存储下文展示于表1中的信息。

[0038] 表1

[0039]

[0040] 熔丝208可操作地耦合到移位寄存器202，所述移位寄存器可操作地耦合到偏移锁存器组220及时钟信号234。当时钟信号234进行循环时，移位寄存器202通过熔丝输出232将
由熔丝208存储的偏移调整代码移位(每时钟循环一个位)到偏移锁存器组230。偏移锁存器
组230可操作地串联耦合且各自可操作地耦合到时钟信号234。当时钟信号234进行循环时，
偏移锁存器组230沿着偏移锁存器组230使偏移调整代码从偏移锁存器组220朝向偏移锁存
器组228连续地移位。图2展示由移位寄存器202提供的熔丝输出232，其中串行地提供对应
于存储在熔丝208中的偏移调整代码的位DQM‑1、DQM‑0、...、DQ3‑0、DQ2‑1、DQ2‑0、DQ1‑1、
DQ1‑0、DQ0‑1及DQ0‑0。

[0041] 继而，偏移锁存器组230将通过熔丝输出232接收的偏移调整代码从偏移锁存器组220移位(每次一个时钟循环)到偏移锁存器组228。图2展示时钟信号234的实例。时钟信号
234包含时钟循环1到两倍N(2N)(1、2、3、4、5、6、7、2N‑1、2N)，其中N为输入缓冲器204的数目
且每一偏移调整代码中的位数目为二。在其中每一偏移调整代码中仅包含单个位的实施例
中，将使用N个时钟循环。在其中每一偏移调整代码中包含位数目X的实施例中，将使用XN个
时钟循环(例如，X可为大于或等于一的任一整数)。熔丝输出232包含分别以时钟循环1、2、
3、4、5、6、7、...、2N‑1及2N由移位寄存器202移位到偏移锁存器组230的位DQ0‑0、DQ0‑1、
DQ1‑0、DQ1‑1、DQ2‑0、DQ2‑1、DQ3‑0、...、DQM‑0、DQM‑1，其中M比N少一。在2N个时钟循环之
后，偏移锁存器组230中的每一者包含对应于耦合到其的输入缓冲器204中的一者的适当偏
移调整代码。

[0042] 由于图2的存储器装置200基于由熔丝208存储且从熔丝208连续地移位到偏移锁存器组230的全部偏移调整代码而操作，因此熔丝208的数目为至少输入缓冲器204的数目N
乘以每一偏移调整代码的位数目。在其中存在1024个输入缓冲器204(N＝1024，M＝1023)且
使用两位偏移调整代码的情形中，熔丝208包含专用于偏移调整代码的至少2048个熔丝108
(1024*2＝2048)，此为相对大数目个熔丝208。然而，并非全部熔丝208均具有在可接受值范
围之外的偏移。

[0043] 图3是根据一些实施例图解说明存储器装置(例如，图1的存储器装置100)的输入缓冲器的实例性偏移分布的直方图300。直方图300包含零偏移标记302、最小可接受偏移标
记304及最大可接受偏移标记306。如可通过检验直方图300观看到，大多数输入缓冲器具有
可接受偏移308。仅少数输入缓冲器具有不可接受偏移310，其处于由最小可接受偏移标记
304及最大可接受偏移标记306定义的可接受偏移范围之外。通过非限制性实例方式，可接
受偏移范围可介于约‑20毫伏特(mV)与+20mV之间(尽管可接受范围可取决于本发明的特定
实施方案)。

[0044] 在一些实施例中，仅约百分之十(10％)的输入缓冲器可具有不可接受偏移310(例如，可接受偏移范围之外的偏移)。作为结果，在图2的存储器装置200中，假定仅约10％的输
入缓冲器204具有不可接受偏移310，则不需要百分之九十(90％)的熔丝208，这是因为不需
要针对90％的熔丝208的偏移调整代码。

[0045] 再次参考图1，在一些实施例中，熔丝108仅存储偏移调整代码的子组。通过非限制性实例方式，在当仅10％的熔丝108具有不可接受偏移310(图3)的例项中，熔丝108可存储
仅10％的偏移调整代码。因此，熔丝108的数目可小于输入缓冲器104的数目与每一偏移调
整代码中的位数目之间的乘积。在此些实施例中，在其中存储器装置100包含1024个输入缓
冲器且使用两位偏移调整代码的情况下，熔丝108的数目将小于2048个熔丝。图4及图5图解
说明存储器装置100的实例，其中熔丝108存储少于全部偏移调整代码。在此些实施例中，熔
丝108可针对具有不可接受偏移310的输入缓冲器104中的那些输入缓冲器而存储偏移信息
组。偏移信息组中的每一者包含偏移调整代码及使得控制电路106能够将偏移调整代码提
供到偏移锁存器组130中的适当偏移锁存器组的锁存器选择信息。在一些实施例中，锁存器
选择信息包含识别偏移锁存器组130中的哪一个对应于偏移调整代码(例如，图4)的识别
码。在一些实施例中，锁存器选择信息包含指示按偏移锁存器组130的有序序列的偏移锁存
器组130的数目的跳过代码，以进行跳过以便获得对应于偏移调整代码的适当偏移锁存器
组的位置。

[0046] 图4是存储器装置400的电路示意性图解说明，其为图1的存储器装置100的实例。存储器装置400包含类似于图1的输入缓冲器104的输入缓冲器404(例如，输入缓冲器
410、...、输入缓冲器412)、类似于图1的熔丝108的熔丝408及可操作地耦合于熔丝408与输
入缓冲器404之间的控制电路406。控制电路406包含类似于图1的偏移锁存器组130的偏移
锁存器组430(偏移锁存器组422、偏移锁存器组424)。偏移锁存器组430可操作地耦合到输
入缓冲器404的偏移调整输入以调整具有不可接受偏移310(图3)的输入缓冲器404的子组
中的那些输入缓冲器的偏移。偏移锁存器组430中的每一者具有与其相关联的识别码。

[0047] 对于具有不可接受偏移310的输入缓冲器404的子组中的每一输入缓冲器，熔丝408包含存储于其上的偏移调整代码及与输入缓冲器404及可操作地耦合到其的偏移锁存
器组(例如，偏移锁存器组422、偏移锁存器组424)中的一者相关联的识别码。举例来说，熔
丝408可包含下文图解说明于表2中的偏移信息：

[0048] 表2

[0049]

[0050] 表2包含总共M+1个偏移信息组(M+1个偏移调整代码及识别码组)。而且，表2的偏移调整代码为两位偏移调整代码。此外，表2的识别码为Y位偏移调整代码，其中Y＝上舍入
(log2(N))(例如，在N＝1024的情形下，Y＝10)。对应于在与由熔丝408存储的偏移信息相关
联的子组之外的输入缓冲器404的偏移锁存器组430中的那些偏移锁存器组可以默认方式
设定为零偏移调整值，以控制输入缓冲器404中的对应输入缓冲器在其具有可接受偏移308
(图3)时具有零偏移调整。

[0051] 控制电路406包含可操作地耦合到熔丝408的移位寄存器402。在一些实施例中，此移位寄存器402可包含于包含熔丝408的熔丝块或熔丝阵列设备中。移位寄存器402经配置
以响应于时钟信号(未展示)的循环而连续地逐位提供识别码及偏移调整代码。控制电路
406包含开关电路，其包含可操作地耦合于移位寄存器402与偏移锁存器组430之间的开关
(开关426、开关428)及可操作地耦合到识别锁存器组(识别锁存器组414、...、识别锁存器
组416)的开关控制逻辑(开关控制逻辑418、...、开关控制逻辑420)。识别锁存器组(414、
416)可操作地耦合到移位寄存器402以接收由移位寄存器402提供的识别码。识别锁存器组
也可操作地耦合到时钟信号(未展示)以使得能够沿着识别锁存器组将识别码的位从移位
寄存器402移位。每一开关控制逻辑经配置以选择性地切换其对应开关(例如，对应于开关
426的开关控制逻辑418、...、对应于开关428的开关控制逻辑420)以便响应于接收其识别
码的其识别锁存器组而将偏移锁存器组430中的对应偏移锁存器组可操作地耦合到移位寄
存器402。在适当开关闭合的情况下，将偏移调整代码中的适当偏移调整代码传输到偏移锁
存器组430中的适当偏移锁存器组。

[0052] 通过非限制性实例方式，移位寄存器402可将与偏移锁存器组422相关联的识别码提供到识别锁存器组(识别锁存器组414、识别锁存器组416)。由于仅开关控制逻辑418经编
程以响应于与偏移锁存器组422相关联的识别码而控制其开关(开关426)闭合，因此开关控
制逻辑418将开关426闭合，且其它开关控制逻辑(例如，开关控制逻辑420)保持其对应开关
(例如，开关428)断开。在开关426闭合的情况下，将对应于输入缓冲器410的偏移调整代码
提供到偏移锁存器组422，从而将输入缓冲器410的偏移调整到适当电平。

[0053] 也通过非限制性实例方式，移位寄存器402可将与偏移锁存器组424相关联的识别码提供到识别锁存器组(识别锁存器组414、识别锁存器组416)。由于仅开关控制逻辑420经
编程以响应于与偏移锁存器组424相关联的识别码而控制其开关(开关428)闭合，因此开关
控制逻辑420将开关428闭合，且其它开关控制逻辑(例如，开关控制逻辑418)保持其对应开
关(例如，开关426)断开。在开关428闭合的情况下，将对应于输入缓冲器412的偏移调整代
码提供到偏移锁存器组424，从而将输入缓冲器412的偏移调整到适当电平。

[0054] 在一个特定非限制性实例中，输入缓冲器404的总数目可为1024，且具有不可接受偏移310的这些输入缓冲器404的总数目可为输入缓冲器404的约10％，即，具有不可接受偏
移310的输入缓冲器404约为一百个。因此，存储在熔丝408中的偏移信息组的总数目可为约
100(例如，M＝99)。由于输入缓冲器404的总数目为1024，因此十位识别码需要将唯一识别
10
码提供到1024个输入缓冲器404中的每一者(2 ＝1024)。尽管在此实例中，熔丝408存储每
输入缓冲器十二个总位(假定两位偏移调整代码)，但仅存储100个偏移信息组，总计1200个
总位(100个信息组乘以每信息组12个位就是1200)。因此，在此实例中，可使用正好1200个
熔丝将适当偏移提供到输入缓冲器404中的每一者以存储偏移信息。相比来说，存储器装置
200将在其熔丝208中存储2048个位的偏移调整代码(2个位乘以1024个输入缓冲器204就是
2048个位)，且将使用至少2048个熔丝来存储偏移调整代码(图2)。作为结果，即使与图2的
熔丝208相比(例如，比较表1与表2)每输入缓冲器的大数目个位由图4的熔丝408存储，但图
4的熔丝408存储较少总位的信息，这是因为熔丝408存储仅用于少数输入缓冲器404的偏移
信息。只要以下不等式保持为真，则存储器装置400就使用比将由存储器装置200使用的熔
丝208少的熔丝408：

[0055]

[0056] 其中Nbits为每一偏移调整代码中的位数目，Nbuffs为输入缓冲器404的总数目，且P为具有不可接受偏移310的输入缓冲器404的数目与输入缓冲器404的总数目Nbuffs之间的比
率。在其中Nbits＝2且Nbuffs＝1024的实例中，如果P小于0.1667(16.67％)，则输入缓冲器404
就使用比存储器装置200的熔丝208少的熔丝408。

[0057] 图5是存储器装置500的电路示意性图解说明，其为图1的存储器装置100的实例。存储器装置500包含类似于图1的输入缓冲器104的输入缓冲器504(例如，输入缓冲器510、
输入缓冲器512、输入缓冲器514、输入缓冲器516、输入缓冲器518)、类似于图1的熔丝108的
熔丝508及可操作地耦合于熔丝508与输入缓冲器504之间的控制电路506。控制电路506包
含类似于图1的偏移锁存器组130的偏移锁存器组530(偏移锁存器组520、偏移锁存器组
522、偏移锁存器组524、偏移锁存器组526、偏移锁存器组528)。偏移锁存器组530可操作地
耦合到输入缓冲器504的偏移调整输入以调整具有不可接受偏移310(图3)的输入缓冲器
504的一子组中的那些输入缓冲器的偏移。偏移锁存器组530具有与其相关联的有序序列。
偏移锁存器组530中的每一者具有与其相关联的有序序列的位置。偏移锁存器组530可根据
所述有序序列操作地串联耦合。

[0058] 对于具有不可接受偏移310的输入缓冲器504的子组中的每一输入缓冲器，熔丝508包含存储于其上的与输入缓冲器504中的一者及可操作地耦合到其的偏移锁存器组530
中的一者相关联的偏移信息组。偏移信息组中的每一者包含偏移调整代码及跳过代码。跳
过代码指示偏移锁存器组530的数目以便按有序序列跳过以获得与具有不可接受偏移310
的输入缓冲器504相关联的偏移锁存器组530中的那些偏移锁存器组的位置。举例来说，熔
丝508可包含下文图解说明于表3中的偏移信息：

[0059] 表3

[0060]

[0061] 表3包含总共M+1个偏移信息组(M+1个偏移调整代码及跳过代码组)。而且，表3的偏移调整代码为两位偏移调整代码。此外，表3的跳过代码为Z位偏移调整代码。

[0062] 控制电路506包含可操作地耦合到熔丝508的移位寄存器502。移位寄存器502经配置以响应于从计数器电路700接收的移位寄存器的时钟信号540的循环而连续地提供(逐位
提供)包含偏移调整代码及跳过代码的熔丝输出532。移位寄存器502经配置以将熔丝输出
532提供到计数器电路700。

[0063] 控制电路506也包含计数器电路700。计数器电路700经配置以接收时钟信号534，将时钟信号540提供到移位寄存器502，且将包含偏移调整代码的串行流的计数器输出536
提供到偏移锁存器组530。计数器电路700也经配置以提供打算用于使锁存器循环的时钟信
号538。计数器电路700经配置以使用时钟信号538使沿着偏移锁存器组530在计数器输出
536处提供的位从偏移锁存器组520连续地移位到偏移锁存器组528。因此，计数器电路700
经配置以控制位从移位寄存器502且穿过偏移锁存器530的流动。

[0064] 计数器电路700经配置以经由计数器输出536向偏移锁存器组530提供零偏移调整代码若干次，所述次数是响应于由跳过代码指示的偏移锁存器组的数目。计数器电路700也
经配置以在提供零偏移调整代码的数目之后通过计数器输出536将偏移调整代码提供到偏
移锁存器组530。下文将参考图7论述关于计数器电路700的实例的更多细节。

[0065] 每一跳过代码中的位数目指定偏移锁存器组530的数目及可在为给定非零偏移调整代码的偏移锁存器组530之间进行跳过的其对应输入缓冲器504。举例来说，在每一跳过
代码包含八个位的情况下，偏移锁存器组530及可被跳过的其对应输入缓冲器504的总数目
为256。

[0066] 图6是图解说明图5的存储器装置500的计数器电路700的可操作实例的实例性情景600。一起参考图5及图6，情景600包含实例性熔丝输出532，其包含偏移信息组602(例如，
偏移信息组604、偏移信息组606、偏移信息组608)。偏移信息组604包含设定为数目2
(00000010)的跳过代码610及设定为“01”的偏移调整代码616。作为结果，位置0及1处的偏
移锁存器组(对应于偏移锁存器组530的线的末端)被跳过(亦即，设定为零偏移调整代码)，
且将位置2处的偏移锁存器组(圈出以指示其未被跳过)设定为偏移调整代码616“01”。

[0067] 偏移信息组606包含0(00000000)的跳过代码612及“01”的偏移调整代码618。作为将跳过代码612设定为0的结果，偏移锁存器组未被跳过，且将位置3处的偏移锁存器组(圈
出以指示其未被跳过)设定为偏移调整代码618“01”。

[0068] 偏移信息组608包含16(00010000)的跳过代码614及设定为“01”的偏移调整代码620。作为跳过代码614被设定为16的结果，位置4到19处的16个偏移锁存器组被跳过(亦即，
设定为零偏移调整代码)，且将位置20处的偏移锁存器组(圈出以指示其未被跳过)设定为
偏移调整代码620“01”。

[0069] 尽管未经展示，但偏移信息组602中的下一偏移信息组可包含59的跳过代码。因此，位置21到79处的59个偏移锁存器组可被跳过(亦即，设定为零偏移调整代码)，且将位置
80处的偏移锁存器组(圈出以指示其未被跳过)设定为由偏移调整代码指示的值，所述偏移
调整代码由偏移信息组602指示。偏移信息组602可继续直到偏移锁存器组530填充满偏移
调整代码为止。

[0070] 图7是根据一些实施例的图5的存储器装置500的计数器电路700的混合示意性图解说明。一起参考图5及图7，计数器电路700经配置以接收熔丝输出532及时钟信号534，且
提供用于移位寄存器的时钟信号540、用于锁存器的时钟信号538及计数器输出536。计数器
电路700包含输出选择计数器800、锁存器时钟计数器702、零偏移调整代码产生器704、输出
选择开关706、逻辑708、逻辑710及逻辑712。输出选择计数器800的位数目等于跳过代码的
位数目加一，偏移调整代码的位数目减一。通过非限制性实例方式，在使用八位跳过代码及
两位偏移调整代码的情况下，输出选择计数器800包含九位计数器且锁存器时钟计数器702
包含四位计数器。

[0071] 输出选择计数器800经配置以使用输出选择信号714来选择性地控制输出选择开关706将计数器输出536可操作地耦合到熔丝输出532及零偏移调整代码产生器704。可通过
由输出选择计数器800提供的输出选择信号714来控制输出选择开关706。在当逻辑708控制
用于移位寄存器的时钟信号540以致使移位寄存器502输出偏移调整代码位的时间周期期
间(在对应跳过代码指示偏移锁存器组530进行跳过以获得对应锁存器组的位置之后)，输
出选择计数器800控制输出选择开关706将计数器输出536可操作地耦合到熔丝输出532且
将偏移调整代码位引导到计数器输出536。在当计数器电路700正提供零偏移调整代码的时
间周期期间，输出选择计数器800控制输出选择开关706将计数器输出536可操作地耦合到
零偏移调整代码产生器704。下文关于图8论述关于输出选择计数器800的更多细节。

[0072] 在一些实施例中，零偏移调整代码产生器704包含设定为低电力供应电压电位电平(例如，VSS、接地等)的参考电压。举例来说，在其中零偏移调整代码为一系列零(例如，用
于两位零偏移调整代码的“00”)的实施例中，零偏移调整代码产生器704可连接到VSS，且当
输出选择开关706将计数器输出536耦合到零偏移调整代码产生器704时计数器输出536将
设定为零。

[0073] 锁存器时钟计数器702经配置以随着跳过代码的移位寄存器输出位而增加计数。当锁存器时钟计数器702已增加计数到跳过代码的末端(例如，对应于八位跳过代码的1到
7)时，逻辑708控制时钟信号540以使移位寄存器停止循环。在输出选择开关706经设定以将
零偏移调整代码产生器704可操作地耦合到计数器输出536的情况下，逻辑712控制时钟信
号538以使锁存器进行循环。逻辑712控制时钟信号538循环充足次数以将充足位移位到偏
移锁存器组530以便覆盖由跳过代码指示的零偏移调整代码的数目，从而将由跳过代码指
示的零偏移调整代码的数目移位到偏移锁存器组530。输出选择计数器800减小计数直到由
跳过代码指示的零偏移调整代码的数目移位到偏移锁存器组530为止，在所述点处，输出选
择计数器800使用输出选择信号714来控制输出选择开关706将熔丝输出532可操作地耦合
到计数器输出536。逻辑708控制时钟信号540进行循环，从而将偏移调整代码的位提供到计
数器输出536，且逻辑712继续使用于锁存器的时钟信号538循环以将偏移调整代码移位到
偏移锁存器组530。锁存器时钟计数器702对偏移调整代码的位进行计数直到达到偏移调整
代码的末端为止，在所述点处，逻辑712控制时钟信号538停止循环且将锁存器时钟计数器
702复位。针对存储在熔丝508中的每一偏移信息组重复此过程。

[0074] 图8是根据一些实施例的图7的计数器电路700的输出选择计数器800的电路示意性图解说明。输出选择计数器800包含可操作地耦合到逻辑802的移位器电路804(例如，八
位移位器)。输出选择计数器800经配置以减小计数对应于由跳过代码指示的零偏移调整代
码的数目的位数目。可将跳过代码提供到计数器锁存器806，且当锁存器时钟计数器702到
达用于跳过代码的计数的末端时可由锁存器时钟计数器702触发减小计数。

[0075] 图9是在图6的实例性情景600期间用于图5的存储器装置500及图7的计数器电路700的信号时序图900。一起参考图5、图6、图7及图9，施加到熔丝输出532的偏移信息组602
导致信号时序图900。此实例基于使用八位跳过代码及两位偏移调整代码的实施方案。所属
领域的技术人员将显而易见的是，可在不背离本发明的范围的情况下使用跳过代码及偏移
调整代码的其它位数目。

[0076] 在时间周期902期间，停用用于锁存器的时钟信号538且启用用于移位寄存器的时钟信号540以进行循环，从而致使移位寄存器502提供跳过代码610的位(00000010，或十进
制的2)。锁存器时钟计数器702响应于用于移位寄存器的时钟信号540而增加计数(例如，从
0到7；此数目由跳过代码确定)。输出选择信号714未经断言，从而控制输出选择开关706将
零偏移调整代码产生器704可操作地耦合到计数器输出536。当锁存器时钟计数器702完成
增加计数时，将跳过代码610提供到输出选择计数器800。

[0077] 在时间周期904期间，输出选择信号714维持未经断言且计数器输出536维持可操作地耦合到零偏移调整代码产生器704。停用用于移位寄存器的时钟信号540，锁存器时钟
计数器702停止增加计数，且输出选择计数器800减小计数直到2个零偏移调整代码已移位
到输入缓冲器504为止(例如，四个总位)。如先前所论述，在其中每一跳过代码包含八个位
的实例性情形中，255个跳过为可用的。当跳过数目大于256时，可使用两个八熔丝组。对于
这些两个熔丝组中的第一熔丝组，偏移调整代码可设定为“00”且跳过代码可设定为
“11111111”。对于这些两个熔丝组中的第二熔丝组，偏移调整代码可设定为目标值且跳过
代码可设定为跳过数目‑255。举例来说，DQ0到DQ259可不改变偏移调整代码，且DQ260可设
定为01，然后跳过代码610(图6)可设定为11111111，偏移调整代码616可设定为00，跳过代
码612可设定为00000101(260 255＝5)，且偏移调整代码618可设定为01。跳过代码610及偏
移调整代码616的值使得偏移调整代码成为DQ255＝00。这意味着DQ255的偏移不会改变，且
具有大数目个跳过(例如，基于每一跳过代码中的位数目而大于可用数目)变得可用。

[0078] 在时间周期906期间，输出选择信号714经断言，从而将熔丝输出532可操作地耦合到计数器输出536。启用用于移位寄存器的时钟信号540以进行循环且时钟信号538保持循
环，从而通过计数器输出536将偏移调整代码616(01)移位到偏移锁存器组530。锁存器时钟
计数器702增加计数直到偏移调整代码616的末端(例如，8到9；此数目由偏移调整代码确
定)为止，在所述点处，将锁存器时钟计数器702复位。LC计数器位宽度>＝log2(跳过代码的
位数目+偏移调整代码的位数目)。在上文所论述的实例性情形之后，log2(8+2)→LC计数器
位宽度＝4。

[0079] 在时间周期908期间，输出选择信号714未经断言，从而将零偏移调整代码产生器704可操作地耦合到计数器输出536。停用用于锁存器的时钟信号538，同时用于移位寄存器
的时钟信号540维持循环，从而致使移位寄存器502提供跳过代码612的位(00000000，或十
进制的0)。锁存器时钟计数器702响应于用于移位寄存器的时钟信号540而增加计数(例如，
从0到7)。当锁存器时钟计数器702完成增加计数时，将跳过代码612提供到输出选择计数器
800。由于跳过代码612为0，因此不通过计数器输出536将零偏移调整代码移位到偏移锁存
器组530。

[0080] 在时间周期910期间，输出选择信号714经断言，从而将熔丝输出532可操作地耦合到计数器输出536。用于移位寄存器的时钟信号540维持循环且启用用于锁存器的时钟信号
538以进行循环，从而通过计数器输出536将偏移调整代码618移位到偏移锁存器组530。锁
存器时钟计数器702增加计数直到偏移调整代码616的末端(例如，8到9)为止，在所述点处，
将锁存器时钟计数器702复位。

[0081] 在时间周期912期间，输出选择信号714未经断言，从而将零偏移调整代码产生器704可操作地耦合到计数器输出536。停用用于锁存器的时钟信号538，同时用于移位寄存器
的时钟信号540维持循环，从而致使移位寄存器502提供跳过代码614的位(00010000，或十
进制的16)。锁存器时钟计数器702响应于用于移位寄存器的时钟信号540而增加计数(例
如，从0到7)。当锁存器时钟计数器702完成增加计数时，将跳过代码614提供到输出选择计
数器800。

[0082] 在时间周期914期间，输出选择信号714维持未经断言且计数器输出536维持可操作地耦合到零偏移调整代码产生器704。停用用于移位寄存器的时钟信号540，锁存器时钟
计数器702停止增加计数，且输出选择计数器800减小计数直到16个零偏移调整代码已移位
到输入缓冲器504为止(例如，32个总位)。

[0083] 在时间周期916期间，输出选择信号714经断言，从而将熔丝输出532可操作地耦合到计数器输出536。启用用于移位寄存器的时钟信号540以进行循环且时钟信号538保持循
环，从而通过计数器输出536将偏移调整代码620(01)移位到偏移锁存器组530。锁存器时钟
计数器702增加计数直到偏移调整代码616的末端(例如，8到9)为止，在所述点处，将锁存器
时钟计数器702复位。

[0084] 图10是根据一些实施例的计算系统1000的框图。计算系统1000包含一或多个处理器1004，其可操作地耦合到一或多个存储器装置1002、一或多个非易失性数据存储装置
1010、一或多个输入装置1006及一或多个输出装置1008。在一些实施例中，计算系统1000包
含个人计算机(PC)，例如桌上型计算机、膝上型计算机、平板计算机、移动计算机(例如，智
能手机、个人数字助理(PDA)等)、网络服务器或其它计算机装置。

[0085] 在一些实施例中，一或多个处理器1004可包含中央处理单元(CPU)或其它处理器，其经配置以控制计算系统1000。在一些实施例中，一或多个存储器装置1002包含随机存取
存储器(RAM)，例如易失性数据存储装置(例如，动态RAM(DRAM)、静态RAM(SRAM)等)。在一些
实施例中，一或多个非易失性数据存储装置1010包含硬驱动器、固态驱动器、快闪存储器、
可擦除可编程只读存储器(EPROM)、其它非易失性数据存储装置或其任一组合。在一些实施
例中，存储器装置1002或非易失性数据存储装置1010中的至少一者包含存储器装置200、存
储器装置400及存储器装置500中的任何一或多者。在一些实施例中，一或多个输入装置
1006包含键盘1012、指向装置1014(例如，鼠标、跟踪板等)、麦克风1016、小键盘1018、扫描
仪1020、相机1022、其它输入装置或其任一组合。在一些实施例中，输出装置1008包含电子
显示器1024、扬声器1026、打印机1028、其它输出装置或其任一组合。

[0086] 在一些实施例中，一种设备包含缓冲器。所述缓冲器中的每一者包含输出及偏移调整输入。所述缓冲器中的每一者经控制以响应于提供到所述偏移调整输入的偏移调整代
码而调整输出电压电位的直流偏移。电子装置也包含控制电路，其包含偏移锁存器组。所述
缓冲器中的每一者的所述偏移调整输入可操作地耦合到所述偏移锁存器组中的不同一者。
每一偏移锁存器组经配置以将所述偏移调整代码提供到对应缓冲器的所述偏移调整输入。
所述电子装置进一步包含熔丝。所述熔丝可操作地耦合到所述控制电路。所述熔丝经配置
以将所述偏移调整代码提供到所述偏移锁存器组中的子组中的每一者。

[0087] 在一些实施例中，一种设备包含输入缓冲器、熔丝及控制电路。所述输入缓冲器包含偏移调整输入。所述输入缓冲器经配置以响应于提供到所述偏移调整输入的偏移调整代
码而调整所述输入缓冲器的输出的直流偏移。所述熔丝经配置以仅存储所述偏移调整代码
的对应于非零偏移调整的子组。所述控制电路可操作地耦合到所述熔丝及所述输入缓冲器
的所述偏移调整输入。所述控制电路经配置以将所述偏移调整代码的所述子组提供到对应
输入缓冲器的所述偏移调整输入。

[0088] 在一些实施例中，一种计算系统包含存储器装置，其包含输入缓冲器、熔丝及控制电路。所述输入缓冲器与有序序列相关联。所述输入缓冲器与所述有序序列中的位置相关
联。所述输入缓冲器包含偏移调整输入。所述输入缓冲器经配置以响应于提供到所述偏移
调整输入的偏移调整代码而调整所述输入缓冲器的输出的直流偏移。所述熔丝经配置以仅
存储所述偏移调整代码的对应于非零偏移调整的子组。所述熔丝进一步经配置以存储与所
述偏移调整代码相关联的跳过代码。所述跳过代码经配置以指示在对应于所述偏移调整代
码的子组的所述输入缓冲器之间按所述有序序列的输入缓冲器的数目。所述控制电路可操
作地耦合到所述熔丝及所述输入缓冲器的所述偏移调整输入。所述控制电路经配置以响应
于所述跳过代码而将所述偏移调整代码的所述子组提供到对应输入缓冲器的所述偏移调
整输入。

[0089] 如本发明中所使用，术语“模块”或“组件”可指代经配置以执行模块或组件及/或软件对象或软件例程的行为的特定硬件实施方式，所述行为可存储在计算系统的通用硬件
(例如，计算机可读媒体、处理装置等)上及/或由所述通用硬件执行。在一些实施例中，本发
明所描述的不同组件、模块、引擎及服务可实施为在计算系统上执行的对象或过程(例如，
作为单独的线程)。虽然本发明中所描述的系统及方法中的一些者一般来说描述为在软件
中实施(存储在通用硬件上及/或由通用硬件实施)，但特定硬件实施方案或软件与特定硬
件实施方案的组合也是可能及预期的。

[0090] 如本发明中所使用，提及多个元件的术语“组合”可包含全部元件的组合或元件中的一些者的各种不同子组合中的任一者。举例来说，短语“A、B、C、D或其组合”可指代：A、B、C
或D中的任一者；A、B、C及D中的每一者的组合；及A、B、C或D中的任一子组合(例如：A、B及C；
A、B及D；A、C及D；B、C及D；A及B；A及C；A及D；B及C；B及D；或C及D)。

[0091] 本发明中且特定而言所附权利要求书(例如，所附权利要求书的主体)中所使用的术语一般来说打算作为“开放式”术语(例如，术语“包含(including)”应解释为“包含但不
限于(including,but not limited to)”，术语“具有(having)”应解释为“具有至少
(having at least)”，术语“包含(includes)”应解释为“包含但不限于(includes,but is 
not limited to)”等)。

[0092] 另外，如果打算引入特定数目的权利要求陈述，则此意图将在权利要求中明确陈述，并且在缺乏此陈述的情况下，不存在此意图。举例来说，作为理解的辅助，以下随附权利
要求可含有引入性短语“至少一个(at least one)”及“一或多个(one or more)”的使用来
引入权利要求陈述。然而，此些短语的使用不应解释为暗指通过不定冠词“一(a)”或“一
(an)”引入的权利要求陈述来将含有此经引入权利要求陈述的任一特定权利要求限制为仅
含有一个此陈述的实施例，甚至当同一权利要求包含引入性短语“一或多个”或“至少一个”
且例如“一(a)”或“一(an)”的不定冠词(例如，“一(a)”及/或“一(an)”应解释为意指“至少
一个”或“一或多个”)；对于用于引入权利要求陈述的定冠词的使用也如此。

[0093] 另外，即使明确地陈述引入性权利要求陈述的特定数目，所属领域的技术人员将认识到，此陈述应解释为意指至少所陈述数目(例如，“两个陈述”的裸露陈述，而无其它修
饰语，意指至少两个陈述，或两个或更多个陈述)。此外，在其中使用类似于“A、B及C等中的
至少一者”或“A、B及C等中的一或多者”的约定的那些例项中，一般来说此构造打算包含单
独的A、单独的B、单独的C、A与B一起、A与C一起、B与C一起或A、B与C一起等。

[0094] 此外，无论是在说明书、权利要求书还是图式中，呈现两个或更多个替代术语的任何析取词或短语均应理解为考虑包含术语中的一者、术语中的任一者或两个术语的可能
性。举例来说，短语“A或B”应理解为包含“A”或“B”或者“A及B”的可能性。

[0095] 虽然本文中已关于某些所图解说明实施例描述本发明，但所属领域的技术人员将认识到并理解本发明不限于此。而是，可在不背离如在下文中所主张的本发明的范围及其
合法等效内容的情况下，对所图解说明及所描述实施例做出许多添加、删除及修改。另外，
来自一个实施例的特征可与另一实施例的特征组合在一起，而仍囊括于如由发明者涵盖的
本发明的范围内。