一种大尺寸LED芯片及其制作方法

摘要

本发明提供了一种大尺寸LED芯片及其制作方法，通过在所述外延叠层背离所述衬底的一侧表面设置隧穿结与若干个电流扩展复合层，其中，所述电流扩展复合层层叠于所述隧穿结背离所述外延叠层的一侧表面，且各所述电流扩展复合层包括沿第一方向依次堆叠的第二N型半导体层和欧姆接触层；所述电流扩展复合层具有第一通孔，所述第一通孔从顶层的欧姆接触层贯穿至部分所述第一N型半导体层，且裸露所述第一N型半导体层的部分表面；使所述P型半导体层与最底层的第二N型半导体层之间形成隧穿效应。从而实现通过外延材料层(即N型半导体层)替代传统结构的透明导电层，在保证其电流扩展效果的同时，可较好地实现稳定可靠的芯片结构。

权利要求

1.一种大尺寸LED芯片，其特征在于，包括：衬底；

位于所述衬底表面的外延叠层，所述外延叠层至少包括沿第一方向依次堆叠的第一N型半导体层、有源层、P型半导体层；所述第一方向垂直于所述衬底，并由所述衬底指向所述外延叠层；

隧穿结，所述隧穿结设置于所述外延叠层背离所述衬底的一侧表面；

若干个电流扩展复合层，以及设于相邻两个所述电流扩展复合层之间的电流扩散层；

所述电流扩展复合层层叠于所述隧穿结背离所述外延叠层的一侧表面，且各所述电流扩展复合层包括沿第一方向依次堆叠的第二N型半导体层和欧姆接触层；

第一通孔，所述第一通孔从顶层的欧姆接触层贯穿至部分所述第一N型半导体层，且裸露所述第一N型半导体层的部分表面；

绝缘层，所述绝缘层附着于所述第一通孔的侧壁；

N型电极，以被保持在所述第一通孔的方式层叠于所述第一N型半导体层的裸露部，并通过所述绝缘层与其余各层相互隔离；

P型电极，层叠于所述顶层的欧姆接触层的表面。

2.根据权利要求1所述的大尺寸LED芯片，其特征在于，所述电流扩散层包括相互层叠的至少一N‑GaN层和至少一U‑GaN层。

3.根据权利要求2所述的大尺寸LED芯片，其特征在于，任意一个所述U‑GaN层的两侧均是所述N‑GaN层。

4.根据权利要求1所述的大尺寸LED芯片，其特征在于，所述N型电极还包括至少一N型扩展电极；

所述第一通孔设有若干个水平延伸并裸露所述第一N型半导体层的第一沟槽，且所述第一沟槽的侧壁设有绝缘层；所述N型扩展电极以被保持在所述第一沟槽的方式层叠于所述第一N型半导体层；其中，所述N型扩展电极电连接于所述N型电极。

5.根据权利要求1所述的大尺寸LED芯片，其特征在于，所述P型电极还包括至少一P型扩展电极；

所述P型扩展电极层叠于顶层的欧姆接触层的表面，并局部向下延伸至底层的欧姆接触层；其中，所述P型扩展电极电连接于所述P型电极。

6.根据权利要求1所述的大尺寸LED芯片，其特征在于，所述电流扩展复合层的组数为

1‑5组，包括端点值。

7.根据权利要求1所述的大尺寸LED芯片，其特征在于，所述隧穿结包括沿所述第一方向依次堆叠的P型高掺层与N型高掺层，使所述P型半导体层与最底层的第二N型半导体层之间形成隧穿效应。

8.一种大尺寸LED芯片的制作方法，其特征在于，所述制作方法包括如下步骤：步骤S01、提供一衬底；

步骤S02、层叠一外延叠层于所述衬底表面，所述外延叠层至少包括沿生长方向依次堆叠的第一N型半导体层、有源层、P型半导体层；

步骤S03、层叠一隧穿结于所述外延叠层的表面；

步骤S04、层叠若干个电流扩展复合层于所述隧穿结的表面；所述电流扩展复合层包括沿生长方向依次堆叠的第二N型半导体层和欧姆接触层；

进一步地，还在相邻两个所述电流扩展复合层之间生长电流扩散层；

步骤S05、将步骤S04所形成的结构的局部区域蚀刻至部分所述的第一N型半导体层，形成第一通孔及台面；

步骤S06、生长绝缘层，所述绝缘层附着于所述第一通孔的侧壁；

步骤S07、沉积形成N型电极和P型电极，所述N型电极以被保持在所述第一通孔的方式层叠于所述第一N型半导体层的裸露部，并通过所述绝缘层与其余各层相互隔离；

所述P型电极层叠于所述台面的欧姆接触层的表面。

9.根据权利要求8所述的大尺寸LED芯片的制作方法，其特征在于，所述电流扩散层包括相互层叠的至少一N‑GaN层和至少一U‑GaN层，任意一个所述U‑GaN层的两侧均是所述N‑GaN层。

10.根据权利要求8所述的大尺寸LED芯片的制作方法，其特征在于，所述N型电极还包括至少一N型扩展电极，所述P型电极还包括至少一P型扩展电极；

所述第一通孔设有若干个水平延伸并裸露所述第一N型半导体层的第一沟槽，且所述第一沟槽的侧壁设有绝缘层；所述N型扩展电极以被保持在所述第一沟槽的方式层叠于所述第一N型半导体层；其中，所述N型扩展电极电连接于所述N型电极；

所述P型扩展电极层叠于顶层的欧姆接触层的表面，并局部下延伸至底层的欧姆接触层；其中，所述P型扩展电极电连接于所述P型电极。

说明书

一种大尺寸LED芯片及其制作方法

技术领域

[0001] 本发明涉及发光二极管领域，尤其涉及一种大尺寸LED芯片及其制作方法。

背景技术

[0002] 随着发光二极管的快速发展，LED的应用日新月异；市场对发光二极管的发光功率需求越来越高，使得LED芯片尺寸也越做越大。与此同时，由于大尺寸芯片会带来电流扩展
效果不佳的问题，使得LED芯片结构不断地改进优化；目前，大尺寸芯片通常采用扩展电极
结构结合透明导电层，将透明导电层(诸如ITO等导电金属氧化物)作为P型欧姆接触层，使
得电流能较好地在大面积芯片扩展开。

[0003] 然而，透明导电层虽然能经过高温熔合后具有较高的透光率，但仍然具有一定的损失，无法达到100％，不利于芯片的亮度提升；同时，若不采用透明导电层作为欧姆接触
层，又难以实现P型半导体层的欧姆接触。

[0004] 有鉴于此，本发明人专门设计了一种大尺寸LED芯片及其制作方法，本案由此产生。

发明内容

[0005] 本发明的目的在于提供一种大尺寸LED芯片及其制作方法，以解决大尺寸LED芯片中P型半导体层无法做厚且透明导电层又会损失出光的问题。

[0006] 为了实现上述目的，本发明采用的技术方案如下：

[0007] 一种大尺寸LED芯片，包括：

[0008] 衬底；

[0009] 位于所述衬底表面的外延叠层，所述外延叠层至少包括沿第一方向依次堆叠的第一N型半导体层、有源层、P型半导体层；所述第一方向垂直于所述衬底，并由所述衬底指向
所述外延叠层；

[0010] 隧穿结，所述隧穿结设置于所述外延叠层背离所述衬底的一侧表面；

[0011] 若干个电流扩展复合层，所述电流扩展复合层层叠于所述隧穿结背离所述外延叠层的一侧表面，且各所述电流扩展复合层包括沿第一方向依次堆叠的第二N型半导体层和
欧姆接触层；

[0012] 第一通孔，所述第一通孔从顶层的欧姆接触层贯穿至部分所述第一N型半导体层，且裸露所述第一N型半导体层的部分表面；

[0013] 绝缘层，所述绝缘层附着于所述第一通孔的侧壁；

[0014] N型电极，以被保持在所述第一通孔的方式层叠于所述第一N型半导体层的裸露部，并通过所述绝缘层与其余各层相互隔离；

[0015] P型电极，层叠于所述顶层的欧姆接触层的表面。

[0016] 优选地，在相邻两个所述电流扩展复合层之间设有电流扩散层。

[0017] 优选地，所述电流扩散层包括相互层叠的至少一N‑GaN层和至少一U‑GaN层。

[0018] 优选地，任意一个所述U‑GaN层的两侧均是所述N‑GaN层。

[0019] 优选地，所述N型电极还包括至少一N型扩展电极；

[0020] 所述第一通孔设有若干个水平延伸并裸露所述第一N型半导体层的第一沟槽，且所述第一沟槽的侧壁设有绝缘层；所述N型扩展电极以被保持在所述第一沟槽的方式层叠
于所述第一N型半导体层；其中，所述N型扩展电极电连接于所述N型电极。

[0021] 优选地，所述P型电极还包括至少一P型扩展电极；

[0022] 所述P型扩展电极层叠于所述顶层的欧姆接触层的表面，并局部向下延伸至所述底层的欧姆接触层；其中，所述P型扩展电极电连接于所述P型电极。

[0023] 优选地，所述电流扩展复合层的组数为1‑5组，包括端点值。

[0024] 优选地，所述隧穿结包括沿所述第一方向依次堆叠的P型高掺层与N型高掺层，使所述P型半导体层与最底层的第二N型半导体层之间形成隧穿效应。

[0025] 本发明还提供了一种大尺寸LED芯片的制作方法，所述制作方法包括如下步骤：

[0026] 步骤S01、提供一衬底；

[0027] 步骤S02、层叠一外延叠层于所述衬底表面，所述外延叠层至少包括沿生长方向依次堆叠的第一N型半导体层、有源层、P型半导体层；

[0028] 步骤S03、层叠一隧穿结于所述外延叠层的表面；

[0029] 步骤S04、层叠若干个电流扩展复合层于所述隧穿结的表面；所述电流扩展复合层包括沿生长方向依次堆叠的第二N型半导体层和欧姆接触层；

[0030] 进一步地，还可在相邻两个所述电流扩展复合层之间生长电流扩散层；

[0031] 步骤S05、将步骤S04所形成的结构的局部区域蚀刻至部分所述的第一N型半导体层，形成第一通孔及台面；

[0032] 步骤S06、生长绝缘层，所述绝缘层附着于所述第一通孔的侧壁；

[0033] 步骤S07、沉积形成N型电极和P型电极，所述N型电极以被保持在所述第一通孔的方式层叠于所述第一N型半导体层的裸露部，并通过所述绝缘层与其余各层相互隔离；

[0034] 所述P型电极层叠于所述台面的欧姆接触层的表面。

[0035] 优选地，所述电流扩散层包括相互层叠的至少一N‑GaN层和至少一U‑GaN层，任意一个所述U‑GaN层的两侧均是所述N‑GaN层。

[0036] 优选地，所述N型电极还包括至少一N型扩展电极，所述P型电极还包括至少一P型扩展电极；

[0037] 所述第一通孔设有若干个水平延伸并裸露所述第一N型半导体层的第一沟槽，且所述第一沟槽的侧壁设有绝缘层；所述N型扩展电极以被保持在所述第一沟槽的方式层叠
于所述第一N型半导体层；其中，所述N型扩展电极电连接于所述N型电极；

[0038] 所述P型扩展电极层叠于所述顶层的欧姆接触层的表面，并局部向下延伸至所述底层的欧姆接触层；其中，所述P型扩展电极电连接于所述P型电极。

[0039] 经由上述的技术方案可知，本发明提供的大尺寸LED芯片，通过在所述外延叠层背离所述衬底的一侧表面设置隧穿结与若干个电流扩展复合层，其中，所述电流扩展复合层
层叠于所述隧穿结背离所述外延叠层的一侧表面，且各所述电流扩展复合层包括沿第一方
向依次堆叠的第二N型半导体层和欧姆接触层；所述电流扩展复合层具有第一通孔，所述第
一通孔从顶层的欧姆接触层贯穿至部分所述第一N型半导体层，且裸露所述第一N型半导体
层的部分表面；使所述P型半导体层与最底层的第二N型半导体层之间形成隧穿效应。进一
步地，所述隧穿结包括沿所述第一方向依次堆叠的P型高掺层与N型高掺层，使所述P型半导
体层与最底层的第二N型半导体层之间形成隧穿效应。从而实现通过外延材料层(即N型半
导体层)替代传统结构的透明导电层，在保证其电流扩展效果的同时，可较好地实现稳定可
靠的芯片结构。

[0040] 其次，通过在相邻两个所述电流扩展复合层之间设有电流扩散层，进一步地，所述电流扩散层包括相互层叠的至少一N‑GaN层和至少一U‑GaN层，任意一个所述U‑GaN层的两
侧均是所述N‑GaN层，使所述电流扩散层的电阻沿纵向呈低阻/高阻……低阻的阻值状态，
在此结构的基础上，一方面，可增加纵向电阻，使过强的纵向扩展电流得到削弱，减少了俄
歇复合，以及非辐射复合的输出，另一方面极大增强横向电流扩展，使整个电流分布更加均
匀，发光效率更高；从而，无论是芯片寿命还是性能均可得到很好的改善，尤其在本发明所
述的大尺寸LED芯片应用背景中，其效果极其显著。

[0041] 然后，通过设置：所述N型电极还包括至少一N型扩展电极，所述P型电极还包括至少一P型扩展电极；所述第一通孔设有若干个水平延伸并裸露所述第一N型半导体层的第一
沟槽，且所述第一沟槽的侧壁设有绝缘层；所述N型扩展电极以被保持在所述第一沟槽的方
式层叠于所述第一N型半导体层；其中，所述N型扩展电极电连接于所述N型电极；所述P型扩
展电极层叠于所述顶层的欧姆接触层的表面，并局部下延伸至所述底层的欧姆接触层；其
中，所述P型扩展电极电连接于所述P型电极。可进一步保证电流的横向扩展及纵向均匀分
布。

[0042] 经由上述的技术方案可知，本发明提供的大尺寸LED芯片的制作方法，在实现上述大尺寸LED芯片的有益效果的同时，其工艺制作简单便捷，便于生产化。

附图说明

[0043] 为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本
发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据
提供的附图获得其他的附图。

[0044] 图1为本发明实施例所提供的大尺寸LED芯片的结构示意图；

[0045] 图2为本发明实施例所提供的大尺寸LED芯片的结构俯视示意图；

[0046] 图3.1至图3.7为本发明实施例所提供的大尺寸LED芯片的制作方法步骤所对应的结构示意图；

[0047] 图4为是依本发明实施例所提供的大尺寸LED芯片的制作方法中执行步骤S06后的结构俯视示意图；

[0048] 图中符号说明：1、衬底，2、外延叠层，2.1、第一N型半导体层，2.2、有源层，2.3、P型半导体层，3、隧穿结，4、电流扩展复合层，4.1、第二N型半导体层，4.2、欧姆接触层，5、电流
扩散层，L1、台面，L2、第一通孔，L2.1、第一沟槽，6、绝缘层，7、P型电极，7.1、P型扩展电极，
8、N型电极，8.1、N型扩展电极。

具体实施方式

[0049] 为使本发明的内容更加清晰，下面结合附图对本发明的内容作进一步说明。本发明不局限于该具体实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造
性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

[0050] 如图1所示，一种大尺寸LED芯片，包括：

[0051] 衬底1；

[0052] 位于衬底1表面的外延叠层2，外延叠层2至少包括沿第一方向依次堆叠的第一N型半导体层2.1、有源层2.2、P型半导体层2.3；第一方向垂直于衬底1，并由衬底1指向外延叠
层2；

[0053] 隧穿结3，隧穿结3设置于外延叠层2背离衬底1的一侧表面；

[0054] 若干个电流扩展复合层4，电流扩展复合层4层叠于隧穿结3背离外延叠层2的一侧表面，且各电流扩展复合层4包括沿第一方向依次堆叠的第二N型半导体层4.1和欧姆接触
层4.2；

[0055] 第一通孔L2，第一通孔L2从顶层的欧姆接触层4.2贯穿至部分第一N型半导体层2.1，且裸露第一N型半导体层2.1的部分表面；

[0056] 绝缘层6，绝缘层6附着于第一通孔L2的侧壁；

[0057] N型电极8，以被保持在第一通孔L2的方式层叠于第一N型半导体层2.1的裸露部，并通过绝缘层6与其余各层相互隔离；

[0058] P型电极7，层叠于顶层的欧姆接触层4.2的表面。

[0059] 在本发明的其他实施例中，外延叠层2还可包括沿第一方向依次堆叠的缓冲层、第一N型半导体层2.1、有源层2.2、P型半导体层2.3。

[0060] 值得一提的是，衬底1的类型在本实施例的大尺寸LED芯片不受限制，例如，衬底1可以是但不限于蓝宝石衬底1、硅衬底1等。另外，外延叠层2的第一N型半导体层2.1、有源层
2.2、P型半导体层2.3的具体材料类型在本实施例的大尺寸LED芯片也可以不受限制，例如，
第一N型半导体层2.1可以是但不限于氮化镓层，相应地，P型半导体层2.3可以是但不限于
氮化镓层。

[0061] 本发明实施例中，在相邻两个电流扩展复合层4之间设有电流扩散层5。

[0062] 本发明实施例中，电流扩散层5包括相互层叠的至少一N‑GaN层和至少一U‑GaN层。

[0063] 本发明实施例中，任意一个U‑GaN层的两侧均是N‑GaN层。

[0064] 在本发明的其他实施例中，电流扩散层的U‑GaN层的层数参数为X，电流扩散层的N‑GaN层的层数参数为X+1，其中，参数X的取值范围为：1≤X≤30。

[0065] 本发明实施例中，如图2所示，N型电极8还包括至少一N型扩展电极8.1；

[0066] 如图4所示，第一通孔L2设有若干个水平延伸并裸露第一N型半导体层2.1的第一沟槽L2.1，且第一沟槽的侧壁设有绝缘层6；N型扩展电极8.1以被保持在第一沟槽L2.1的方
式层叠于第一N型半导体层2.1；其中，N型扩展电极电连接于N型电极8。

[0067] 本发明实施例中，如图2所示，P型电极7还包括至少一P型扩展电极7.1；

[0068] P型扩展电极7.1层叠于顶层的欧姆接触层4.2的表面，并局部向下延伸至底层的欧姆接触层4.2；其中，P型扩展电极电连接于P型电极7。

[0069] 本发明实施例中，电流扩展复合层4的组数为1‑5组，包括端点值。

[0070] 本发明实施例中，隧穿结3包括沿第一方向依次堆叠的P型高掺层与N型高掺层，使P型半导体层2.3与最底层的第二N型半导体层4.1之间形成隧穿效应。

[0071] 本发明实施例还提供了一种大尺寸LED芯片的制作方法，如图3.1至图3.7所示，制作方法包括如下步骤：

[0072] 步骤S01、如图3.1所示，提供一衬底1；

[0073] 步骤S02、如图3.2所示，层叠一外延叠层2于衬底1表面，外延叠层2至少包括沿生长方向依次堆叠的第一N型半导体层2.1、有源层2.2、P型半导体层2.3；

[0074] 步骤S03、如图3.3所示，层叠一隧穿结3于外延叠层2的表面；

[0075] 步骤S04、如图3.4所示，层叠若干个电流扩展复合层4于隧穿结3的表面；电流扩展复合层4包括沿生长方向依次堆叠的第二N型半导体层4.1和欧姆接触层4.2；

[0076] 进一步地，还可在相邻两个电流扩展复合层4之间生长电流扩散层5；

[0077] 步骤S05、如图3.5所示，将步骤S04所形成的结构的局部区域蚀刻至部分的第一N型半导体层2.1，形成第一通孔L2及台面L1；

[0078] 步骤S06、如图3.6所示，生长绝缘层6，绝缘层6附着于第一通孔L2的侧壁；

[0079] 步骤S07、如图3.7所示，沉积形成N型电极8和P型电极7，N型电极8以被保持在第一通孔L2的方式层叠于第一N型半导体层2.1的裸露部，并通过绝缘层6与其余各层相互隔离；

[0080] P型电极7层叠于台面L1的欧姆接触层4.2的表面。

[0081] 本发明实施例中，电流扩散层5包括相互层叠的至少一N‑GaN层和至少一U‑GaN层，任意一个U‑GaN层的两侧均是N‑GaN层。

[0082] 本发明实施例中，N型电极8还包括至少一N型扩展电极8.1，P型电极7还包括至少一P型扩展电极7.1；

[0083] 如图4所示，第一通孔L2设有若干个水平延伸并裸露第一N型半导体层2.1的第一沟槽L2.1，且第一沟槽L2.1的侧壁设有绝缘层6；N型扩展电极8.1以被保持在第一沟槽L2.1
的方式层叠于第一N型半导体层2.1；其中，N型扩展电极电连接于N型电极8；

[0084] P型扩展电极7.1层叠于顶层的欧姆接触层4.2的表面，并局部向下延伸至底层的欧姆接触层4.2；其中，P型扩展电极电连接于P型电极7。

[0085] 需要说明的是，本发明实施例中，第一沟槽L2.1可与第一通孔L2同步蚀刻形成；同样的，N型扩展电极8.1与N型电极8亦可同步沉积。值得一提的是，N型扩展电极8.1可完全填
充第一沟槽L2.1，此时，N型扩展电极8.1的表面部分裸露，并通过绝缘层6与其余各层相互
隔离；亦或，N型扩展电极8.1可部分填充第一沟槽L2.1，所述绝缘层6覆盖N型扩展电极8.1，
使N型扩展电极8.1埋设于第一沟槽L2.1内部，并连接于N型电极8。

[0086] 经由上述的技术方案可知，本发明提供的大尺寸LED芯片，通过在外延叠层2背离衬底1的一侧表面设置隧穿结3与若干个电流扩展复合层4，其中，电流扩展复合层4层叠于
隧穿结3背离外延叠层2的一侧表面，且各电流扩展复合层4包括沿第一方向依次堆叠的第
二N型半导体层4.1和欧姆接触层4.2；电流扩展复合层4具有第一通孔L2，第一通孔L2从顶
层的欧姆接触层4.2贯穿至部分第一N型半导体层2.1，且裸露第一N型半导体层2.1的部分
表面；使P型半导体层2.3与最底层的第二N型半导体层4.1之间形成隧穿效应。进一步地，隧
穿结3包括沿第一方向依次堆叠的P型高掺层与N型高掺层，使P型半导体层2.3与最底层的
第二N型半导体层4.1之间形成隧穿效应。从而实现通过外延材料层(即N型半导体层)替代
传统结构的透明导电层，在保证其电流扩展效果的同时，可较好地实现稳定可靠的芯片结
构。

[0087] 其次，通过在相邻两个电流扩展复合层4之间设有电流扩散层5，进一步地，电流扩散层5包括相互层叠的至少一N‑GaN层和至少一U‑GaN层，任意一个U‑GaN层的两侧均是N‑
GaN层，使电流扩散层5的电阻沿纵向呈低阻/高阻……低阻的阻值状态，在此结构的基础
上，一方面，可增加纵向电阻，使过强的纵向扩展电流得到削弱，减少了俄歇复合，以及非辐
射复合的输出，另一方面极大增强横向电流扩展，使整个电流分布更加均匀，发光效率更
高；从而，无论是芯片寿命还是性能均可得到很好的改善，尤其在本发明的大尺寸LED芯片
应用背景中，其效果极其显著。

[0088] 然后，通过设置：N型电极8还包括至少一N型扩展电极8.1，P型电极7还包括至少一P型扩展电极7.1；第一通孔L2设有若干个水平延伸并裸露第一N型半导体层2.1的第一沟槽
L2.1，且第一沟槽L2.1的侧壁设有绝缘层6；N型扩展电极8.1以被保持在第一沟槽L2.1的方
式层叠于第一N型半导体层2.1；其中，N型扩展电极电连接于N型电极8；P型扩展电极7.1层
叠于顶层的欧姆接触层4.2的表面，并局部向下延伸至底层的欧姆接触层4.2；其中，P型扩
展电极电连接于P型电极7。可进一步保证电流的横向扩展及纵向均匀分布。

[0089] 经由上述的技术方案可知，本发明提供的大尺寸LED芯片的制作方法，在实现上述大尺寸LED芯片的有益效果的同时，其工艺制作简单便捷，便于生产化。

[0090] 本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。

[0091] 还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间
存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵
盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还
包括没有明确列出的其他要素，或者是还包括为这种物品或者设备所固有的要素。在没有
更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括上述要素的物品
或者设备中还存在另外的相同要素。

[0092] 对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的
一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请
将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一
致的最宽的范围。