一种半浮空结构的SiC SBD器件及其制备方法

摘要

本发明公开了一种半浮空结构的SiC SBD器件及其制备方法。该SiC SBD器件包括有源区和非有源区，其中有源区和非有源区包括第一掺杂类型的SiC衬底、在衬底上生长的第一掺杂类型的SiC外延层、在外延层表面注入形成的第二掺杂类型表面阱、阳极和阴极；其中，有源区的相邻第二掺杂类型阱中间为第一掺杂类型的JFET区域、JFET区域的下方的位置为第二掺杂类型的浮空掺杂区域；非有源区的相邻第二掺杂类型阱中间下方位置设置第二掺杂类型表面阱以及浮空掺杂区域与有源区中对应区域内部连通。本发明的半浮空结构的SiC SBD器件能够限制反偏时肖特基接触表面的电场强度，从而减小其反向漏电。

权利要求

1.一种半浮空结构的SiC SBD器件，其特征在于，其包括有源区和非有源区；

有源区和非有源区分别包括第一掺杂类型的SiC衬底（100）、在衬底上生长的第一掺杂类型的SiC外延层（101）、在外延层表面注入形成的第二掺杂类型表面阱（102）、阳极（110）和阴极（120）；有源区还包括相邻第二掺杂类型表面阱（102）中间的第一掺杂类型的JFET区域（104）以及第一掺杂类型的JFET区域（104）的下方位置设置的第二掺杂类型的浮空掺杂区域（103），非有源区也在相邻非有源区内第二掺杂类型表面阱（102）中间正下方的位置对应设置第二掺杂类型的浮空掺杂区域（103），并且非有源区和有源区中的第二掺杂类型表面阱（102）以及浮空掺杂区域（103）的对应区域内部连通，非有源区中的浮空掺杂区域（103）的宽度大于在有源区处的浮空掺杂区域（103）的宽度。

2.根据权利要求1所述的SiC SBD器件，其特征在于，第一掺杂类型为N型，第二掺杂类型为P 型；或者第一掺杂类型为P型，第二掺杂类型为N 型。

3.根据权利要求1所述的SiC SBD器件，其特征在于，第二掺杂类型表面阱（102）为“井”字型布局。

4.根据权利要求1所述的SiC SBD器件，其特征在于，第二掺杂类型的浮空掺杂区域（103）为“工”字型结构。

5.一种根据权利要求1所述的SiC SBD器件的制备方法，其特征在于，其包括浮空掺杂注入的步骤。

说明书

一种半浮空结构的SiC SBD器件及其制备方法

技术领域

[0001] 本发明涉及SiC功率器件设计及制造技术领域，具体涉及一种半浮空结构的SiC SBD器件及其制备方法。

背景技术

[0002] SiC SBD器件是一种单载流子整流器件，属于二极管类产品，主要应用在电源、功率处理系统中，起着控制电能变换的作用。相对于传统Si基功率器件，SiC器件更容易实现
高压，因而可以在中高压使用肖特基结构以减少Si器件在开关过程中的损耗，因而逐渐成
为市场的主流。对于SBD器件，其主要参数包括正向压降VF、击穿电压BVDSS、以及漏电IDSS
等。其中，VF决定了器件在导通时的功耗。因此，降低VF是其进一步提升器件性能的主要目
标。通常VF分为多个部分之和，包括肖特基金属与SiC表面的接触的，由肖特基势垒决定的
开启电压，以及电流路径上各个分部电阻的分压。其中，开启电压在现阶段商用的650V
~
1700V器件的正向压降中，占有了极大的比重，因此选择合适的金属以降低该电压是当前行
业内的主要研发目标。但是，降低肖特基势垒在减小开启电压的同时，也会提高在相同表面
电场下的反偏电流，这就使得器件在传统的电场保护技术下（如JBS技术），难以获得较低的
反向漏电，从而限制了其商业化。

发明内容

[0003]  针对上述现有技术的不足，本发明在现有SBD技术及工艺的基础上，提出了一种半浮空结构的SiC SBD器件及其制备方法，以进一步限制反偏时肖特基接触表面的电场强
度，从而减小其反向漏电。本发明的技术方案具体如下。

[0004] 一种半浮空结构的SiC SBD器件，其包括有源区和非有源区；有源区和非有源区分别包括第一掺杂类型的SiC衬底、在衬底上生长的第一掺杂类型的SiC外延层、在外延层表
面注入形成的第二掺杂类型表面阱、阳极和阴极；有源区还包括相邻第二掺杂类型表面阱
中间的第一掺杂类型的JFET区域以及第一掺杂类型的JFET区域的下方位置设置的第二掺
杂类型的浮空掺杂区域，非有源区也在对应位置设置第二掺杂类型的浮空掺杂区域，并且
非有源区和有源区中的第二掺杂类型表面阱以及浮空掺杂区域的对应区域内部连通，非有
源区中的浮空掺杂区域的宽度大于在有源区处的浮空掺杂区域的宽度。

[0005] 本发明中，第一掺杂类型为N型，第二掺杂类型为P 型；或者第一掺杂类型为P型，第二掺杂类型为N 型。

[0006] 本发明中，第二掺杂类型表面阱为“井”字型布局。

[0007] 本发明中，第二掺杂类型的浮空掺杂区域为“工”字型结构。

[0008] 本发明还提供一种上述的SiC SBD器件的制备方法，其包括浮空掺杂注入的步骤。

[0009] 和现有技术相比，本发明的有益效果在于：

[0010] 本发明在SBD器件表面相邻阱中间JFET区域的下方，增加了浮空的注入区域，器件正偏时，该区域浮空。但反偏时，该浮空结构在有源区以外的位置，可通过结构设计使其分
压被固定较低值，从而限制有源区内的表面电场变化。而此正偏浮空，反偏非浮空的特性，
是本发明的最大创新点。

[0011] 主要用于降低此类器件的反向漏电。同时，本技术与其他新型肖特基金属技术共同作用提升器件的性能或降低成本。此结构适用于低肖特基势垒金属的SBD器件的开发。终
端应用为各种电源、电能变换领域。

附图说明

[0012] 图1是有源区结构示意图一。

[0013] 图2是有源区结构示意图二。

[0014] 图3是非有源区结构示意图一。

[0015] 图4是非有源区结构示意图二。

[0016] 图5有源区结构与非有源区结构的版图对应关系示意图。

[0017] 图6是本产品制作方法的流程示意图。

[0018] 图中标号：100‑第一掺杂类型的SiC衬底、101‑第一掺杂类型的SiC外延层、102‑第二掺杂类型表面阱、103‑浮空掺杂区域、104‑第一掺杂类型的JFET区域、110‑阳极、120‑阴
极。

具体实施方式

[0019] 下面结合附图和实施例，对本发明的技术方案进行详细阐述。

[0020] 一、半浮空结构的SiC SBD 器件的具体结构

[0021] 实施例中，公开了一种JBS类SBD器件的改进结构。其有源区结构如图1所示，非有源区结构如图3所示，有源区结构与非有源区结构的版图对应关系示意图如图5所示。

[0022] 其包括有源区和非有源区，有源区和非有源区包括第一掺杂类型的SiC衬底100、在衬底上生长的第一掺杂类型的SiC外延层101、在外延层表面注入形成的第二掺杂类型表
面阱102、阳极110和阴极120，有源区还包括相邻第二掺杂类型表面阱102中间的第一掺杂
类型的JFET区域104，阳极110和阴极120分别为金属阳极和金属阴极。

[0023] 以上结构与传统JBS类型SiC SBD器件无差别，主要差别在于相邻第二掺杂类型表面阱102中间的第一掺杂类型的JFET区域104的下方的位置，增加了同样为第二掺杂类型的
浮空掺杂区域103，并且非有源区和有源区中的第二掺杂类型表面阱102以及浮空掺杂区域
103的对应区域内部连通，连通方式由图5中的版图示意图所示，非有源区中的浮空掺杂区
域103的宽度大于在有源区处。但在非有源区中，由于没有相对高掺杂的JFET区域，其结边
界距离较近且掺杂浓度较低。图5仅为示意作用，实际版图中位置1（对应图1，即有源区位
置）结构将远远多于位置2结构（对应图3，即非有源区位置）。

[0024] 图2和图4中分别为以N型器件为例的有源区结构和非有源区。

[0025] 二、半浮空结构的SiC SBD 器件的制作方法

[0026] 本发明在传统JBS类型SiCSBD器件的工艺流程的基础上仅增加了浮空掺杂注入步骤，如图4所示。整个工艺流程包括如下步骤：1）外延； 2）JFET注入；3）表面P+注入；4）浮空P
+注入；5）碳膜溅射与激活；6）欧姆接触与退火；7）肖特基接触与退火；8）正/ 背面金属。

[0027] 三、半浮空结构的SiC SBD 器件的工作原理

[0028] 如图3所示，非有源区中，由于第二掺杂类型表面阱102以及浮空掺杂区域103中间，没有相对高掺杂的JFET区域，其结边界距离较近且掺杂浓度较低，因此表面阱与浮空掺
杂区域103的穿通电压更低。因此，器件反偏时率先发生穿通，而使该浮空掺杂区域电压相
对固定，此时图1有源区的对应位置的电压也将同步得到固定。从而可以抑制图1有源区中
表面电场随着衬底电位的升高而继续增高，使表面电场得到限制。当正向工作时，位置1的
有源区为主要工作区域，由于第一掺杂类型JFET注入存在，对其正向导通电阻有降低作用，
可补偿P+引起的导通区域的减小的损失。同时，表面阱与浮空掺杂区域103未连通，浮空掺
杂区域103处于浮空状态，其空间电荷区比二者完全连通的非浮空状态更小，因此JFET分布
电阻更小。