一种自时钟异步系统

摘要

本发明公开了一种自时钟异步系统，包括：当前状态信号输出模块、第一状态信号输出模块、比较模块、第一请求信号输出模块、第一控制模块和第二控制模块。当前状态信号输出模块输出当前状态信号，第一状态信号输出模块用于根据当前状态信号输出第一状态信号，比较模块用于比较第一状态信号和当前状态信号是否相等，如果不相等则产生比较信号；第一请求信号输出模块用于根据比较信号和第二请求信号输出第一请求信号；第一控制模块用于根据第一请求信号和第二应答信号输出第一应答信号和第三请求信号；第二控制模块用于根据第一应答信号和第三请求信号输出第二请求信号、第二应答信号和第一时钟信号。本发明解决了状态机的时钟信号抖动和倾斜问题。

权利要求

1.一种自时钟异步系统，其特征在于，所述自时钟异步系统包括：当前状态信号输出模块，用于根据第一状态信号和第一时钟信号输出当前状态信号；

第一状态信号输出模块，分别与状态机和所述当前状态信号输出模块连接，用于接收状态机输出的数据信号，并根据所述当前状态信号输出所述第一状态信号和处理后的数据信号；

比较模块，分别与所述第一状态信号输出模块和所述当前状态信号输出模块连接，用于比较所述第一状态信号和所述当前状态信号是否相等，如果相等，则不产生比较信号，如果不相等，则产生比较信号；

第一请求信号输出模块，与所述比较模块连接，用于根据所述比较信号和第二请求信号输出第一请求信号；

第一控制模块，与所述第一请求信号输出模块连接，用于根据所述第一请求信号和第二应答信号输出第一应答信号和第三请求信号；

第二控制模块，分别与所述第一请求信号输出模块、所述第一控制模块和所述当前状态信号输出模块连接，用于根据所述第一应答信号和所述第三请求信号输出第二请求信号、第二应答信号和第一时钟信号，并将所述第二请求信号发送至所述第一请求信号输出模块，将所述第二应答信号发送至所述第一控制模块，将所述第一时钟信号发送至当前状态信号输出模块；

所述当前状态信号输出模块为状态寄存器；

所述比较模块为异或门；

所述第一控制模块为延迟控制器；

所述第二控制模块为寄存控制器；

所述自时钟异步系统利用寄存控制器、延迟控制器和异或门构成的状态震荡回路，实现的状态机内部的状态寄存器的控制。

2.根据权利要求1所述的自时钟异步系统，其特征在于，所述第一状态信号输出模块为组合逻辑电路。

3.根据权利要求1所述的自时钟异步系统，其特征在于，所述第一请求信号输出模块为与门。

说明书

一种自时钟异步系统

技术领域

[0001] 本发明涉及状态机技术领域，特别是涉及一种自时钟异步系统。

背景技术

[0002] 状态机在控制电路设计中应用广泛，现有的同步状态机通过单一外部时钟信号控制，设计中时钟周期必须保证组合逻辑最长延时路径的时序要求，而且时钟信号受时钟抖
动和倾斜影响较大，较难与其它时钟域的系统兼容。因此亟需解决状态机的时钟信号抖动
和倾斜问题。

发明内容

[0003] 本发明的目的是提供一种自时钟异步系统，解决了状态机的时钟信号抖动和倾斜问题。

[0004] 为实现上述目的，本发明提供了一种自时钟异步系统，所述自时钟异步系统包括：

[0005] 当前状态信号输出模块，用于根据第一状态信号和第一时钟信号输出当前状态信号；

[0006] 第一状态信号输出模块，分别与状态机和所述当前状态信号输出模块连接，用于接收状态机输出的数据信号，并根据所述当前状态信号输出所述第一状态信号和处理后的
数据信号；

[0007] 比较模块，分别与所述第一状态信号输出模块和所述当前状态信号输出模块连接，用于比较所述第一状态信号和所述当前状态信号是否相等，如果相等，则不产生比较信
号，如果不相等，则产生比较信号；

[0008] 第一请求信号输出模块，与所述比较模块连接，用于根据所述比较信号和第二请求信号输出第一请求信号；

[0009] 第一控制模块，与所述第一请求信号输出模块连接，用于根据所述第一请求信号和第二应答信号输出第一应答信号和第三请求信号；

[0010] 第二控制模块，分别与所述第一请求信号输出模块、所述第一控制模块和所述当前状态信号输出模块连接，用于根据所述第一应答信号和所述第三请求信号输出第二请求
信号、第二应答信号和第一时钟信号，并将所述第二请求信号发送至所述第一请求信号输
出模块，将所述第二应答信号发送至所述第一控制模块，将所述第一时钟信号发送至当前
状态信号输出模块。

[0011] 可选地，所述当前状态信号输出模块为状态寄存器。

[0012] 可选地，所述第一状态信号输出模块为组合逻辑电路。

[0013] 可选地，所述比较模块为异或门。

[0014] 可选地，所述第一请求信号输出模块为与门。

[0015] 可选地，所述第一控制模块为延迟控制器。

[0016] 可选地，所述第二控制模块为寄存控制器。

[0017] 根据本发明提供的具体实施例，本发明公开了以下技术效果：

[0018] 本发明公开了一种自时钟异步系统，所述系统包括：当前状态信号输出模块、第一状态信号输出模块、比较模块、第一请求信号输出模块、第一控制模块和第二控制模块。当
前状态信号输出模块用于根据第一状态信号和第一时钟信号输出当前状态信号，第一状态
信号输出模块用于根据当前状态信号输出第一状态信号，比较模块用于比较第一状态信号
和当前状态信号是否相等，如果不相等则产生比较信号；第一请求信号输出模块用于根据
比较信号和第二请求信号输出第一请求信号；第一控制模块用于根据第一请求信号和第二
应答信号输出第一应答信号和第三请求信号；第二控制模块用于根据第一应答信号和第三
请求信号输出第二请求信号、第二应答信号和第一时钟信号。本发明解决了状态机的时钟
信号抖动和倾斜问题。

附图说明

[0019] 为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施
例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获
得其他的附图。

[0020] 图1为本发明实施例自时钟异步系统结构图。

具体实施方式

[0021] 下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于
本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他
实施例，都属于本发明保护的范围。

[0022] 本发明的目的是提供一种自时钟异步系统，解决了状态机的时钟信号抖动和倾斜问题。

[0023] 为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

[0024] 图1为本发明实施例自时钟异步系统结构图，如图1所示，所述系统包括：当前状态信号输出模块Reg state、第一状态信号输出模块CL、比较模块XOR、第一请求信号输出模块
AND、第一控制模块Dumming control+delay和第二控制模块Reg Control。第一状态信号输
出模块2分别与状态机和所述当前状态信号输出模块1连接，比较模块3分别与所述第一状
态信号输出模块2和所述当前状态信号输出模块1连接，第一请求信号输出模块4与所述比
较模块3连接，第一控制模块5与所述第一请求信号输出模块4连接，第二控制模块6分别与
所述第一请求信号输出模块4、所述第一控制模块5和当前状态信号输出模块1连接。当前状
态信号输出模块1用于根据第一状态信号Next State和第一时钟信号输出当前状态信号
Current State；第一状态信号输出模块2用于接收状态机输出的数据信号，并根据所述当
前状态信号输出所述第一状态信号和处理后的数据信号；比较模块3用于比较所述第一状
态信号和所述当前状态信号是否相等，如果相等，则不产生比较信号，如果不相等，则产生
比较信号；第一请求信号输出模块4用于根据所述比较信号和第二请求信号B.req1输出第
一请求信号B.req；第一控制模块5用于根据所述第一请求信号和第二应答信号B.ack输出
第一应答信号A.ack和第三请求信号A.req；第二控制模块6用于根据所述第一应答信号和
所述第三请求信号输出第二请求信号、第二应答信号和第一时钟信号g，并将所述第二请求
信号发送至所述第一请求信号输出模块4，将所述第二应答信号发送至所述第一控制模块
5，将所述第一时钟信号发送至所述当前状态信号输出模块1。

[0025] 在本发明实施例中，所述当前状态信号输出模块1为状态寄存器。所述第一状态信号输出模块2为组合逻辑电路。所述比较模块3为异或门。所述第一请求信号输出模块4为与
门。所述第一控制模块5为延迟控制器。所述第二控制模块6为寄存控制器。

[0026] 本发明公开了一种自时钟异步状态机，利用两个异步流水线控制器（寄存控制器和延迟控制器）和异或门构成的状态震荡回路，实现的状态机内部的状态寄存器的控制。当
组合逻辑电路输出的下一状态（第一状态信号）与状态寄存器输出的当前状态（当前状态信
号）不同时，异或门开启异步流水线状态震荡，寄存控制器产生第一时钟信号触发状态寄存
器更新状态机的状态。当状态寄存器输出的当前状态信号与组合逻辑电路输出的下一状态
一致时，异或门关闭异步流水线状态震荡，寄存控制器停止产生用于触发状态寄存器更新
状态的第一时钟信号。

[0027] 本发明根据组合逻辑电路的延迟，匹配延迟控制器的握手信号延迟以满足状态机正确运行，使状态机在组合逻辑电路输出的第一状态信号发生变化时产生自时钟信号（第
一时钟信号），触发状态寄存器更新状态机的状态，而不需要外部时钟信号的控制。从而解
决了同步状态机的时钟信号抖动和倾斜问题，而且由于不存在外部时钟控制信号，本发明
减小了状态机与其它时钟域系统兼容的难度，且从根本上减少了电路中由于时钟信号产生
的动态功耗。

[0028] 本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。

[0029] 本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的核心思想；同时，对于本领域的一般技术人员，依据本发明的
思想，在具体实施方式及应用范围上均会有改变之处。综上所述，本说明书内容不应理解为
对本发明的限制。