像素驱动电路及显示面板

摘要

本申请实施例提供一种像素驱动电路以及显示面板，所述像素驱动电路还包括补偿模块；所述补偿模块包括第四薄膜晶体管、第一电容以及第二电容；所述第四薄膜晶体管的源极和漏极中的一个电性连接于所述驱动薄膜晶体管的栅极；所述第一电容的第一极板电性连接于所述驱动薄膜晶体管的所述栅极，第二极板电性连接于所述驱动薄膜晶体管的源极和漏极中的一个；所述第二电容的第三极板电性连接于所述第二极板，第四极板电性连接于第二电源电压端。本申请实施例提供的像素驱动电路及显示面板，能够有效补偿驱动薄膜晶体管的阈值电压漂移，进而提高应用于该像素驱动电路的显示面板的显示品质。

权利要求

1.一种像素驱动电路，包括有机发光器件和驱动薄膜晶体管，其特征在于，所述像素驱动电路还包括补偿模块以及重置模块，所述重置模块连接于所述驱动薄膜晶体管的源极和漏极，以进行重置；

所述补偿模块包括：

第四薄膜晶体管，所述第四薄膜晶体管的源极和漏极中的一个电性连接于第一电压端，所述第四薄膜晶体管的所述源极和所述漏极中的另一个电性连接于所述驱动薄膜晶体管的栅极；

第一电容，包括相对的第一极板和第二极板，所述第一极板电性连接于所述驱动薄膜晶体管的所述栅极，所述第二极板电性连接于所述驱动薄膜晶体管的源极和漏极中的一个；以及

第二电容，包括相对的第三极板和第四极板，所述第三极板电性连接于所述第二极板，所述第四极板电性连接于第二电源电压端；

所述重置模块包括：

第三薄膜晶体管以及第五薄膜晶体管，所述第三薄膜晶体管的源极和漏极中的一个电性连接于共模电压端，所述第三薄膜晶体管的所述源极和所述漏极中的另一个电性连接于所述驱动薄膜晶体管的源极和漏极中的一个；所述第五薄膜晶体管的源极和漏极中的一个电性连接于参考电压端，所述第五薄膜晶体管的所述源极和所述漏极中的另一个电性连接于所述驱动薄膜晶体管的源极和漏极中的一个。

2.根据权利要求1所述的像素驱动电路，其特征在于，所述像素驱动电路还包括数据电压写入模块，所述数据电压写入模块包括第二薄膜晶体管，所述第二薄膜晶体管的源极和漏极中的一个电性连接于数据电压端，所述第二薄膜晶体管的所述源极和所述漏极中的另一个电性连接于所述驱动薄膜晶体管的栅极以及所述第一极板。

3.根据权利要求2所述的像素驱动电路，其特征在于，所述参考电压端的电压大于所述第一电压端的电压，所述第一电压端的电压大于所述共模电压端的电压；所述第一电压端的电压与所述共模电压端的电压的差值大于所述驱动薄膜晶体管的阈值电压值。

4.根据权利要求3所述的像素驱动电路，其特征在于，所述像素驱动电路还包括发光控制模块，所述发光控制模块包括第六薄膜晶体管；其中，所述第六薄膜晶体管的源极和漏极中的一个电性连接于所述有机发光器件的阴极，所述第六薄膜晶体管的所述源极和所述漏极中的另一个电性连接于所述驱动薄膜晶体管的源极和漏极中的一个。

5.根据权利要求4所述的像素驱动电路，其特征在于，所述有机发光器件的阳极电性连接于第一电源电压端。

6.根据权利要求5所述的像素驱动电路，其特征在于，所述像素驱动电路还包括开关模块，所述开关模块包括第七薄膜晶体管；其中，所述第七薄膜晶体管的源极和漏极中的一个电性连接于所述驱动薄膜晶体管的源极和漏极中的一个，所述第七薄膜晶体管的所述源极和所述漏极中的另一个电性连接于所述第二电源电压端。

7.根据权利要求6所述的像素驱动电路，其特征在于，所述驱动薄膜晶体管、所述第二薄膜晶体管、所述第三薄膜晶体管、所述第四薄膜晶体管、所述第五薄膜晶体管、所述第六薄膜晶体管以及所述第七薄膜晶体管均为n型薄膜晶体管。

8.一种显示面板，其特征在于，所述显示面板包括如权利要求1‑7任一项所述的像素驱动电路。

说明书

像素驱动电路及显示面板

技术领域

[0001] 本申请涉及显示技术领域，具体涉及一种像素驱动电路及显示面板。

背景技术

[0002] 有源矩阵有机发光二极管(Active Matrix/Organic Light Emitting Diode，AMOLED)显示是一种应用于电视和移动设备中的显示技术，以其低功耗，低成本，大尺寸的
特点在对功耗敏感的便携式电子设备中有着广阔的应用前景。

[0003] 目前在AMOLED显示领域中，随着显示面板使用时间的延长，显示面板的像素驱动电路中，由于驱动薄膜晶体管的阈值电压容易漂移，导致驱动薄膜晶体管的驱动电流发生
变化，进而造成显示面板的亮度不均，出现显示不良，更进一步影响显示面板的画质。

[0004] 因此，如何改善现有的像素驱动电路及显示面板，由于驱动薄膜晶体管的阈值电压容易漂移，导致显示面板的亮度不均，出现显示不良，更进一步影响显示面板画质的技术
问题，是本领域技术人员目前亟待解决的技术问题。

发明内容

[0005] 本申请实施例提供一种像素驱动电路及显示面板，可以有效补偿驱动薄膜晶体管的阈值电压漂移，进而提高应用于该像素驱动电路的显示面板的显示品质。

[0006] 本申请实施例提供一种像素驱动电路，包括有机发光器件和驱动薄膜晶体管，所述像素驱动电路还包括补偿模块，所述补偿模块包括第四薄膜晶体管、第一电容以及第二
电容；

[0007] 其中，所述第四薄膜晶体管的源极和漏极中的一个电性连接于第一电压端，所述第四薄膜晶体管的所述源极和所述漏极中的另一个电性连接于所述驱动薄膜晶体管的栅
极；所述第一电容包括相对的第一极板和第二极板，所述第一极板电性连接于所述驱动薄
膜晶体管的所述栅极，所述第二极板电性连接于所述驱动薄膜晶体管的源极和漏极中的一
个；所述第二电容包括相对的第三极板和第四极板，所述第三极板电性连接于所述第二极
板，所述第四极板电性连接于第二电源电压端。

[0008] 可选的，在本申请的一些实施例中，所述像素驱动电路还包括数据电压写入模块，所述数据电压写入模块包括第二薄膜晶体管，所述第二薄膜晶体管的源极和漏极中的一个
电性连接于数据电压端，所述第二薄膜晶体管的所述源极和所述漏极中的另一个电性连接
于所述驱动薄膜晶体管的栅极以及所述第一极板。

[0009] 可选的，在本申请的一些实施例中，所述像素驱动电路还包括重置模块，所述重置模块连接于所述驱动薄膜晶体管的所述源极和所述漏极，以进行重置。

[0010] 可选的，在本申请的一些实施例中，所述重置模块包括第三薄膜晶体管以及第五薄膜晶体管，所述第三薄膜晶体管的源极和漏极中的一个电性连接于共模电压端，所述第
三薄膜晶体管的所述源极和所述漏极中的另一个电性连接于所述驱动薄膜晶体管的源极
和漏极中的一个；所述第五薄膜晶体管的源极和漏极中的一个电性连接于参考电压端，所
述第五薄膜晶体管的所述源极和所述漏极中的另一个电性连接于所述驱动薄膜晶体管的
源极和漏极中的一个。

[0011] 可选的，在本申请的一些实施例中，所述参考电压端的电压大于所述第一电压端的电压，所述第一电压端的电压大于所述共模电压端的电压；所述第一电压端的电压与所
述共模电压端的电压的差值大于所述驱动薄膜晶体管的阈值电压值。

[0012] 可选的，在本申请的一些实施例中，所述像素驱动电路还包括发光控制模块，所述发光控制模块包括第六薄膜晶体管；其中，所述第六薄膜晶体管的源极和漏极中的一个电
性连接于所述有机发光器件的阴极，所述第六薄膜晶体管的所述源极和所述漏极中的另一
个电性连接于所述驱动薄膜晶体管的源极和漏极中的一个。

[0013] 可选的，在本申请的一些实施例中，所述有机发光器件的阳极电性连接于第一电源电压端。

[0014] 可选的，在本申请的一些实施例中，所述像素驱动电路还包括开关模块，所述开关模块包括第七薄膜晶体管；其中，所述第七薄膜晶体管的源极和漏极中的一个电性连接于
所述驱动薄膜晶体管的源极和漏极中的一个，所述第七薄膜晶体管的所述源极和所述漏极
中的另一个电性连接于所述第二电源电压端。

[0015] 可选的，在本申请的一些实施例中，所述第一薄膜晶体管、所述第二薄膜晶体管、所述第三薄膜晶体管、所述第四薄膜晶体管、所述第五薄膜晶体管、所述第六薄膜晶体管以
及所述第七薄膜晶体管均为n型薄膜晶体管。

[0016] 相应的，本申请实施例还提供一种显示面板，包括上述任一项所述的像素驱动电路。

[0017] 本申请实施例提供的像素驱动电路及显示面板，通过在原有像素驱动电路的基础上增设一个分压电容，使得驱动薄膜晶体管的驱动电流值为一个与阈值电压无关的量，从
而有效补偿驱动薄膜晶体管的阈值电压漂移，进而提高应用于该像素驱动电路的显示面板
的显示品质。

附图说明

[0018] 为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于
本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附
图。

[0019] 图1为本申请实施例提供的像素驱动电路示意图。

[0020] 图2为本申请实施例提供的像素驱动电路中不同信号的时序图；

[0021] 图3为本申请实施例提供的像素驱动电路在不同阶段时第一节点以及第二节点的电位变化图。

具体实施方式

[0022] 下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于
本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施
例，都属于本申请保护的范围。

[0023] 本申请实施例提供一种像素驱动电路及显示面板。以下分别进行详细说明。需说明的是，以下实施例的描述顺序不作为对实施例优选顺序的限定。另外，在本申请的描述
中，术语“包括”是指“包括但不限于”。用语第一、第二、第三等仅仅作为标示使用，并没有强
加数字要求或建立顺序。本发明的各种实施例可以以一个范围的型式存在；应当理解，以一
范围型式的描述仅仅是因为方便及简洁，不应理解为对本发明范围的硬性限制；因此，应当
认为所述的范围描述已经具体公开所有可能的子范围以及该范围内的单一数值。例如，应
当认为从1到6的范围描述已经具体公开子范围，例如从1到3，从1到4，从1到5，从2到4，从2
到6，从3到6等，以及所数范围内的单一数字，例如1、2、3、4、5及6，此不管范围为何皆适用。
另外，每当在本文中指出数值范围，是指包括所指范围内的任何引用的数字(分数或整数)。

[0024] 本申请实施例针对现有的像素驱动电路及显示面板，由于驱动薄膜晶体管的阈值电压容易漂移，导致显示面板的亮度不均，出现显示不良，更进一步影响显示面板画质的技
术问题，本申请实施例能够解决上述技术问题。

[0025] 如图1所示，为本发明实施例提供的像素驱动电路示意图。其中，所述像素驱动电路包括有机发光器件包括：第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3、第
四薄膜晶体管T4、第五薄膜晶体管T5、第六薄膜晶体管T6、第七薄膜晶体管T7、第一电容
Cst、第二电容Cc以及有机发光器件OLED，其中，所述第一薄膜晶体管T1为驱动薄膜晶体管，
所述第一薄膜晶体管T1的栅极电性连接第一节点g，所述第一薄膜晶体管T1的源极和漏极
中的一个源极电性连接第二节点S，所述第一薄膜晶体管的所述源极和所述漏极中的另一
个电性连接第三节点D；可选的，在本申请的一优选实施例中，所述第一薄膜晶体管T1、所述
第二薄膜晶体管T2、所述第三薄膜晶体管T3、所述第四薄膜晶体管T4、所述第五薄膜晶体管
T5、所述第六薄膜晶体管T6以及所述第七薄膜晶体管T7均为n型薄膜晶体管。

[0026] 具体地，所述像素驱动电路还包括补偿模块、数据电压写入模块、重置模块、发光控制模块以及开关模块；

[0027] 其中，所述补偿模块包括所述第四薄膜晶体管T4、所述第一电容Cst以及所述第二电容Cc，所述第四薄膜晶体管T4的栅极接入第三发光使能信号EM3，所述第四薄膜晶体管T4
的漏极电性连接于第一电压端V1，所述第四薄膜晶体管T4的源极电性连接于所述第一薄膜
晶体管T1的栅极；所述第一电容Cst包括相对的第一极板和第二极板，所述第一极板电性连
接于所述第一薄膜晶体管T1的所述栅极，所述第二极板电性连接于所述第一薄膜晶体管T1
的源极；所述第二电容Cc包括相对的第三极板和第四极板，所述第三极板电性连接于所述
第二极板，所述第四极板电性连接于第二电源电压端OVSS。

[0028] 具体地，所述数据电压写入模块包括第二薄膜晶体管T2，所述第二薄膜晶体管T2的栅极接入写入信号WR，所述第二薄膜晶体管T2的漏极电性连接于数据电压端Data，所述
第二薄膜晶体管T2的源极电性连接于所述第一节点G。

[0029] 具体地，所述重置模块连接于所述第一薄膜晶体管T1的所述源极和所述漏极，以进行重置；其中，所述重置模块包括第三薄膜晶体管T3以及第五薄膜晶体管T5，所述第三薄
膜晶体管T3的栅极接入读取信号RD，所述第三薄膜晶体管T3的漏极电性连接于共模电压端
Vcm，所述第三薄膜晶体管T3的源极电性连接于所述第二节点S；所述第五薄膜晶体管T5的
栅极接入所述第三发光使能信号EM3，所述第五薄膜晶体管T5的漏极电性连接于参考电压
端Vref，所述第五薄膜晶体管T5的源极电性连接于所述第三节点G。

[0030] 可选的，在本申请的一优选实施例中，所述参考电压端Vref的电压大于所述第一电压端V1的电压，所述第一电压端V1的电压大于所述共模电压端Vcm的电压；所述第一电压
端V1的电压与所述共模电压端Vcm的电压的差值大于所述第一薄膜晶体管T1的阈值电压
Vth的电压值。

[0031] 具体地，所述发光控制模块包括第六薄膜晶体管T6；其中，所述第六薄膜晶体管T6的栅极接入第一发光使能信号EM1，漏极接入所述有机发光器件OLED的阳极，源极电性连接
所述第三节点D。

[0032] 进一步地，所述有机发光器件OLED的阳极电性连接于第一电源电压端OVDD，所述有机发光器件OLED的阴极与所述第六薄膜晶体管T6的漏极电性相连。

[0033] 具体地，所述开关模块包括第七薄膜晶体管T7；其中，所述第七薄膜晶体管T7的栅极接入第二发光使能信号EM2，漏极接入所述第二节点S，源极电性连接第二电源电压端
OVSS。

[0034] 可选的，在本申请的一优选实施例中，所述写入信号WR、所述读取信号RD、所述数据电压Data、所述第一发光使能信号EM1、所述第二发光使能信号EM2以及所述第三发光使
能信号EM3均由外部驱动芯片提供。具体地，所述像素驱动电路分别经过重置阶段P1、侦测
阶段P2、第一维持阶段P3、数据电压写入阶段P4、第二维持阶段P5以及发光阶段P6。

[0035] 其中，所述像素驱动电路处于所述重置阶段P1时，所述第三薄膜晶体管T3、所述第四薄膜晶体管T4以及所述第五薄膜晶体管T5均处于开启状态，所述第三薄膜晶体管T3对所
述第一节点G的电位进行重置，所述第四薄膜晶体管T4对所述第二节点S的电位进行重置，
所述第五薄膜晶体管T5对所述第三节点D的电位进行重置；

[0036] 所述像素驱动电路处于所述侦测阶段P2时，所述第一薄膜晶体管T1、所述第四薄膜晶体管T4以及所述第五薄膜晶体管T5处于开启状态，所述像素驱动电路对所述第二节点
S充电，直至所述第二节点S的电位为第一固定值；

[0037] 所述像素驱动电路处于所述第一维持阶段P3时，分别对所述第一节点G、所述第二节点S以及所述第三节点D的电位进行维持；

[0038] 所述像素驱动电路处于所述数据电压写入阶段P4时，数据电压Data通过所述第二薄膜晶体管T2写入所述第一节点G，所述第一电容Cst以及所述第二电容Cc将所述数据电压
分压Data至所述第二节点S；

[0039] 所述像素驱动电路处于所述第二维持阶段P5时，分别对所述第一节点G、所述第二节点S以及所述第三节点D的电位进行维持；

[0040] 所述像素驱动电路处于所述发光阶段P6时，所述第六薄膜晶体管T6以及所述第七薄膜晶体管T7处于开启状态，所述第一薄膜晶体管T1驱动所述有机发光器件OLED发光。

[0041] 如图2所示，为本申请实施例提供的像素驱动电路中不同信号的时序图；如图3所示，为本申请实施例提供的像素驱动电路在不同阶段时第一节点G以及第二节点S的电位变
化图。结合图2与图3可知，所述像素驱动电路中，所述第一发光使能信号EM1、所述第二发光
使能信号EM2、所述第三发光使能信号EM3、所述写入信号WR、所述读取信号RD以及所述数据
电压Data均为交流电压，所述电源正电压OVDD、所述参考电压Vref、所述第一电压V1以及所
述共模电压Vcm均为直接电压。

[0042] 结合图1、图2以及图3可知，所述像素驱动电路在不同阶段的具体过程如下：

[0043] 当所述像素驱动电路处于所述重置阶段P1时，所述第一发光使能信号EM1以及所述第二发光使能信号EM2由高电位变为低电位；此时，所述第六薄膜晶体管T6以及所述第七
薄膜晶体管T7处于关闭状态，所述第六薄膜晶体管T6将所述有机发光器件OLED与所述第一
薄膜晶体管T1断开，所述第七薄膜晶体管T7将所述有机发光器件OLED与所述第二电源电压
端OVSS断开。

[0044] 同时，所述读取信号RD以及所述第三发光使能信号EM3由低电位变为高电位；此时，所述第三薄膜晶体管T3、所述第四薄膜晶体管T4以及所述第五薄膜晶体管T5处于开启
状态，所述第三薄膜晶体管T3对所述第一节点G的电位进行重置，所述第四薄膜晶体管T4对
所述第二节点S的电位进行重置，所述第五薄膜晶体管T5对所述第三节点D的电位进行重
置。此时，其余信号维持原电位不变，所述第一节点G的电位为V1，所述第二节点S的电位为
Vcm，所述第三节点D的电位为Vref。

[0045] 当所述像素驱动电路处于所述侦测阶段P2时，所述第一发光使能信号EM1为低电位，所述第二发光使能信号EM2为低电位，所述读取信号RD由高电位变为低电位，所述第三
发光使能信号EM3为高电位，所述数据电压Data为低电位，所述写入信号WR为低电位；此时，
所述第二薄膜晶体管T2、所述第三薄膜晶体管T3、所述第六薄膜晶体管T6以及所述第七薄
膜晶体管T7处于关闭状态，所述第四薄膜晶体管T4以及所述第五薄膜晶体管T5处于开启状
态。

[0046] 此时，所述第一薄膜晶体管T1的栅极电压Vg为V1，所述第一薄膜晶体管T4的源极电压Vs为Vcm。由于预设条件下，所述参考电压端Vref的电压值大于所述第一电压端V1的电
压值，所述第一电压端V1的电压值大于所述共模电压端Vcm的电压值，且所述第一电压端V1
与所述共模电压端Vcm的电压差值大于所述第一薄膜晶体管T1的阈值电压Vth值。

[0047] 因此，所述第一薄膜晶体管T1的栅极与源极之间的电压Vgs＝V1‑Vcm＞Vth，所述第一薄膜晶体管T1处于开启状态，此时，所述参考电压值Vref的电压值对所述第一薄膜晶
体管T1的源极(所述第二节点S)进行充电，直到所述第二节点S的电位为V1‑Vth，所述第一
节点G的电位维持V1不变。

[0048] 当所述像素驱动电路处于所述第一维持阶段P3时，所述第一发光使能信号EM1维持低电位，所述第二发光使能信号EM2维持低电位，所述读取信号RD维持低电位，所述写入
信号WR维持低电位，所述第三发光使能信号EM3由高电位变为低电位；此时，所述第二薄膜
晶体管T2、所述第三薄膜晶体管T3、所述第四薄膜晶体管T4、所述第五薄膜晶体管T5、所述
第六薄膜晶体管T6以及所述第七薄膜晶体管T7处于关闭状态，所述第一节点G与所述第一
电压V1的连接断开，所述第三节点D与所述参考电压端Vref的连接断开，所述第二节点S的
电位维持V1‑Vth不变，所述第一固定值为V1‑Vth；所述第一节点G的电位维持V1不变。

[0049] 当所述像素驱动电路处于所述数据电压写入阶段P4时，所述第一发光使能信号EM1维持低电位，所述第二发光使能信号EM2维持低电位，所述第三发光使能信号EM3维持低
电位，所述读取信号RD维持低电位，所述写入信号WR由低电位变为高电位；此时，所述第三
薄膜晶体管T3、所述第四薄膜晶体管T4、所述第五薄膜晶体管T5、所述第六薄膜晶体管T6以
及所述第七薄膜晶体管T7维持关闭状态，所述第二薄膜晶体管T2处于开启状态，所述数据
电压Data通过所述第二薄膜晶体管T2写入所述第一节点G，之后，所述写入信号WR又由高电
位变为低电位，所述薄膜晶体管T2处于关闭状态，所述数据电压Data与所述第一节点G断开
连接，此时，所述第一节点G的电位为所述数据电压端Data的电压值Vdata。

[0050] 由于所述第一电容Cst与所述第二电容Cc在通过交流电时有容抗，根据电容分压原理，所述第一电容Cst与所述第二电容Cc在串联过程中，电容器两端的电压与电容量成反
比。因此，所述第一节点G的电位在所述第一维持阶段P3时为V1，所述第一节点G的电位在所
述数据电压写入阶段P4时为Vdata，其电位变化量ΔVg＝Vdata‑V1；根据电容分压原理，所
述第二节点S的电位变化量ΔVs/ΔVg＝Cst/(Cst+Cc)，得到所述第二节点S的电位变化量
ΔVs为(Vdata‑V1)*Cst/(Cst+Cc)；由于所述第二节点S的电位在所述第一维持阶段P3时为
V1‑Vth，因此，在所述数据电压写入阶段P4时，所述第一节点G的电位为Vdata，所述第二节
点S的电位为(Vdata‑V1)*Cst/(Cst+Cc)+V1‑Vth，所述第一薄膜晶体管T1的栅源极电压为：

[0051] Vgs＝Vdata‑(Vdata‑V1)*Cst/(Cst+Cc)‑V1+Vth。

[0052] 当所述像素驱动电路处于所述第二维持阶段P5时，所述第一发光使能信号EM1维持低电位，所述第二发光使能信号EM2维持低电位，所述第三发光使能信号EM3维持低电位，
所述读取信号RD维持低电位，所述写入信号WR维持低电位；此时，所述第二薄膜晶体管T2、
所述第三薄膜晶体管T3、所述第四薄膜晶体管T4、所述第五薄膜晶体管T5、所述第六薄膜晶
体管T6以及所述第七薄膜晶体管T7维持关闭状态，所述第一节点G的电位维持Vdata不变，
所述第二节点S的电位维持(Vdata‑V1)*Cst/(Cst+Cc)+V1‑Vth不变。

[0053] 所述像素驱动电路处于所述发光阶段P6时，所述第一发光使能信号EM1由低电位变为高电位，所述第二发光使能信号EM2由低电位变为高电位，所述第三发光使能信号EM3
维持低电位，所述读取信号RD维持低电位，所述写入信号WR维持低电位；此时，所述第二薄
膜晶体管T2、所述第三薄膜晶体管T3、所述第四薄膜晶体管T4以及所述第五薄膜晶体管T5
维持关闭状态，所述第六薄膜晶体管T6以及所述第七薄膜晶体管T7处于开启状态。同时，所
述第一薄膜晶体管T1的栅源极电压Vgs为：

[0054] Vdata‑(Vdata‑V1)*Cst/(Cst+Cc)‑V1+Vth；

[0055] 此时，所述第一薄膜晶体管T1处于开启状态，所述第一薄膜晶体管T1驱动所述有机发光器件OLED发光。

[0056] 根据已知的计算驱动电流的计算公式1为:IOLED＝K*(Vgs‑Vth)2；其中，IOLED表示流经所述有机发光器件OLED的驱动电流，K为所述第一薄膜晶体管T1(驱动薄膜晶体管)的电
流放大系数，由所述第一薄膜晶体管T1自身的电学特性决定，Vgs为所述第一薄膜晶体管T1
的栅极与源极之间的电压差，Vth为所述第一薄膜晶体管T1的阈值电压。可见，所述有机发
光器件OLED的驱动电流IOLED与驱动薄膜晶体管的阈值电压Vth有关。由于驱动薄膜晶体管
的阈值电压Vth容易漂移，导致驱动电流IOLED发生变化，容易造成OLED显示面板的亮度不
均，出现显示不良，影响画质。

[0057] 在本申请实施例中，由于所述第一薄膜晶体管T1的栅级与源极之间的电压Vgs为Vdata‑(Vdata‑V1)*Cst/(Cst+Cc)‑V1+Vth，代入上述公式1，得到本申请实施例的驱动电
流：

[0058] IOLED＝K*(Vgs‑Vth)2＝K*(Vdata‑(Vdata‑V1)*Cst/(Cst+Cc)‑V1+Vth‑Vth)2＝

[0059] K*(Vdata‑(Vdata‑V1)*Cst/(Cst+Cc)‑V1)2。

[0060] 因此，本申请实施例的驱动电流IOLED是一个和驱动TFT的阈值电压Vth无关的量，因此可以补偿其与之电压变化的影响。

[0061] 本申请实施例还提供了一种显示面板，所述显示面板包括上述实施例所述的像素驱动电路。

[0062] 其中，所述显示面板可以为手机、电脑、电视机和智能穿戴显示设备等，本实施例对此不作特殊限定。

[0063] 综上所述，本申请实施例提供的像素驱动电路及显示面板，通过在原有像素驱动电路的基础上增设一个第二电容，使得驱动薄膜晶体管的驱动电流值为一个与阈值电压无
关的量，从而有效补偿驱动薄膜晶体管的阈值电压漂移，进而提高应用于该像素驱动电路
的显示面板的显示品质。

[0064] 在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。

[0065] 以上对本申请实施例所提供的一种像素驱动电路及显示面板进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于
帮助理解本申请的方法及其核心思想；同时，对于本领域的技术人员，依据本申请的思想，
在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本
申请的限制。