一种包络追踪电源的控制方法及电路

摘要

本发明公开了一种包络追踪电源的控制方法和电路，该方法包括：若首次接收到电平信号，根据所述电平信号获取计时信号；根据所述计时信号开始计时，并将第一驱动信号发送到所述包络追踪电源的上驱动管，以使所述上驱动管导通；在所述计时达到预设导通时长时，将第二驱动信号发送到所述上驱动管，以使所述上驱动管截止；其中，所述电平信号是根据负载所需电压和输入所述包络追踪电源的包络追踪信号生成的，从而在减小包络追踪电源的输出纹波的同时降低了系统工作频率，进而提高了电源效率。

权利要求

1.一种包络追踪电源的控制方法，其特征在于，所述的方法包括：若首次接收到电平信号，根据所述电平信号获取计时信号；根据所述计时信号开始计时，并将第一驱动信号发送到所述包络追踪电源的上驱动管，以使所述上驱动管导通；在所述计时达到预设导通时长时，将第二驱动信号发送到所述上驱动管，以使所述上驱动管截止；在不改变电平信号平均占空比的情况下，通过控制功率管的导通时长改变开关的频率；其中，所述电平信号是根据负载所需电压和输入所述包络追踪电源的包络追踪信号生成的。

2.如权利要求1所述的方法，其特征在于，所述方法还包括：在所述预设导通时长内统计所述电平信号中的高电平信号，并根据所述高电平信号的时长总和确定周期时长；在达到所述周期时长时生成周期信号。

3.如权利要求2所述的方法，其特征在于，若非首次接收到所述电平信号，所述计时信号是根据所述电平信号和所述周期信号获取的。

4.如权利要求1所述的方法，其特征在于，在根据所述计时信号开始计时之后，所述方法还包括：输出上管打开信号，并根据所述上管打开信号生成导通触发信号；根据所述导通触发信号获取所述第一驱动信号；在所述计时达到所述预设导通时长时输出上管截止信号，并根据所述上管截止信号生成触发清除信号；根据所述触发清除信号获取所述第二驱动信号。

5.如权利要求1所述的方法，其特征在于，所述电平信号是在由所述包络追踪信号输出的电压大于所述负载所需电压时生成的。

6.一种包络追踪电源的控制电路，其特征在于，包括：时间补偿模块，用于将接收的高频的电平信号转化为占空比不变的低频的驱动信号，并根据所述驱动信号控制所述包络追踪电源的上驱动管导通或截止；所述时间补偿模块包括计时单元，触发单元和驱动单元，其中，所述计时单元，用于根据接收的电平信号产生计时信号，并输出上管打开信号至所述驱动单元，输出计时结束信号至所述触发单元；所述触发单元，用于根据所述计时结束信号输出上管截止信号至所述驱动单元；所述驱动单元，用于根据所述上管打开信号输出第一驱动信号至所述上驱动管，以使所述上驱动管导通；还用于根据所述上管截止信号输出第二驱动信号至所述上驱动管，以使所述上驱动管截止；其中，所述电平信号是根据负载所需电压和输入所述包络追踪电源的包络追踪信号生成的。

7.如权利要求6所述的电路，其特征在于，所述计时单元包括：Ton计时模块，用于接收所述电平信号，或接收所述电平信号和所述触发单元发送的周期信号，并输出上管打开信号至所述驱动单元和所述触发单元，还用于输出所述计时结束信号至所述触发单元。

8.如权利要求7所述的电路，其特征在于，所述触发单元包括：Toff信号模块，用于在接收到所述计时结束信号时产生所述上管截止信号，并将所述上管截止信号输出至所述驱动单元；Tdis信号模块，用于在接收到所述上管打开信号时输出周期信号至Ton计时模块；其中，所述周期信号的周期时长是以所述电平信号中的高电平信号的时长总和为依据进行统计的。

9.如权利要求8所述的电路，其特征在于，所述驱动单元包括：RS触发器，用于当接收到所述上管打开信号时产生导通触发信号，根据所述导通触发信号输出所述第一驱动信号至所述上驱动管；还用于当接收到所述上管截止信号时产生触发清除信号，根据所述触发清除信号输出所述第二驱动信号至所述上驱动管。

10.如权利要求6所述的电路，其特征在于，所述电路还包括线性模块、滞回模块，驱动模块和电感，其中，所述滞回模块，用于输出所述电平信号至所述时间补偿模块；所述驱动模块，用于根据所述第一驱动信号和所述第二驱动信号控制所述上驱动管或下驱动管的导通时长，并输出修正后的直流电压至负载；所述滞回模块的第一输入端连接所述线性模块的输出端，所述滞回模块的第二输入端连接所述电感的第一端，所述滞回模块的输出端连接所述时间补偿模块的输入端，所述时间补偿模块的输出端连接所述驱动模块，所述驱动模块还连接所述电感的第二端。

说明书

一种包络追踪电源的控制方法及电路

技术领域

[0001] 本申请涉及通信技术领域，更具体地，涉及一种包络追踪电源的控制方法及电路。

背景技术

[0002] 输出纹波是指电源输出直流电压包含的交流成分，这些纹波容易在设备中产生不期望的谐波，而谐波会产生较多的危害，降低电源的效率；较强的纹波会造成浪涌电压或电
流的产生，导致烧毁用电设备；甚至会干扰数字电路的逻辑关系，影响其正常工作并带来噪
音干扰，使图像设备、音响设备不能正常工作。因此，新一代无线通讯在对信号输出设备以
及信号接收设备电源的效率、线性度、稳定性提出了更高要求的同时，对输出纹波更加关
注。

[0003] 传统的包络追踪电源采用的是线性放大器‑滞回控制‑开关电源(滞回控制)的结构，当直流电压不能满足需求时，通过滞回控制模块使电源上功率管导通，电感电流增大，
直流电压增大。该方式产生直流电压，虽然此时纹波较小，但这种控制方式系统的工作频率
较大，效率较低。

[0004] 因此，如何在减小包络追踪电源的输出纹波的同时降低系统工作频率，进而提高电源效率，是目前有待解决的技术问题。

发明内容

[0005] 本发明提供一种包络追踪电源的控制方法，用以解决现有技术中无法在减小包络追踪电源的输出纹波的同时降低系统工作频率的技术问题。该方法包括：

[0006] 若首次接收到电平信号，根据所述电平信号获取计时信号；

[0007] 根据所述计时信号开始计时，并将第一驱动信号发送到所述包络追踪电源的上驱动管，以使所述上驱动管导通；

[0008] 在所述计时达到预设导通时长时，将第二驱动信号发送到所述上驱动管，以使所述上驱动管截止；

[0009] 其中，所述电平信号是根据负载所需电压和输入所述包络追踪电源的包络追踪信号生成的。

[0010] 在本申请一些实施例中，所述方法还包括：

[0011] 在所述预设导通时长内统计所述电平信号中的高电平信号，并根据所述高电平信号的时长总和确定周期时长；

[0012] 在达到所述周期时长时生成周期信号。

[0013] 在本申请一些实施例中，若非首次接收到所述电平信号，所述计时信号是根据所述电平信号和所述周期信号获取的。

[0014] 在本申请一些实施例中，在根据所述计时信号开始计时之后，所述方法还包括：

[0015] 输出上管打开信号，并根据所述上管打开信号生成导通触发信号；

[0016] 根据所述导通触发信号获取所述第一驱动信号；

[0017] 在所述计时达到所述预设导通时长时输出上管截止信号，并根据所述上管截止信号生成触发清除信号；

[0018] 根据所述触发清除信号获取所述第二驱动信号。

[0019] 在本申请一些实施例中，所述电平信号是在由所述包络追踪信号输出的电压大于所述负载所需电压时生成的。

[0020] 相应的，本发明还提出了一种包络追踪电源的控制电路，包括：

[0021] 时间补偿模块，用于将接收的高频的电平信号转化为占空比不变的低频的驱动信号，并根据所述驱动信号控制所述包络追踪电源的上驱动管导通或截止；

[0022] 所述时间补偿模块包括计时单元，触发单元和驱动单元，其中，

[0023] 所述计时单元，用于根据接收的电平信号产生计时信号，并输出上管打开信号至所述驱动单元，输出计时结束信号至所述触发单元；

[0024] 所述触发单元，用于根据所述计时结束信号输出上管截止信号至所述驱动单元；

[0025] 所述驱动单元，用于根据所述上管打开信号输出第一驱动信号至所述上驱动管，以使所述上驱动管导通；还用于根据所述上管截止信号输出第二驱动信号至所述上驱动
管，以使所述上驱动管截止。

[0026] 在本申请一些实施例中，所述计时单元包括：

[0027] Ton计时模块，用于接收所述电平信号，或接收所述电平信号和所述触发模块发送的周期信号，并输出上管打开信号至所述驱动单元和所述触发单元，还用于输出所述计时
结束信号至所述触发单元。

[0028] 在本申请一些实施例中，所述触发单元包括：

[0029] Toff信号模块，用于在接收到所述计时结束信号时产生所述上管截止信号，并将所述上管截止信号输出至所述驱动单元；

[0030] Tdis信号模块，用于在接收到所述上管打开信号时输出周期信号至Ton计时模块；

[0031] 其中，所述周期信号的周期时长是以所述电平信号中的高电平信号的时长总和为依据进行统计的。

[0032] 在本申请一些实施例中，所述驱动单元包括：

[0033] RS触发器，用于当接收到所述上管打开信号时产生导通触发信号，根据所述导通触发信号输出所述第一驱动信号至所述上驱动管；还用于当接收到所述上管截止信号时产
生触发清除信号，根据所述触发清除信号输出所述第二驱动信号至所述上驱动管。

[0034] 在本申请一些实施例中，所述电路还包括线性模块、滞回模块，驱动模块和电感，其中，

[0035] 所述滞回模块，用于输出所述电平信号至所述时间补偿模块；

[0036] 所述驱动模块，用于根据所述第一驱动信号和所述第二驱动信号控制所述上驱动管或下驱动管的导通时长，并输出修正后的直流电压至负载；

[0037] 所述滞回模块的第一输入端连接所述线性模块的输出端，所述滞回模块的第二输入端连接所述电感的第一端，所述滞回模块的输出端连接所述时间补偿模块的输入端，所
述时间补偿模块的输出端连接所述驱动模块，所述驱动模块还连接所述电感的第二端。

[0038] 与现有技术对比，本发明具备以下有益效果：

[0039] 本发明公开了一种包络追踪电源的控制方法和电路，该方法包括：若首次接收到电平信号，根据所述电平信号获取计时信号；根据所述计时信号开始计时，并将第一驱动信
号发送到所述包络追踪电源的上驱动管，以使所述上驱动管导通；在所述计时达到预设导
通时长时，将第二驱动信号发送到所述上驱动管，以使所述上驱动管截止；其中，所述电平
信号是根据负载所需电压和输入所述包络追踪电源的包络追踪信号生成的，从而在减小包
络追踪电源的输出纹波的同时降低了系统工作频率，进而提高了电源效率，并通过在非首
次接收到电平信号时，根据电平信号和周期信号获取计时信号，可以更加准确的获取计时
信号，提高了电源可靠性。

附图说明

[0040] 为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于
本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附
图。

[0041] 图1示出了本发明实施例提出的一种包络追踪电源的控制电路的结构示意图；

[0042] 图2示出了本发明实施例中时间补偿模块的结构示意图；

[0043] 图3示出了本发明实施例提出的一种包络追踪电源的控制方法的流程示意图。

具体实施方式

[0044] 下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于
本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他
实施例，都属于本申请保护的范围。

[0045] 现有包络追踪电源电路中，通过滞回电路产生电压信号至电感产生电流，根据开关电路特性，当信号频率较大时，电感产生的电流纹波较小，但此时系统效率较低；如果信
号频率较小时，电感产生的电流纹波较大，所以电流纹波大小与系统效率矛盾。

[0046] 本申请实施例提供一种包络追踪电源的控制方法，如图3所示，包括以下步骤：

[0047] 步骤S101，若首次接收到电平信号，根据所述电平信号获取计时信号。

[0048] 本实施例中，电平信号是根据负载所需电压和输入所述包络追踪电源的包络追踪信号生成的，当首次接收到该电平信号时，根据该电平信号可获取计时信号，开启相应的计
时功能。

[0049] 为了确定可靠的电平信号，在本申请优选的实施例中，所述电平信号是在由所述包络追踪信号输出的电压大于所述负载所需电压时生成的。

[0050] 本实施例中，根据接收到的包络追踪信号输出电压，将该电压与负载所需电压进行比较，若由包络追踪信号输出的电压大于负载所需电压，则生成该电平信号，其中，该负
载为包络追踪电源的负载。

[0051] 步骤S102，根据所述计时信号开始计时，并将第一驱动信号发送到所述包络追踪电源的上驱动管，以使所述上驱动管导通。

[0052] 本实施例中，包络追踪电源包括上驱动管，在获取计时信号后开始计时，并将第一驱动信号发送到该上驱动管，使该上驱动管导通。

[0053] 步骤S103，在所述计时达到预设导通时长时，将第二驱动信号发送到所述上驱动管，以使所述上驱动管截止。

[0054] 本实施例中，在计时达到预设导通时长时，需要将上驱动管截止，将第二驱动信号发送到上驱动管，以使上驱动管截止。

[0055] 通过步骤S102和步骤S103中的第一驱动信号和第二驱动信号控制上驱动管在预设导通时长内导通，预设导通时长可以根据实际需要灵活设定，在不改变电平信号平均占
空比的情况下，通过控制功率管的导通时长改变开关的频率，通过时间补偿的方式在减小
包络追踪电源的输出纹波的同时降低了系统工作频率，提高了包络追踪电源的效率。

[0056] 为了可靠获取第一驱动信号和第二驱动信号，在本申请一些实施例中，在根据所述计时信号开始计时之后，所述方法还包括：

[0057] 输出上管打开信号，并根据所述上管打开信号生成导通触发信号；

[0058] 根据所述导通触发信号获取所述第一驱动信号；

[0059] 在所述计时达到所述预设导通时长时输出上管截止信号，并根据所述上管截止信号生成触发清除信号；

[0060] 根据所述触发清除信号获取所述第二驱动信号。

[0061] 本实施例中，在计时开始时，输出上管打开信号，根据上管打开信号生成导通触发信号，然后根据导通触发信号获取第一驱动信号；在计时达到预设导通时长时，输出上管截
止信号，根据上管截止信号输出触发清除信号，然后根据触发清除信号获取第二驱动信号。

[0062] 以上实施例的方案仅为本申请所提出的一种具体实现方案，本领域技术人员还可选择其他方式获取第一驱动信号和第二驱动信号，这并不影响本申请的保护范围。

[0063] 为了可靠的生成计时信号，在本申请一些实施例中，所述方法还包括：

[0064] 在所述预设导通时长内统计所述电平信号中的高电平信号，并根据所述高电平信号的时长总和确定周期时长；

[0065] 在达到所述周期时长时生成周期信号。

[0066] 本实施例中，为了获取准确的计时信号，在非首次接收到电平信号时，通过周期信号和电平信号获取计时信号。电平信号包括低电平信号和高电平信号，在基于计时信号开
始计时后，通过在预设导通时长内统计电平信号中的高电平信号，确定高电平信号的时长
总和，将该时长总和作为电平信号的周期时长，在一个所述周期时长结束时，生成周期信
号。

[0067] 为了提高电源效率，在本申请一些实施例中，若非首次接收到所述电平信号，所述计时信号是根据所述电平信号和所述周期信号获取的。

[0068] 本实施例中，若非首次接收到电平信号，且接收到周期信号，说明上个周期结束，根据电平信号和周期信号获取计时信号。在获取计时信号后开始计时，并将第一驱动信号
发送到该上驱动管，使该上驱动管导通；在计时达到预设导通时长时，将第二驱动信号发送
到上驱动管，以使上驱动管截止。通过上述周期的循环，使包络追踪电源直流电压不断增
加，进一步满足负载需求。

[0069] 若非首次接收到电平信号，且未接收到周期信号，说明上个周期未结束，不获取计时信号。

[0070] 通过应用以上技术方案，若首次接收到电平信号，根据所述电平信号获取计时信号；根据所述计时信号开始计时，并将第一驱动信号发送到所述包络追踪电源的上驱动管，
以使所述上驱动管导通；在所述计时达到预设导通时长时，将第二驱动信号发送到所述上
驱动管，以使所述上驱动管截止；其中，所述电平信号是根据负载所需电压和输入所述包络
追踪电源的包络追踪信号生成的，从而在减小包络追踪电源的输出纹波的同时降低了系统
工作频率，进而提高了电源效率，并通过在非首次接收到电平信号时根据电平信号和周期
信号获取计时信号，可以更加准确的获取计时信号，提高了电源可靠性。

[0071] 为了进一步阐述本发明的技术思想，现结合具体的应用场景，对本发明的技术方案进行说明。

[0072] 如图1和图2所示，当首次接收到电平信号后，产生计时信号，计时功能开启，并持续预设导通时长。在预设导通时长内，包络追踪电源上驱动管M1获取第一驱动信号并导通，
还开启周期时长统计功能，一个周期时长完成后输出周期信号Tdis。

[0073] 需要说明的是，在预设导通时长内统计电平信号fb_comp中的高电平信号，周期时长是根据高电平信号的时长总和确定的。

[0074] 当计时达到预设导通时长，输出第二驱动信号至上驱动管M1，上驱动管M1截止。

[0075] 上述实施例中，通过时间补偿的方式解决了电流纹波大小与系统效率矛盾的问题，具体的，在不改变信号平均占空比的情况下，通过控制功率管的导通时长改变开关的频
率，从而避免低频输出纹波大的问题。

[0076] 当非首次接收到电平信号fb_comp时，并且接收到周期信号Tdis时，输出计时信号，开启计时功能。若未接收的周期信号Tdis，说明上个周期未结束，无计时信号产生。

[0077] 当产生计时信号后，在预设导通时长内，输出第一驱动信号至上驱动管M1，使其导通。具体的，当产生计时信号后，输出上管打开信号Pon，根据接收的上管打开信号Pon，输出
导通触发信号使上驱动管M1获得第一驱动信号导通，从而使包络追踪电源电感电流增加，
进一步提高了直流电压。

[0078] 当计时达到预设导通时长，输出第二驱动信号至上驱动管M1，使其截止。具体的，当计时达到预设导通时长，输出计时结束信号，并输出触发清除信号使上驱动管M1获得第
二驱动信号截止。

[0079] 通过上述周期的循环，使包络追踪电源直流电压不断增加，进一步满足负载需求。在处理相同频率信号时，可降低上驱动管M1的导通频率，从而进一步降低输出电源输出的
纹波。这是因为，在获取电平信号fb_comp和周期信号Tdis后，在不改变信号占空比的情况
下，在预设导通时长下控制上驱动管M1导通，通过对信号波形的改变，从而改变上驱动管M1
的导通频率，进一步达到降低输出纹波的目的。

[0080] 如图1所示，当输入包络追踪电源的包络追踪信号的电压V1大于负载所需电压V2时，输出电平信号fb_comp。

[0081] 如图1和图2所示，本申请实施例还提出了一种包络追踪电源的控制电路，包括：

[0082] 时间补偿模块，用于将接收的高频的电平信号转化为占空比不变的低频的驱动信号，并根据所述驱动信号控制所述包络追踪电源的上驱动管导通或截止；

[0083] 所述时间补偿模块包括计时单元，触发单元和驱动单元，其中，

[0084] 所述计时单元，用于根据接收的电平信号产生计时信号，并输出上管打开信号至所述驱动单元，输出计时结束信号至所述触发单元；

[0085] 所述触发单元，用于根据所述计时结束信号输出上管截止信号至所述驱动单元；

[0086] 所述驱动单元，用于根据所述上管打开信号输出第一驱动信号至所述上驱动管，以使所述上驱动管导通；还用于根据所述上管截止信号输出第二驱动信号至所述上驱动
管，以使所述上驱动管截止。

[0087] 本实施例中，计时单元根据接收的电平信号fb_comp，在预设导通时长下，产生上管打开信号Pon至驱动单元，使上驱动管M1获得第一驱动信号而导通；当计时达到预设导通
时长时，计时单元将产生计时结束信号至触发单元，使触发单元输出上管截止信号至驱动
单元，从而使得驱动单元产生第二驱动信号使得驱动管M1截止。

[0088] 在接收到电平信号fb_comp后，还将上管打开信号Pon至触发单元，使触发单元开启周期计时功能，开始周期时长统计。

[0089] 为了可靠的进行计时，在本申请一些实施例中，如图2所示，所述计时单元包括：

[0090] Ton计时模块，用于接收所述电平信号，或接收所述电平信号和所述触发模块发送的周期信号，并输出上管打开信号至所述驱动单元和所述触发单元，还用于输出所述计时
结束信号至所述触发单元。

[0091] 当Ton计时模块首次接收到高频的电平信号时，将产生计时信号使得Ton计时信号内部的计时系统启动并进行计时统计，在预设导通时长内，Ton计时模块将输出上管打开信
号Pon至驱动单元，使上驱动管M1获得第一驱动信号而导通，Ton计时模块还输出上管打开
信号Pon至触发单元，使触发单元产生周期信号Tdis；当计时达到预设导通时长时，Ton计时
模块将输出计时结束信号至触发单元。

[0092] 当Ton计时模块非首次接收到高频的电平信号且接收到触发模块发送的周期信号Tdis时，Ton计时模块将产生计时信号使得Ton计时信号内部的计时系统启动并进行计时统
计，在预设导通时长内，Ton计时模块将输出上管打开信号Pon至驱动单元，使上驱动管M1获
得第一驱动信号而导通；当计时达到预设导通时长时，Ton计时模块将输出计时结束信号至
触发单元。通过预设导通时长和周期时长的统计，在不改变占空比的情况下，可降低上驱动
管M1的导通频率。

[0093] 为了提高电路可靠性，在本申请一些实施例中，如图2所示，所述触发单元包括：

[0094] Toff信号模块，用于在接收到所述计时结束信号时产生所述上管截止信号，并将所述上管截止信号输出至所述驱动单元；

[0095] Tdis信号模块，用于在接收到所述上管打开信号时输出周期信号至Ton计时模块；

[0096] 其中，所述周期信号的周期时长是以所述电平信号中的高电平信号的时长总和为依据进行统计的。

[0097] 本实施例中，当Ton计时模块启动并进入计时状态时，输出上管打开信号Pon至所述驱动单元和Tdis信号模块，使Tdis信号模块在预设导通时长内进行占空比统计计算，并
在一个周期时长结束时输出周期信号Tdis至Ton计时模块，标志进入下一个周期时长，其
中，周期时长是以所述电平信号中的高电平信号的时长总和为依据进行统计的。

[0098] 当接收到计时结束信号时，Toff信号模块输出上管截止信号至驱动单元。

[0099] 为了提高电路的可靠性，在本申请一些实施例中，如图2所示，所述驱动单元包括：

[0100] RS触发器，用于当接收到所述上管打开信号时产生导通触发信号，根据所述导通触发信号输出所述第一驱动信号至所述上驱动管；还用于当接收到所述上管截止信号时产
生触发清除信号，根据所述触发清除信号输出所述第二驱动信号至所述上驱动管。

[0101] 本实施例中，当RS触发器接收到上管打开信号Pon时，产生导通触发信号使上驱动管M1获得第一驱动信号导通。当RS触发器接收到Toff信号模块输出的上管截止信号时，产
生触发清除信号使上驱动管M1获得第二驱动信号截止。

[0102] 为了提高电路的可靠性，如图1所示，所述电路还包括线性模块、滞回模块，驱动模块和电感L，其中，

[0103] 所述滞回模块，用于输出所述电平信号至所述时间补偿模块；

[0104] 所述驱动模块，用于根据所述第一驱动信号和所述第二驱动信号控制所述上驱动管或下驱动管的导通时长，并输出修正后的直流电压至负载；

[0105] 所述滞回模块的第一输入端连接所述线性模块的输出端，所述滞回模块的第二输入端连接所述电感L的第一端，所述滞回模块的输出端连接所述时间补偿模块的输入端，所
述时间补偿模块的输出端连接所述驱动模块，所述驱动模块还连接所述电感L的第二端。

[0106] 本实施例中，线性模块即线性放大器，包络追踪信号经过线性模块后输出第一电压信号V1，当第一电压信号V1大于第二电压信号V2时，第二电压信号V2为负载所需电压，滞
回模块输出电平信号fb_comp至时间补偿模块，使Ton计时模块获得计时信号而启动，并持
续预设的导通时长内，输出上管打开信号Pon至RS触发器，使得上驱动管M1获得第一驱动信
号而导通；当Ton计时模块预设导通时长结束，Ton计时模块输出计时结束信号至Toff信号
模块，Toff信号模块输出上管截止信号至RS触发器，使得上驱动管M1获得第二驱动信号而
截止。

[0107] 通过第一电压信号V1和第二电压信号V2比较，输出电平信号fb_comp，通过对电平信号fb_comp进行时间补偿处理，也就是将高频的电平信号通过变频处理，具体的，当Ton获
得电平信号fb_comp和周期信号Tdis时，说明下一个周期开始，Ton计时模块在预设的导通
时长内输出上管打开信号Pon，使得上驱动管M1获得导通驱动信号第一驱动信号；当预设导
通时长结束后，输出使得上驱动管M1获得截止驱动信号第二驱动信号，从而控制上驱动管
M1的导通。Tdis信号模块在获得上管打开信号Pon后，确定出电平信号fb_comp的周期时长，
达到不改变电平信号fb_comp占空比的目的，从而在确保供电电压稳定的情况下，降低上驱
动管M1的导通频率，减小输出纹波。

[0108] 最后应说明的是：以上实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员当理解：其依然可以
对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而
这些修改或者替换，并不驱使相应技术方案的本质脱离本申请各实施例技术方案的精神和
范围。