一种低压高精度带隙基准电路转让专利
申请号 : CN202110086387.7
文献号 : CN112859996B
文献日 : 2022-02-22
发明人 : 沈洁 , 陈后鹏 , 倪圣兰 , 李喜 , 宋志棠
申请人 : 中国科学院上海微系统与信息技术研究所
摘要 :
权利要求 :
1.一种低压高精度带隙基准电路,其特征在于,包括:正温度电流产生电路,用于产生与绝对温度正相关的电流;负温度电流产生电路,用于产生与绝对温度负相关的电流;高温补偿电路,用于在温度升高时产生高温补偿电流;低温补偿电路,用于在温度降低时产生低温补偿电流;电流电压转换电路,用于采用所述高温补偿电流和低温补偿电流对产生的绝对温度正相关的电流和绝对温度负相关的电流进行补偿,并将补偿后的电流转换为电压;
所述低温补偿电路包括第七P型晶体管、第八P型晶体管、第三N型晶体管、第四N型晶体管、第五N型晶体管和第六N型晶体管;所述第七P型晶体管的栅极与所述正温度电流产生电路的输出端相连,源极与电源端相连,漏极与第三N型晶体管的漏极相连;所述第八P型晶体管的栅极与所述负温度电流产生电路的输出端相连,源极与电源端相连,漏极与第四N型晶体管的漏极相连;所述第三N型晶体管的栅极与所述第四N型晶体管的栅极相连,所述第三N型晶体管的源极和所述第四N型晶体管的源极均接地,所述第三N型晶体管的漏极还与所述第三N型晶体管的栅极相连;所述第五N型晶体管的漏极和栅极均与所述第八P型晶体管的漏极相连,所述第五N型晶体管的源极接地,所述第五N型晶体管的栅极还与所述第六N型晶体管的栅极相连;所述第六N型晶体管的源极接地,漏极与所述电流电压转换电路相连。
2.根据权利要求1所述的低压高精度带隙基准电路,其特征在于,所述正温度电流产生电路包括第一运算放大器、第一BJT管、第二BJT管、第一电阻和第一电流镜;所述第一BJT管的并联个数是所述第二BJT管的N倍;所述第一电流镜通过所述第一电阻与所述第一BJT管相连,所述第一电流镜直接与所述第二BJT管相连;所述第一运算放大器的正相输入端与所述第一电阻与第一电流镜的连接端相连,反相输入端与所述第二BJT管与第一电流镜的连接端相连,输出端与电流电压转换电路相连,用于使所述第二BJT管发射结上的电压等于所述第一电阻上的电压加上所述第一BJT管发射结上的电压。
3.根据权利要求2所述的低压高精度带隙基准电路,其特征在于,所述负温度电流产生电路包括第二运算放大器、第二电阻和第二电流镜,所述第二电流镜分别与所述第二BJT管和第二电阻相连;所述第二运算放大器的正相输入端与所述第二电阻与第二电流镜的连接端相连,反相输入端与所述第二BJT管与第二电流镜的连接端相连,输出端与电流电压转换电路相连,用于使所述第二BJT管发射结上的电压等于所述第二电阻上的电压。
4.根据权利要求1所述的低压高精度带隙基准电路,其特征在于,还包括启动电路,所述启动电路用于防止所述正温度电流产生电路和负温度电流产生电路进入简并状态。
5.根据权利要求4所述的低压高精度带隙基准电路,其特征在于,所述启动电路包括第一N型晶体管、第二N型晶体管和第一电容,所述第一电容的一端与电源端相连,另一端分别与所述第一N型晶体管的漏极和所述第二N型晶体管的栅极相连;所述第一N型晶体管的栅极与电源端相连,源极接地;所述第二N型晶体管的漏极与正温度电流产生电路的输出端相连,源极接地。
6.根据权利要求1所述的低压高精度带隙基准电路,其特征在于,所述高温补偿电路包括第三电阻、第九P型晶体管和第三BJT管;所述第九P型晶体管与所述第八P型晶体管构成第三电流镜;所述第三电阻的一端与所述第九P型晶体管的漏极相连,另一端接地;所述第九P型晶体管的漏极还与所述第三BJT管的控制端相连,所述第三BJT管的输出端与所述电流电压转换电路相连。
7.根据权利要求1所述的低压高精度带隙基准电路,其特征在于,所述电流电压转换电路包括第三P型晶体管、第六P型晶体管和第四电阻;所述第三P型晶体管的栅极与所述正温度电流产生电路的输出端相连,源极与电源端相连,漏极与所述第四电阻的一端相连;所述第六P型晶体管的栅极与所述负温度电流产生电路的输出端相连,源极与电源端相连,漏极与所述第四电阻的一端相连;所述第四电阻的一端还与所述高温补偿电路和低温补偿电路的输出端相连,所述第四电阻的另一端接地。
8.一种低压高精度带隙基准电路,其特征在于,包括:正温度电流产生电路,用于产生与绝对温度正相关的电流;负温度电流产生电路,用于产生与绝对温度负相关的电流;高温补偿电路,用于在温度升高时产生高温补偿电流;低温补偿电路,用于在温度降低时产生低温补偿电流;电流电压转换电路,用于采用所述高温补偿电流和低温补偿电流对产生的绝对温度正相关的电流和绝对温度负相关的电流进行补偿,并将补偿后的电流转换为电压;
所述低温补偿电路包括第七P型晶体管、第八P型晶体管、第三N型晶体管、第四N型晶体管、第十P型晶体管和第十一P型晶体管;所述第七P型晶体管的栅极与所述正温度电流产生电路的输出端相连,源极与电源端相连,漏极与第三N型晶体管的漏极相连;所述第八P型晶体管的栅极与所述负温度电流产生电路的输出端相连,源极与电源端相连,漏极与第四N型晶体管的漏极相连;所述第三N型晶体管的栅极与所述第四N型晶体管的栅极相连,所述第三N型晶体管的源极和所述第四N型晶体管的源极均接地,所述第三N型晶体管的漏极还与所述第三N型晶体管的栅极相连;所述第十P型晶体管的漏极和栅极均与所述第八P型晶体管的漏极相连,所述第十P型晶体管的源极接电源端,所述第十P型晶体管的栅极还与所述第十一P型晶体管的栅极相连;所述第十一P型晶体管的源极接电源端,漏极与所述电流电压转换电路相连。
9.根据权利要求8所述的低压高精度带隙基准电路,其特征在于,所述正温度电流产生电路包括第一运算放大器、第一BJT管、第二BJT管、第一电阻和第一电流镜;所述第一BJT管的并联个数是所述第二BJT管的N倍;所述第一电流镜通过所述第一电阻与所述第一BJT管相连,所述第一电流镜直接与所述第二BJT管相连;所述第一运算放大器的正相输入端与所述第一电阻与第一电流镜的连接端相连,反相输入端与所述第二BJT管与第一电流镜的连接端相连,输出端与电流电压转换电路相连,用于使所述第二BJT管发射结上的电压等于所述第一电阻上的电压加上所述第一BJT管发射结上的电压。
10.根据权利要求9所述的低压高精度带隙基准电路,其特征在于,所述负温度电流产生电路包括第二运算放大器、第二电阻和第二电流镜,所述第二电流镜分别与所述第二BJT管和第二电阻相连;所述第二运算放大器的正相输入端与所述第二电阻与第二电流镜的连接端相连,反相输入端与所述第二BJT管与第二电流镜的连接端相连,输出端与电流电压转换电路相连,用于使所述第二BJT管发射结上的电压等于所述第二电阻上的电压。
11.根据权利要求8所述的低压高精度带隙基准电路,其特征在于,还包括启动电路,所述启动电路用于防止所述正温度电流产生电路和负温度电流产生电路进入简并状态。
12.根据权利要求11所述的低压高精度带隙基准电路,其特征在于,所述启动电路包括第一N型晶体管、第二N型晶体管和第一电容,所述第一电容的一端与电源端相连,另一端分别与所述第一N型晶体管的漏极和所述第二N型晶体管的栅极相连;所述第一N型晶体管的栅极与电源端相连,源极接地;所述第二N型晶体管的漏极与正温度电流产生电路的输出端相连,源极接地。
13.根据权利要求8所述的低压高精度带隙基准电路,其特征在于,所述高温补偿电路包括第三电阻、第九P型晶体管、第十二P型晶体管、第十三P型晶体管和第三BJT管;所述第九P型晶体管与所述第八P型晶体管构成第三电流镜;所述第三电阻的一端与所述第九P型晶体管的漏极相连,另一端接地;所述第九P型晶体管的漏极还与所述第三BJT管的控制端相连,所述第三BJT管的输出端与所述第十二P型晶体管的漏极相连;所述第十二P型晶体管的栅极与所述第十三P型晶体管的栅极相连,源极接电源端,所述第十二P型晶体管的漏极还与所述第十二P型晶体管的栅极相连;所述第十三P型晶体管的源极接电源端,漏极与所述电流电压转换电路相连。
14.根据权利要求8所述的低压高精度带隙基准电路,其特征在于,所述电流电压转换电路包括第三P型晶体管、第六P型晶体管和第四电阻;所述第三P型晶体管的栅极与所述正温度电流产生电路的输出端相连,源极与电源端相连,漏极与所述第四电阻的一端相连;所述第六P型晶体管的栅极与所述负温度电流产生电路的输出端相连,源极与电源端相连,漏极与所述第四电阻的一端相连;所述第四电阻的一端还与所述高温补偿电路和低温补偿电路的输出端相连,所述第四电阻的另一端接地。
说明书 :
一种低压高精度带隙基准电路
技术领域
背景技术
准源,分别为:XFET基准源、掩埋齐纳(zener)基准源和带隙基准源,带隙基准源性能更优而
被广泛应用。在精度敏感的集成电路中,带隙基准源的温度系数是最重要的性能之一,如数
模、模数转换器,只有稳定的带隙基准源,才能实现数字码字和模拟电平准确的唯一对应。
带隙基准源的精度将影响系统的精度。
阶补偿带隙基准方案,负温度由三极管的基极‑发射极电压VBE产生,正温度由两个在不同的
电流密度下工作的三极管的VBE差值产生。VBE与温度的关系可以简单表达为:VBE=Vg0‑A*T‑
B*f(T),其中,Vg0为硅的带隙电压,A、B都是与温度无关的常数,T表示温度,f(T)为温度的高
阶项。
种偏差会被放大,温度性能更差,得到的曲线会是明显向上弯曲或者向下弯曲。
发明内容
用于产生与绝对温度负相关的电流;高温补偿电路,用于在温度升高时产生高温补偿电流;
低温补偿电路,用于在温度降低时产生低温补偿电流;电流电压转换电路,用于采用所述高
温补偿电流和低温补偿电流对产生的绝对温度正相关的电流和绝对温度负相关的电流进
行补偿,并将补偿后的电流转换为电压。
述第一电阻与所述第一BJT管相连,所述第一电流镜直接与所述第二BJT管相连;所述第一
运算放大器的正相输入端与所述第一电阻与第一电流镜的连接端相连,反相输入端与所述
第二BJT管与第一电流镜的连接端相连,输出端与电流电压转换电路相连,用于使所述第二
BJT管发射结上的电压等于所述第一电阻上的电压加上所述第一BJT管发射结上的电压。
述第二电阻与第二电流镜的连接端相连,反相输入端与所述所述第二BJT管与第二电流镜
的连接端相连,输出端与电流电压转换电路相连,用于使所述第二BJT管发射结上的电压等
于所述第二电阻上的电压。
相连;所述第一N型晶体管的栅极与电源端相连,源极接地;所述第二N型晶体管的漏极与正
温度电流产生电路的输出端相连,源极接地。
生电路的输出端相连,源极与电源端相连,漏极与第三N型晶体管的漏极相连;所述第八P型
晶体管的栅极与所述负温度电流产生电路的输出端相连,源极与电源端相连,漏极与第四N
型晶体管的漏极相连;所述第三N型晶体管的栅极与所述第四N型晶体管的栅极相连,所述
第三N型晶体管的源极和所述第四N型晶体管的源极均接地,所述第三N型晶体管的漏极还
与所述第三N型晶体管的栅极相连;所述第五N型晶体管的漏极和栅极均与所述第八P型晶
体管的漏极相连,所述第五N型晶体管的源极接地,所述第五N型晶体管的栅极还与所述第
六N型晶体管的栅极相连;所述第六N型晶体管的源极接地,漏极与所述电流电压转换电路
相连。
极相连,另一端接地;所述第九P型晶体管的漏极还与所述第三BJT管的控制端相连,所述第
三BJT管的输出端与所述电流电压转换电路相连。
产生电路的输出端相连,源极与电源端相连,漏极与第三N型晶体管的漏极相连;所述第八P
型晶体管的栅极与所述负温度电流产生电路的输出端相连,源极与电源端相连,漏极与第
四N型晶体管的漏极相连;所述第三N型晶体管的栅极与所述第四N型晶体管的栅极相连,所
述第三N型晶体管的源极和所述第四N型晶体管的源极均接地,所述第三N型晶体管的漏极
还与所述第三N型晶体管的栅极相连;所述第十P型晶体管的漏极和栅极均与所述第八P型
晶体管的漏极相连,所述第十P型晶体管的源极接电源端,所述第十P型晶体管的栅极还与
所述第十一P型晶体管的栅极相连;所述第十一P型晶体管的源极接电源端,漏极与所述电
流电压转换电路相连。
电阻的一端与所述第九P型晶体管的漏极相连,另一端接地;所述第九P型晶体管的漏极还
与所述第三BJT管的控制端相连,所述第三BJT管的输出端与所述第十二P型晶体管的漏极
相连;所述第十二P型晶体管的栅极与所述第十三P型晶体管的栅极相连,源极接电源端,所
述第十二P型晶体管的漏极还与所述第十二P型晶体管的栅极相连;所述第十三P型晶体管
的源极接电源端,漏极与所述电流电压转换电路相连。
所述第四电阻的一端相连;所述第六P型晶体管的栅极与所述负温度电流产生电路的输出
端相连,源极与电源端相连,漏极与所述第四电阻的一端相连;所述第四电阻的一端还与所
述高温补偿电路和低温补偿电路的输出端相连,所述第四电阻的另一端接地。
具有更好的温度特性,提高了系统的工作性能和可靠性。
附图说明
具体实施方式
员可以对本发明作各种改动或修改,这些等价形式同样落于本申请所附权利要求书所限定
的范围。
相关的电流;启动电路,用于防止所述正温度电流产生电路和负温度电流产生电路进入简
并状态;高温补偿电路,用于在温度升高时产生高温补偿电流;低温补偿电路,用于在温度
降低时产生低温补偿电流;电流电压转换电路,用于采用所述高温补偿电流和低温补偿电
流对产生的绝对温度正相关的电流和绝对温度负相关的电流进行补偿,并将补偿后的电流
转换为电压。
述第一电流镜通过所述第一电阻R1与所述第一BJT管Q1相连,所述第一电流镜直接与所述
第二BJT管Q2相连;所述第一电流镜由第一PMOSFET管P1与第二PMOSFET管P2构成,且第一
PMOSFET管P1与第二PMOSFET管P2的规格尺寸相同。所述第一运算放大器A1的正相输入端与
第一电阻R1与第一PMOSFET管P1的连接端相连,反相输入端与第二BJT管Q2与第二PMOSFET
管P2的连接端相连,输出端与电流电压转换电路相连,用于使所述第二BJT管Q2发射结上的
电压等于所述第一电阻R1上的电压加上所述第一BJT管Q1发射结上的电压。
管P4与第五PMOSFET管P5构成,且第四PMOSFET管P4与第五PMOSFET管P5的规格尺寸相同。所
述第二运算放大器A2的正相输入端与第二电阻R2与第五PMOSFET管P5的连接端相连,反相
输入端与第二BJT管Q2与第四PMOSFET管P4的连接端相连,输出端与电流电压转换电路相
连,用于使所述第二BJT管Q2发射结上的电压等于所述第二电阻R2上的电压。其中,所述第
一运算放大器A1和所述第二运算放大器A2的反相输入端相连,电压相等。
NMOSFET管N2的栅极相连;所述第一NMOSFET管N1的栅极与电源端相连,源极接地;所述第二
NMOSFET管N2的漏极与正温度电流产生电路的输出端相连,源极接地。
输入拉高,使电路脱离简并。第一NMOSFET管N1栅极接电源处于导通状态,给电容C1提供放
电通路,放电完成后,第二NMOSFET管N2栅极被拉低,启动电路断开。
所述正温度电流产生电路的输出端相连,源极与电源端相连,漏极与第三NMOSFET管N3的漏
极相连;所述第八PMOSFET管P8的栅极与所述负温度电流产生电路的输出端相连,源极与电
源端相连,漏极与第四NMOSFET管N4的漏极相连;所述第三NMOSFET管N3的栅极与所述第四
NMOSFET管N4的栅极相连,所述第三NMOSFET管N3的源极和所述第四NMOSFET管N4的源极均
接地,所述第三NMOSFET管N3的漏极还与所述第三NMOSFET管N3的栅极相连;所述第五
NMOSFET管N5的漏极和栅极均与所述第八PMOSFET管P8的漏极相连,所述第五NMOSFET管N5
的源极接地,所述第五NMOSFET管N5的栅极还与所述第六NMOSFET管N6的栅极相连;所述第
六NMOSFET管N6的源极接地,漏极与所述电流电压转换电路相连。
PMOSFET管P4、第五PMOSFET管P5构成一定比例的负电流,第五NMOSFET管N5流过第八
PMOSFET管P8和第四NMOSFET管N4的电流差值,也为负电流,第六NMOSFET管N6流过与第五
NMOSFET管N5成一定比例的负电流。根据基尔霍夫电流定律,有IN5=IP8‑IN4;IN6=αIN5,Ip8随
温度降低而增加,IN4随温度降低而减少,故IN6随温度降低而增加。
PMOSFET管P9的漏极相连,另一端接地;所述第九PMOSFET管P9的漏极还与所述第三BJT管Q3
的控制端相连,所述第三BJT管Q3的输出端与所述电流电压转换电路相连。
流过第九PMOSFET管P9的漏极电流,即与温度成负关系的电流。
通电压。 AE是三极管的发射结面积,Dn为电子的扩散系数,Wb是基区宽度,Nb
2 3
为基区的掺杂浓度, 为本征载流子浓度的平方。ni=CTexp(‑Vgo/VT),Vgo是硅的带隙电
压,VT为热电压,与温度成正比,C为与温度无关常数。发射极电流 β为三极管电
流放大系数,当温度升高时,第三BJT管Q3的基极电压降低,VEB增加,发射极电流Ie增加,高
温时电压曲线下拉,温度系数得到补偿。
换成正温度系数电流,温度升高时,NPN管基极电压升高,VBE增加,集电极电流增加,高温时
电压曲线下拉,温度系数得到补偿。
升高时,MOS管栅端电压降低,VSG增加,当温度升高时,源端电流增加,高温时电压曲线下拉,
温度系数得到补偿。
升高时,MOS管栅端电压增加,VGS增加,当温度升高时,漏端电流增加,高温时电压曲线下拉,
温度系数得到补偿。
极与所述第四电阻R4的一端相连;所述第六PMOSFET管P6的栅极与所述负温度电流产生电
路的输出端相连,源极与电源端相连,漏极与所述第四电阻R4的一端相连;所述第四电阻R4
的一端还与所述高温补偿电路和低温补偿电路的输出端相连,所述第四电阻R4的另一端接
地。第四电阻R4将与温度无关的电流转换成温度无关的电压,IREF=IP3+IP6‑IQ3‑IN6
六PMOSFET管P6的尺寸相同,均为2*1.8/2;第一BJT管Q1为8,第二BJT管Q2的个数为1,第四
电阻R4为301k,此时设第一电阻R1、第二电阻R2为变量。合理设置第一电阻R1、第二电阻R2
的阻值时,使其完成一阶补偿。当第一电阻R1为702.731k,第二电阻R2为73.285k时,VREF端
可得一阶补偿后基准电压,其仿真结果如图3所示,温度系数为17ppm/℃。
PMOSFET管P5、第九PMOSFET管P9的尺寸相同,均为2*1.8/2;第八PMOSFET管P8与第四
PMOSFET管P4、第五PMOSFET管P5的m不同,为1*1.8/2;第三NMOSFET管N3、第四NMOSFET管N4、
第六NMOSFET管N6的尺寸相同,均为1*1/1,第五NMOSFET管N5宽长比为1/1,m数设为变量,同
为变量的还有高温补偿电阻R3。调整变量,当第三电阻R3=213.826k,m=15时,VREF端可得
高阶补偿后基准电压,其仿真结果如图4所示,温度系数为5.97ppm/℃。
路。
产生与绝对温度负相关的电流;高温补偿电路,用于在温度升高时产生高温补偿电流;低温
补偿电路,用于在温度降低时产生低温补偿电流;电流电压转换电路,用于采用所述高温补
偿电流和低温补偿电流对产生的绝对温度正相关的电流和绝对温度负相关的电流进行补
偿,并将补偿后的电流转换为电压。
电流产生电路的输出端相连,源极与电源端相连,漏极与第三NMOS管N3的漏极相连;所述第
八PMOS管P8的栅极与所述负温度电流产生电路的输出端相连,源极与电源端相连,漏极与
第四NMOS管N4的漏极相连;所述第三NMOS管N3的栅极与所述第四NMOS管N4的栅极相连,所
述第三NMOS管N3的源极和所述第四NMOS管N4的源极均接地,所述第三NMOS管N3的漏极还与
所述第三NMOS管N3的栅极相连;所述第十PMOS管P10的漏极和栅极均与所述第八PMOS管P8
的漏极相连,所述第十PMOS管P10的源极接电源端,所述第十PMOS管P10的栅极还与所述第
十一PMOS管P11的栅极相连;所述第十一PMOS管P11的源极接电源端,漏极与所述电流电压
转换电路相连。
PMOSFET管P1、第二PMOSFET管P2成一定比例的负电流,第十PMOSFET管P10流过第八PMOSFET
管P8和第四NMOSFET管N4之间的电流差值,也为负电流,第十一PMOSFET管P11流过与第十
PMOSFET管P10成一定比例的负电流。根据基尔霍夫电流定律,有IP10=IN4‑IP8;IP11=αIP10,
IN4随温度降低而增加,Ip8随温度降低而减少,故Ip10随温度降低而增加,Ip11也随温度降低
而增加,低温时电压曲线上拉,温度系数得到补偿。
三电流镜;所述第三电阻R3的一端与所述第九PMOSFET管P9的漏极相连,另一端接地;所述
第九PMOSFET管P9的漏极还与所述第三BJT管Q3的控制端相连,所述第三BJT管Q3的输出端
与所述第十二PMOSFET管P12的漏极相连;所述第十二PMOSFET管P12的栅极与所述第十三
PMOSFET管P13的栅极相连,源极接电源端,所述第十二PMOSFET管P12的漏极还与所述第十
二PMOSFET管P12的栅极相连;所述第十三PMOSFET管P13的源极接电源端,漏极与所述电流
电压转换电路相连。
qVeb/kT
的基极电压降低,VEB增加,VEB=VE‑ICTAT*R3,又Ic=Is*e ,其中,Is是发射结的反向饱和
电流,k是玻尔兹曼常量,q为电子电荷,Veb是基极‑发射极的导通电压。 AE是
三极管的发射结面积,Dn为电子的扩散系数,Wb是基区宽度,Nb为基区的掺杂浓度, 为本征
2 3
载流子浓度的平方。ni =CT exp(‑Vgo/VT),Vgo是硅的带隙电压,VT为热电压,与温度成正
比,C为与温度无关常数。发射极电流 β为三极管电流放大系数,当温度升高时,
第三BJT管Q3的基极电压降低,VEB增加,发射极电流Ie增加,即流过第十二PMOSFET管P12和
第十三PMOSFET管P13的电流增加,高温时电压曲线下拉,温度系数得到补偿。
极与所述第四电阻R4的一端相连;所述第六PMOSFET管P6的栅极与所述负温度电流产生电
路的输出端相连,源极与电源端相连,漏极与所述第四电阻R4的一端相连;所述第四电阻R4
的一端还与所述高温补偿电路和低温补偿电路的输出端相连,所述第四电阻R4的另一端接
地。第四电阻R4将与温度无关的电流转换成温度无关的电压,
该补偿可以让VMAX与VMIN接近,从而降低温度系数,达到高阶
补偿。
同,均为1*1.8/1(m*W/L),第三BJT管Q3管子并联个数是1,第十二PMOSFET管P12、第十三
PMOSFET管P13的宽长比为1u/1u,第十二PMOSFET管P12、第十三PMOSFET管P13是一对电流
镜,第十二PMOSFET管P12的管子并联个数是第十三PMOSFET管P13的M1倍,调节第三电阻R3
和M1,当R3=692.19k,M1=2时,高温补偿效果好。低温补偿电路中,第八PMOSFET管P8和第
一PMOSFET管P1、第二PMOSFET管P2、第三PMOSFET管P3的尺寸相同,均为1*1/1(m*W/L);第七
PMOSFET管P7和第四PMOSFET管P4、第五PMOSFET管P5、第六PMOSFET管P6尺寸相同,均为1*
1.8/1(m*W/L);第十PMOSFET管P10、第十一PMOSFET管P11和第三NMOSFET管N3、第四NMOSFET
管N4为一对电流镜,尺寸均为1*1/1(m*W/L);第十PMOSFET管P10、第十一PMOSFET管P11宽长
比为1u/1u,第十二PMOSFET管P12、第十三PMOSFET管P13是一对电流镜,第十二PMOSFET管
P10的管子并联个数是第十三PMOSFET管P13的M2倍,调节M2,当M2=19,低温补偿效果好。经
过高低温补偿后的温度曲线如图8所示,增加了曲线的极点数,使该基准源温度特性极大提
高,PPM=32,相比较原来降低了23,补偿效果好,且补偿前静态功耗17.3961uW,补偿后静态
功耗21.3601uW,满足低压低功耗需求。
发明针对开口向上基准源曲线,原理简单,操作方便,可应用于几乎任何该类型的基准电路
进行温度补偿。