一种半导体芯片寄生电容的测试方法及装置

摘要

本发明公开了一种半导体芯片寄生电容的测试方法及装置，所述方法包括：测试芯片的总电容，测试芯片内部的Pad寄生电容，测试芯片的有源区电容，根据总电容、Pad寄生电容和有源区电容，计算芯片的爬坡寄生电容。本发明可以有效地计算出芯片的爬坡寄生电容，从而可以对该电容进行具体调整，进而减小该电容对高速芯片带宽的影响。

权利要求

1.一种半导体芯片寄生电容的测试方法，其特征在于：所述方法包括：S100，测试芯片的总电容；

S200，测试芯片内部的Pad寄生电容；

S300，测试芯片的有源区电容；

S400，根据所述总电容、Pad寄生电容和有源区电容，计算芯片的爬坡寄生电容；

其中，所述爬坡寄生电容=总电容‑Pad寄生电容‑有源区电容。

2.根据权利要求1所述的一种半导体芯片寄生电容的测试方法，其特征在于：步骤S100S300中，均采用半导体测试仪分别测得所述总电容、Pad寄生电容和有源区电容。

~

3.根据权利要求2所述的一种半导体芯片寄生电容的测试方法，其特征在于：将所述测试仪直接与芯片的电极相连接进行测试。

4.根据权利要求1所述的一种半导体芯片寄生电容的测试方法，其特征在于：所述100中，首先进行芯片制备，制备完成后，再测试芯片的总电容。

5.根据权利要求1所述的一种半导体芯片寄生电容的测试方法，其特征在于：所述200中，首先进行Pad制备，制备完成后，再测试芯片的Pad寄生电容。

6.根据权利要求1所述的一种半导体芯片寄生电容的测试方法，其特征在于：所述半导体芯片为探测器芯片，所述探测器芯片为铟镓砷探测器。

7.一种半导体芯片寄生电容的测试装置，其特征在于：所述装置包括：总电容测试单元，用于测试芯片的总电容；

Pad寄生电容测试单元，用于测试芯片内部的Pad寄生电容；

有源区电容测试单元，用于测试芯片的有源区电容；

爬坡寄生电容计算单元，与所述总电容测试单元、Pad寄生电容测试单元和有源区电容测试单元均相连，用于根据所述总电容、Pad寄生电容和有源区电容，计算芯片的爬坡寄生电容；

其中，所述爬坡寄生电容=总电容‑Pad寄生电容‑有源区电容。

8.根据权利要求7所述的一种半导体芯片寄生电容的测试装置，其特征在于：所述总电容测试单元、Pad寄生电容测试单元和有源区电容测试单元均为半导体测试仪。

9.根据权利要求8所述的一种半导体芯片寄生电容的测试装置，其特征在于：所述半导体测试仪与芯片的相应电极相连接分别进行总电容、Pad寄生电容和有源区电容的测试。

说明书

一种半导体芯片寄生电容的测试方法及装置

技术领域

[0001] 本发明属于半导体芯片制造技术领域，具体涉及一种半导体芯片电容的测试方法及装置。

背景技术

[0002] 功率半导体器件由于受到材料及制造工艺的影响不可避免的在电极之间分布有寄生电容。在激光器、探测器等芯片领域，寄生电容是影响芯片带宽的重要因素，也会影响客户端匹配电路参数的设计，因此，弄清楚芯片的电容组成，具有重大的意义。

[0003] 因此，如何提供一种半导体芯片寄生电容的测试方案，是一个急需解决的问题。

发明内容

[0004] 本发明的主要目的在于提供一种半导体芯片寄生电容的测试方法，从而克服现有技术的不足。

[0005] 本发明的另一目的在于提供一种半导体芯片寄生电容的测试装置。

[0006] 为实现前述发明目的，本发明采用的技术方案包括：一种半导体芯片寄生电容的测试方法，包括以下步骤：

[0007] S100，测试芯片的总电容；

[0008] S200，测试芯片内部的Pad寄生电容；

[0009] S300，测试芯片的有源区电容；

[0010] S400，根据所述总电容、Pad寄生电容和有源区电容，计算芯片的爬坡寄生电容。

[0011] 在一优选实施例中，步骤S100～S300中，均采用半导体测试仪分别测得所述总电容、Pad寄生电容和有源区电容。

[0012] 在一优选实施例中，将所述测试仪直接与芯片的电极相连接进行测试。

[0013] 在一优选实施例中，所述爬坡寄生电容＝总电容‑Pad寄生电容‑有源区电容。

[0014] 在一优选实施例中，所述100中，首先进行芯片制备，制备完成后，再测试芯片的总电容。

[0015] 在一优选实施例中，所述200中，首先进行Pad制备，制备完成后，再测试芯片的Pad寄生电容。

[0016] 在一优选实施例中，所述半导体芯片为探测器芯片，所述探测器芯片为铟镓砷探测器。

[0017] 本发明实施例提供了一种半导体芯片寄生电容的测试装置，包括：

[0018] 总电容测试单元，用于测试芯片的总电容；

[0019] Pad寄生电容测试单元，用于测试芯片内部的Pad寄生电容；

[0020] 有源区电容测试单元，用于测试芯片的有源区电容；

[0021] 爬坡寄生电容计算单元，与所述总电容测试单元、Pad寄生电容测试单元和有源区电容测试单元均相连，用于根据所述总电容、Pad寄生电容和有源区电容，计算芯片的爬坡寄生电容。

[0022] 在一优选实施例中，所述总电容测试单元、Pad寄生电容测试单元和有源区电容测试单元均为半导体测试仪。

[0023] 与现有技术相比较，本发明的有益效果至少在于：本发明提供一种半导体芯片的爬坡寄生电容的测试方案，通过测试芯片不同区域的电容和总电容，最终计算出爬坡寄生电容，该方案可以有效地计算出芯片的爬坡寄生电容，从而可以对该电容进行具体调整(如减小该爬坡寄生电容)，进而减小该电容对高速芯片带宽的影响。

附图说明

[0024] 为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

[0025] 图1是本发明一实施方式中测试方法的流程示意图；

[0026] 图2是本发明一实施方式中总电容的测试结构示意图；

[0027] 图3是本发明一实施方式中有源区电容的测试结构示意图；

[0028] 图4是本发明一实施方式中寄生电容的测试结构示意图；

[0029] 图5是本发明一实施方式中爬坡电容的结构示意图；

[0030] 图6是本发明一实施方式中测试装置的结构框图。

具体实施方式

[0031] 通过应连同所附图式一起阅读的以下具体实施方式将更完整地理解本发明。本文中揭示本发明的详细实施例；然而，应理解，所揭示的实施例仅具本发明的示范性，本发明可以各种形式来体现。因此，本文中所揭示的特定功能细节不应解释为具有限制性，而是仅解释为权利要求书的基础且解释为用于教示所属领域的技术人员在事实上任何适当详细实施例中以不同方式采用本发明的代表性基础。

[0032] 本发明所揭示的一种半导体芯片寄生电容的测试方法及装置，通过测试芯片不同区域的电容和总电容，最终有效地计算出芯片的爬坡寄生电容。

[0033] 结合图1和图2所示，本发明所揭示的一种半导体芯片寄生电容的测试方法，包括以下步骤：

[0034] S100，测试芯片的总电容。

[0035] 具体地，首先先完成半导体芯片的制作，本实施例中，半导体芯片为铟镓砷(InGaAs)探测器芯片，该芯片的制作流程可采用现有制作流程实现，这里不做赘述。芯片制作完成后，测试该芯片的总电容C总，如图2所示，将半导体测试仪直接扎芯片的P电极和N电极进行测试，测量得到芯片的总电容C总。

[0036] S200，测试芯片内部的Pad寄生电容。

[0037] 具体地，同样进行芯片内部的Pad的制备，具体可通过光刻，金属镀膜和剥离工艺来制备芯片内部的Pad，金属镀膜的金属成分主要是金(Au)。其中，如何光刻，金属镀膜和剥离也可采用现有制作流程实现，这里不做赘述。制备结束后，测试芯片内部的Pad寄生电容，具体地，如图4所示，将半导体测试仪直接扎芯片的电极1和电极2，测试得到电极和衬底之间Pad寄生电容C寄生。

[0038] S300，测试芯片的有源区电容。

[0039] 具体地，如图3所示，将半导体测试仪直接扎芯片的P电极和N电极进行测试，测试会自行完成不同偏压下的电容测试，测量得到芯片的有源区电容C有源区。

[0040] 上述步骤S100～300中的半导体测试仪可采用半导体CV测试仪。

[0041] S400，根据上述总电容C总、Pad寄生电容C寄生和有源区电容C有源区，计算芯片的爬坡寄生电容C爬坡寄生电容。

[0042] 具体地，如图5所示，根据公式：C爬坡寄生电容＝C总‑C寄生‑C有源区，计算出芯片的爬坡寄生电容。

[0043] 与上述方法对应的，如图6所示，本发明所揭示的一种半导体芯片寄生电容的测试装置，包括：

[0044] 总电容测试单元，用于测试芯片的总电容；

[0045] Pad寄生电容测试单元，用于测试芯片内部的Pad寄生电容；

[0046] 有源区电容测试单元，用于测试芯片的有源区电容；

[0047] 爬坡寄生电容计算单元，与所述总电容测试单元、Pad寄生电容测试单元和有源区电容测试单元均相连，用于根据所述总电容、Pad寄生电容和有源区电容，计算芯片的爬坡寄生电容。

[0048] 其中，总电容测试单元、Pad寄生电容测试单元、有源区电容测试单元和爬坡寄生电容计算单元的测试原理及过程可参照上述步骤S100～S400中的描述，这里不再赘述。实施时，总电容测试单元、Pad寄生电容测试单元、有源区电容测试单元可采用半导体CV测试仪实现。

[0049] 本发明的各方面、实施例、特征及实例应视为在所有方面为说明性的且不打算限制本发明，本发明的范围仅由权利要求书界定。在不背离所主张的本发明的精神及范围的情况下，所属领域的技术人员将明了其它实施例、修改及使用。

[0050] 在本发明案中标题及章节的使用不意味着限制本发明；每一章节可应用于本发明的任何方面、实施例或特征。

[0051] 在本发明案通篇中，在将组合物描述为具有、包含或包括特定组份之处或者在将过程描述为具有、包含或包括特定过程步骤之处，预期本发明教示的组合物也基本上由所叙述组份组成或由所叙述组份组成，且本发明教示的过程也基本上由所叙述过程步骤组成或由所叙述过程步骤组组成。

[0052] 除非另外具体陈述，否则术语“包含(include、includes、including)”、“具有(have、has或having)”的使用通常应理解为开放式的且不具限制性。

[0053] 应理解，各步骤的次序或执行特定动作的次序并非十分重要，只要本发明教示保持可操作即可。此外，可同时进行两个或两个以上步骤或动作。

[0054] 此外，本案发明人还参照前述实施例，以本说明书述及的其它原料、工艺操作、工艺条件进行了试验，并均获得了较为理想的结果。

[0055] 尽管已参考说明性实施例描述了本发明，但所属领域的技术人员将理解，在不背离本发明的精神及范围的情况下可做出各种其它改变、省略及/或添加且可用实质等效物替代所述实施例的元件。另外，可在不背离本发明的范围的情况下做出许多修改以使特定情形或材料适应本发明的教示。因此，本文并不打算将本发明限制于用于执行本发明的所揭示特定实施例，而是打算使本发明将包含归属于所附权利要求书的范围内的所有实施例。此外，除非具体陈述，否则术语第一、第二等的任何使用不表示任何次序或重要性，而是使用术语第一、第二等来区分一个元素与另一元素。