有源区的制备方法及半导体器件

摘要

本发明涉及半导体技术领域，提出一种有源区的制备方法及半导体器件。该制备方法包括：在基底的预设区域形成多条按照预设规律排布的有源区，有源区具有相同的长度；通过第一掩模板对有源区进行第一次修调，以形成第一子有源区，第一子有源区的长度小于等于有源区的长度；通过第二掩模板对第一子有源区进行第二次修调，以形成第二子有源区，第二子有源区的长度小于等于第一子有源区的长度；预设区域分为边缘区域和内部区域，第一掩模板能够遮挡有源区的端部，以使位于边缘区域的第二子有源区的长度大于等于位于内部区域的第二子有源区的长度。该方法制备的有源区能够避免在基底的边缘区域形成面积较小的有源区，减少半导体器件存在的质量隐患。

权利要求

1.一种有源区的制备方法，其特征在于，包括：

在基底的预设区域形成多条按照预设规律排布的有源区，所述有源区具有相同的长度；

通过第一掩模板对所述有源区进行第一次修调，以形成第一子有源区，所述第一子有源区的长度小于所述有源区的长度；

通过第二掩模板对所述第一子有源区进行第二次修调，以形成第二子有源区，所述第二子有源区的长度小于所述第一子有源区的长度；

其中，所述预设区域分为边缘区域和内部区域，所述第一掩模板能够遮挡所述有源区的端部，以使位于所述边缘区域的第二子有源区的长度大于位于所述内部区域的第二子有源区的长度；

所述第一掩模板具有多个子开孔阵列区域和多个遮挡区域；

所述子开孔阵列区域具有多个第一开孔，所述第一开孔是透光的，所述子开孔阵列区域除第一开孔之外的区域是不透光的，对所述有源区进行第一次修调是在所述第一开孔的位置用刻蚀工艺切断所述有源区，从而形成所述第一子有源区；所述遮挡区域被多个子开孔阵列区域包围，所述遮挡区域是不透光的；

所述第二掩模板具有P行Q列的第二开孔，所述P和Q均为正整数，所述第二开孔是透光的，所述第二掩模板除第二开孔之外的区域是不透光的，对所述第一子有源区进行第二次修调是在所述第二开孔的位置用刻蚀工艺切断所述第一子有源区，从而形成所述第二子有源区。

2.根据权利要求1所述有源区的制备方法，其特征在于，所述有源区、所述第一子有源区和所述第二子有源区具有相同的宽度。

3.根据权利要求1所述有源区的制备方法，其特征在于，所述第一开孔与所述第二开孔均是大小相等的矩形，且在所述基底上的投影不重叠。

4.根据权利要求3所述有源区的制备方法，其特征在于，相邻所述第一开孔之间在所述第一开孔长度的方向的距离等于所述第一开孔的长度，相邻所述第一开孔之间在所述第一开孔宽度的方向的距离等于所述第一开孔的宽度；

相邻所述第二开孔之间在所述第二开孔长度的方向的距离等于所述第二开孔的长度，相邻所述第二开孔之间在所述第二开孔宽度的方向的距离等于所述第二开孔的宽度。

5.根据权利要求1所述有源区的制备方法，其特征在于，所述多个子开孔阵列区包括中部开孔区和周边开孔区；

所述遮挡区域设置为相同的两个，两个所述遮挡区域相对位于所述中部开孔区的两侧，所述周边开孔区围绕所述中部开孔区和所述遮挡区域。

6.根据权利要求5所述有源区的制备方法，其特征在于，所述周边开孔区的多个所述第一开孔排列形成至少两圈。

7.根据权利要求1所述有源区的制备方法，其特征在于，所述第二掩模板在所述基底上的正投影覆盖所述遮挡区域在所述基底上的正投影。

8.根据权利要求7所述有源区的制备方法，其特征在于，所述遮挡区域的长度与所述第二掩模板的长度相同；

所述遮挡区域的宽度W满足：W=n×s + (n+1)×k，

其中，n为正整数，s为所述第一开孔的宽度，k为相邻两个所述第一开孔在所述第一开孔的宽度方向的间离。

9.一种半导体器件，其特征在于，包括基底以及按照权利要求1 8任意一项所述的有源~区的制备方法制备的有源区。

说明书

有源区的制备方法及半导体器件

技术领域

[0001] 本发明涉及半导体技术领域，尤其涉及一种有源区的制备方法及具有该有源区的半导体器件。

背景技术

[0002] 动态随机存储器是一种广泛应用的集成电路组件，尤其在信息电子业中更局不可或缺的地位。而随着产业的发展，对于更高容量的动态随机存储器的需求也随之增加。

[0003] 目前，在动态随机存储器的基底的边界会形成面积较小的有源区，面积较小的有源区形成缺陷源导致不可预测的电性能，使动态随机存储器存在质量隐患。

[0004] 因此，有必要研究一种新的有源区的制备方法及具有该有源区的半导体器件。

[0005] 所述背景技术部分公开的上述信息仅用于加强对本发明的背景的理解，因此它可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

[0006] 本发明的目的在于克服上述现有技术的边界有源区面积较小的不足，提供一种边界有源区面积较大的有源区的制备方法及具有该有源区的半导体器件。

[0007] 本发明的额外方面和优点将部分地在下面的描述中阐述，并且部分地将从描述中变得显然，或者可以通过本发明的实践而习得。

[0008] 根据本公开的一个方面，提供一种有源区的制备方法，包括：

[0009] 在基底的预设区域形成多条按照预设规律排布的有源区，所述有源区具有相同的长度；

[0010] 通过第一掩模板对所述有源区进行第一次修调，以形成第一子有源区，所述第一子有源区的长度小于等于所述有源区的长度；

[0011] 通过第二掩模板对所述第一子有源区进行第二次修调，以形成第二子有源区，所述第二子有源区的长度小于等于所述第一子有源区的长度；

[0012] 其中，所述预设区域分为边缘区域和内部区域，所述第一掩模板能够遮挡所述有源区的端部，以使位于所述边缘区域的第二子有源区的长度大于等于位于所述内部区域的第二子有源区的长度。

[0013] 在本公开的一种示例性实施例中，所述有源区、所述第一子有源区和所述第二子有源区具有相同的宽度。

[0014] 在本公开的一种示例性实施例中，所述第一掩模板具有多个子开孔阵列区域和多个遮挡区域；

[0015] 所述子开孔阵列区域具有多个第一开孔，所述第一开孔是透光的，所述子开孔阵列区域除第一开孔之外的区域是不透光的，对所述有源区进行第一次修调是在所述第一开孔的位置用刻蚀工艺切断所述有源区，从而形成所述第一子有源区；

[0016] 所述遮挡区域被多个子开孔阵列区域包围，所述遮挡区域是不透光的。

[0017] 在本公开的一种示例性实施例中，所述第二掩模板具有P行Q列的第二开孔，所述P和Q均为正整数，所述第二开孔是透光的，所述第二掩模板除第二开孔之外的区域是不透光的，对所述第一子有源区进行第二次修调是在所述第二开孔的位置用刻蚀工艺切断所述第一子有源区，从而形成所述第二子有源区。

[0018] 在本公开的一种示例性实施例中，所述第一开孔与所述第二开孔均是大小相等的矩形，且在所述基底上的投影不重叠。

[0019] 在本公开的一种示例性实施例中，相邻所述第一开孔之间在所述第一开孔长度的方向的距离等于所述第一开孔的长度，相邻所述第一开孔之间在所述第一开孔宽度的方向的距离等于所述第一开孔的宽度；

[0020] 相邻所述第二开孔之间在所述第二开孔长度的方向的距离等于所述第二开孔的长度，相邻所述第二开孔之间在所述第二开孔宽度的方向的距离等于所述第二开孔的宽度。

[0021] 在本公开的一种示例性实施例中，所述多个子开孔阵列区包括中部开孔区和周边开孔区；

[0022] 所述遮挡区域设置为相同的两个，两个所述遮挡区域相对位于所述中部开孔区的两侧，所述周边开孔区围绕所述中部开孔区和所述遮挡区域。

[0023] 在本公开的一种示例性实施例中，所述周边开孔区的多个所述第一开孔排列形成至少两圈。

[0024] 在本公开的一种示例性实施例中，所述第二掩模板在所述基底上的正投影覆盖所述遮挡区域在所述基底上的正投影。

[0025] 在本公开的一种示例性实施例中，所述遮挡区域的长度与所述第二掩模板的长度相同；

[0026] 所述遮挡区域的宽度W满足：W＝n×s+(n+1)×k，

[0027] 其中，n为正整数，s为所述第一开孔的宽度，k为相邻两个所述第一开孔在所述第一开孔的宽度方向的间离。

[0028] 根据本公开的一个方面，提供一种半导体器件，包括基底以及按照上述任意一项所述的有源区的制备方法制备的有源区。

[0029] 根据本公开的一个方面，提供一种动态随机存储器，包括上述任意一项所述的半导体器件。

[0030] 根据本公开的一个方面，提供一种制备有源区的装置，包括：

[0031] 第一掩模板，能够对设置在基底的预设区域的多条按照预设规律排布的长度相同的有源区进行第一次修调，以形成第一子有源区，所述第一子有源区的长度小于等于所述有源区的长度；

[0032] 第二掩模板，能够对所述第一子有源区进行第二次修调，以形成第二子有源区，所述第二子有源区的长度小于等于所述第一子有源区的长度；

[0033] 其中，所述预设区域分为边缘区域和内部区域，所述第一掩模板能够遮挡所述有源区的端部，以使位于所述边缘区域的第二子有源区的长度大于等于位于所述内部区域的第二子有源区的长度。

[0034] 在本公开的一种示例性实施例中，所述第一掩模板具有多个子开孔阵列区域和多个遮挡区域；

[0035] 所述子开孔阵列区域具有多个第一开孔，所述第一开孔是透光的，所述子开孔阵列区域除第一开孔之外的区域是不透光的，对所述有源区进行第一次修调是在所述第一开孔的位置用刻蚀工艺切断所述有源区，从而形成所述第一子有源区；

[0036] 所述遮挡区域被多个子开孔阵列区域包围，所述遮挡区域是不透光的。

[0037] 在本公开的一种示例性实施例中，所述第二掩模板具有P行Q列的第二开孔，所述P和Q均为正整数，所述开孔阵列具有多个第二开孔，所述第二开孔是透光的，所述第二掩模板除第二开孔之外的区域是不透光的，对所述第一子有源区进行第二次修调是在所述第二开孔的位置用刻蚀工艺切断所述第一子有源区，从而形成所述第二子有源区。

[0038] 在本公开的一种示例性实施例中，所述第一开孔与所述第二开孔均是大小相等的矩形，且在所述基底上的投影不重叠。

[0039] 在本公开的一种示例性实施例中，相邻所述第一开孔之间在所述第一开孔长度的方向的距离等于所述第一开孔的长度，相邻所述第一开孔之间在所述第一开孔宽度的方向的距离等于所述第一开孔的宽度；

[0040] 相邻所述第二开孔之间在所述第二开孔长度的方向的距离等于所述第二开孔的长度，相邻所述第二开孔之间在所述第二开孔宽度的方向的距离等于所述第二开孔的宽度。

[0041] 在本公开的一种示例性实施例中，所述多个子开孔阵列区包括中部开孔区和周边开孔区；

[0042] 所述遮挡区域设置为相同的两个，两个所述遮挡区域相对位于所述中部开孔区的两侧，所述周边开孔区围绕所述中部开孔区和所述遮挡区域。

[0043] 在本公开的一种示例性实施例中，所述周边开孔区的多个所述第一开孔排列形成至少两圈。

[0044] 在本公开的一种示例性实施例中，所述第二掩模板在所述基底上的正投影覆盖所述遮挡区域在所述基底上的正投影。

[0045] 在本公开的一种示例性实施例中，所述遮挡区域的长度与所述第二掩模板的长度相同；

[0046] 所述遮挡区域的宽度W满足：W＝n×s+(n+1)×k，

[0047] 其中，n为正整数，s为第一开孔的宽度，k为相邻两个所述第一开孔在所述第一开孔的宽度方向的间离。

[0048] 由上述技术方案可知，本发明具备以下优点和积极效果中的至少之一：

[0049] 本发明有源区的制备方法，通过第一掩模板对有源区的端部进行遮挡，使位于所述边缘区域的第二子有源区的长度大于等于位于所述内部区域的第二子有源区的长度。从而避免在基底的边缘区域形成面积较小的有源区，减少动态随机存储器存在的质量隐患。

附图说明

[0050] 通过参照附图详细描述其示例实施方式，本发明的上述和其它特征及优点将变得更加明显。

[0051] 图1是相关技术中第一掩模板的结构示意图；

[0052] 图2是本发明有源区的制备方法一示例实施方式的流程示意图；

[0053] 图3是本发明中有源区一示例实施方式的结构示意图；

[0054] 图4是本发明中第一掩模板对有源区进行第一次修调时的结构示意图；

[0055] 图5是本发明中第一掩模板一示例实施方式的结构示意图；

[0056] 图6是本发明中在图4的基础上第二掩模板对第一子有源区进行第二次修调时的结构示意图；

[0057] 图7是本发明中第二掩模板一示例实施方式的结构示意图；

[0058] 图8是图7中的第二掩模板与图5中的第一掩模板对位后的结构示意图；

[0059] 图9是本发明有源区的制备方法制备的有源区一示例实施方式的结构示意图；

[0060] 图10是本发明有源区的制备方法制备的有源区另一示例实施方式的结构示意图。

[0061] 图中主要元件附图标记说明如下：

[0062] 1、基底；11、边缘区域；12、内部区域；

[0063] 2、有源区；21、第一子有源区；22、第二子有源区；

[0064] 3、第一掩模板；31、中部开孔区；32、周边开孔区；33、遮挡区域；34、第一开孔；

[0065] 4、第二掩模板；41、第二开孔。

具体实施方式

[0066] 现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本发明将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。

[0067] 参照图1所示的相关技术中第一掩模板3的结构示意图，为了清楚表示第一掩模板3与第二掩模板4套合后的关系，将透光区域添加剖面线。第一掩模板3包括第一掩模板本体，在第一掩模板本体上开设有十二行十三列的第一开孔34阵列。第一掩模板本体的长度为100μm至1000μm之间的任意值，宽度为100μm至1000μm之间的任意值。第一开孔34的长度为10nm至50nm之间的任意值，宽度为10nm至50nm之间的任意值，相邻两个第一开孔34在第一开孔34的长度方向的间距为10nm至50nm之间的任意值，相邻两个第一开孔34在第一开孔
34的宽度方向的间距为10nm至50nm之间的任意值。

[0068] 本发明首先提供了一种有源区2的制备方法，参照图2所示的有源区2的制备方法一示例实施方式的流程示意图。该制备方法可以包括以下步骤：

[0069] 步骤S10，在基底1的预设区域形成多条按照预设规律排布的有源区2，所述有源区2具有相同的长度。

[0070] 步骤S20，通过第一掩模板3对所述有源区2进行第一次修调，以形成第一子有源区21，所述第一子有源区21的长度小于等于所述有源区2的长度。

[0071] 步骤S30，通过第二掩模板4对所述第一子有源区21进行第二次修调，以形成第二子有源区22，所述第二子有源区22的长度小于等于所述第一子有源区21的长度。

[0072] 其中，所述预设区域分为边缘区域11和内部区域12，所述第一掩模板3能够遮挡所述有源区2的端部，以使位于所述边缘区域11的第二子有源区22的长度大于等于位于所述内部区域12的第二子有源区22的长度。

[0073] 下面对本发明有源区2的制备方法的具体步骤进行详细说明。

[0074] 步骤S10，在基底1的预设区域形成多条按照预设规律排布的有源区2，所述有源区2具有相同的长度。

[0075] 在本示例实施方式中，基底1的材质可以为硅衬底，可以通过氧化、离子注入等方式形成有源区2。参照图3所示的有源区2一示例实施方式的结构示意图；在基底1上设置有十五条有源区2，十五条有源区2设置为长条状，且十五条有源区2的长度和宽度均相等，长度为100nm至1000μm之间的任意值，宽度为10nm至100nm之间的任意值。相邻两个有源区2之间的间隔也相同，间隔为10nm至50nm之间的任意值。而且，有源区2与基底1的长度方向呈45度角倾斜，另外，在本发明的其他示例实施方式中，有源区2与基底1的长度方向可以呈15度至80度之间的任意角倾斜。当然，在本发明的其他示例实施方式中，有源区2的条数可以设置的更多或更少，例如，可以设置有十六条或二十条，还可以设置有三十条或三十五条等等，可以根据需要制备的半导体器件进行确定。此处对有源区2的数值限定只是举例说明，有源区2的宽度、长度、倾斜角度以及相邻两个有源区2之间的间隔都可以根据需要制备的半导体器件进行确定。

[0076] 步骤S20，通过第一掩模板3对所述有源区2进行第一次修调，以形成第一子有源区21，所述第一子有源区21的长度小于等于所述有源区2的长度。

[0077] 在本示例实施方式中，参考图4，对所述有源区2进行第一次修调是在第一开孔34的位置用刻蚀工艺切断所述有源区2，从而形成所述第一子有源区21。参照图4所示的第一掩模板3对有源区2进行第一次修调时的结构示意图，第一次修调只是切断有源区2，即只是在有源区2的长度上进行修调而没有对有源区2的宽度进行修调，因此，第一子有源区21的宽度与有源区2的宽度相同。第一次修调使用的光刻胶为正光刻胶。第一次修调的具体步骤为：首先，在形成有有源区2的基底1上涂覆光刻胶；下一步，将第一掩模板3对位覆盖在涂覆有光刻胶的基底1上，通过紫外光照射光刻胶；再一步，对光刻胶进行显影，第一开孔34是透光的，其他部分是不透光的，第一开孔34对应的区域的光刻胶会被显影，从而确定有源区2被刻蚀的位置；最后，刻蚀有源区2形成第一子有源区21。

[0078] 参照图5所示的第一掩模板3的一示例实施方式的结构示意图。为了清楚表示第一掩模板3与第二掩模板4套合后的关系，将透光区域添加剖面线。

[0079] 在本示例实施方式中，参考图5，第一掩模板3可以包括第一掩模板本体，在第一掩模板本体上开设有多个子开孔阵列区域和多个遮挡区域33。具体为：多个子开孔阵列区包括中部开孔区31和周边开孔区32，中部开孔区31设置为矩形，周边开孔区32设置为矩形环状。遮挡区域33也设置为矩形，遮挡区域33设置有相同的两个，两个遮挡区域33相对位于中部开孔区31的两侧，且两个遮挡区域33一一对应能够遮挡所有十五条有源区2的两个端部；周边开孔区32将中部开孔区31和遮挡区域33围绕。第一掩模板本体的长度为300μm，宽度为
300μm。当然，第一掩模板3的尺寸还可以是其他尺寸，根据需要选择即可。

[0080] 在子开孔阵列区域具有多个第一开孔34，即在中部开孔区31和周边开孔区32都具有多个第一开孔34，而且中部开孔区31的第一开孔34和周边开孔区32的第一开孔34的排布规律是相同的。中部开孔区31开设有六行九列的第一开孔34阵列。第一开孔34是透光的，子开孔阵列区域除第一开孔34之外的区域是不透光的，遮挡区域33是不透光的。相邻第一开孔34之间在第一开孔34长度的方向的距离等于第一开孔34的长度，相邻第一开孔34之间在第一开孔34宽度的方向的距离等于第一开孔34的宽度。第一开孔34的长度为30nm，宽度为30nm，相邻两个第一开孔34在第一开孔34的长度方向的间距为30nm，相邻两个第一开孔34在第一开孔34的宽度方向的间距为30nm。当然，第一开孔34的尺寸还可以是其他尺寸，根据需要选择即可。

[0081] 在本示例实施方式中，参考图5，周边开孔区32的多个第一开孔34可以排列形成两圈。两圈第一开孔34用于光虚拟图案，以确保工艺均匀性。当然，在本发明的其他示例实施方式中，周边开孔区32的多个第一开孔34可以排列形成三圈、四圈或更多圈。

[0082] 步骤S30，通过第二掩模板4对所述第一子有源区21进行第二次修调，以形成第二子有源区22，所述第二子有源区22的长度小于等于所述第一子有源区21的长度。

[0083] 在本示例实施方式中，对第一子有源区21进行第二次修调是在所述第二开孔41的位置用刻蚀工艺切断所述第一子有源区21，从而形成所述第二子有源区22。参照图6所示的第二掩模板4对第一子有源区21进行第二次修调时的结构示意图。第二次修调只是切断第一子有源区21，即只是在第一子有源区21的长度上进行修调而没有对第一子有源区21的宽度进行修调，因此，第一子有源区21的宽度与第二子有源区22的宽度相同。第二次修调使用的光刻胶为正光刻胶。第二次修调的具体步骤为：首先，在形成有第一子有源区21的基底1上涂覆光刻胶；下一步，将第二掩模板4对位覆盖在涂覆有光刻胶的基底1上，通过紫外光照射光刻胶；再一步，对光刻胶进行显影，第二开孔41是透光的，其他部分是不透光的，第二开孔41对应的区域的光刻胶会被显影，从而确定第一子有源区21被刻蚀的位置；最后，刻蚀第一子有源区21形成第二子有源区22。

[0084] 参照图7所示的第二掩模板4的一示例实施方式的结构示意图。为了清楚表示第一掩模板3与第二掩模板4套合后的关系，将透光区域添加剖面线。

[0085] 在本示例实施方式中，第二掩模板4可以包括第二掩模板本体，在第二掩模板本体上开设有七行八列的第二开孔41阵列，即P＝7，Q＝8。第二开孔41是透光的，第二掩模板4除第二开孔41之外的区域是不透光的。当然，在本发明的其他示例实施方式中，P和Q的取值可以根据形成的第二子有源区22的数量而具体确定。第二掩模板本体的长度为200μm，宽度为200μm。当然，第二掩模板4的尺寸还可以是其他尺寸，根据需要选择即可。

[0086] 参照图8所示的第二掩模板4与第一掩模板3对位后的结构示意图。

[0087] 在本示例实施方式中，第二掩模板4在基底1上的正投影的外边缘与周边开孔区32在基底1上的正投影的内边缘重合。即，第二掩模板本体的大小等于中部开孔区31与两个遮挡区大小之和，即第二掩模板本体的长度等于中部开孔区31的长度，也等于遮挡区的长度；第二掩模板本体的宽度等于中部开孔区31的宽度与两个遮挡区的宽度之和。

[0088] 在本示例实施方式中，第二开孔41是与第一开孔34大小相等的矩形，且第二开孔41在基底1上的正投影与第一开孔34在基底1上的正投影不重叠。相邻第二开孔41之间在第二开孔41长度的方向的距离等于第二开孔41的长度，相邻第二开孔41之间在第二开孔41宽度的方向的距离等于第二开孔41的宽度。

[0089] 在本示例实施方式中，中部开孔区31的第一开孔34位于第二掩模板4的相邻两个第二开孔41之间的行间隔内，且第二掩模板4的第二开孔41位于位于中部开孔区31的第一开孔34之间的列间隔内。

[0090] 参考图8，遮挡区域33在基底1上的正投影被第二掩模板4在基底1上的正投影覆盖。具体来说，遮挡区域33的长度可以与第二掩模板4的长度相同；遮挡区域33的宽度W可以满足：W＝n×s+(n+1)×k，其中，n为正整数，s为第一开孔34的宽度，k为相邻两个第一开孔34在第一开孔34的宽度方向的间离。在本示例实施方式中，n的取值为1，使得位于边缘区域
11的第二子有源区22的长度为两个字线间距。

[0091] 需要说明的是，在位于边缘区域11的第二子有源区22的长度为四个字线间距时，n的取值为2；在位于边缘区域11的第二子有源区22的长度为六个字线间距时，n的取值为3，以此类推。

[0092] 参照图9所示的本发明有源区2的制备方法制备的有源区一示例实施方式的的结构示意图，位于边缘区域11的第二子有源区22的长度大于位于所述内部区域12的第二子有源区22的长度。从而避免在基底1的边缘区域11形成面积较小的有源区2，进而减小内部区域12出现缺陷的几率。需要说明的是，图9中形成的第二子有源区22的形状只是一种示意，由于有源区2与基底1的长度方向的角度可选择，并且实际工艺的参数可调节，实际工艺形成的第二子有源区22的形状近似为规则的矩形，如图10所示。

[0093] 参照图10所示的本发明有源区的制备方法制备的有源区另一示例实施方式的结构示意图，图中第二有源区22与基底1的长度方向呈21度角倾斜。位于边缘区域11的第二子有源区22的长度大于等于位于内部区域12的第二子有源区22的长度。

[0094] 另外，需要说明的是，如果有源区使用反向SADP/SAQP，则第一掩模板/第二掩模板需要根据有源区布局偏移一半间距。

[0095] 进一步的，本发明还提供了一种半导体器件，该半导体器件包括基底1以及按照上述所述的有源区2的制备方法制备的有源区2。所述有源区2的具体结构上述已经进行了详细描述，因此，此处不再赘述。

[0096] 与现有技术相比，本发明实施例提供的半导体器件的有益效果与上述实施例提供的有源区2的制备方法的有益效果相同，在此不做赘述。

[0097] 进一步的，本发明还提供了一种动态随机存储器，该动态随机存储器包括上述所述的半导体器件。动态随机存储器还包括字线、位线以及电容器等等，其中，位线与电容器分别以自动对准接触窗以及节点接触窗与基底1电性连接，至于字线、位线以及电容器间则有介电材料绝缘。

[0098] 与现有技术相比，本发明实施例提供的动态随机存储器的有益效果与上述实施例提供的有源区2的制备方法的有益效果相同，在此不做赘述。

[0099] 进一步的，本发明还提供了一种制备有源区2的装置，该装置可以包括第一掩模板3以及第二掩模板4；第一掩模板3能够对设置在基底1的预设区域的多条按照预设规律排布的长度相同的有源区2进行第一次修调，以形成第一子有源区21，所述第一子有源区21的长度小于等于所述有源区2的长度；第二掩模板4能够对所述第一子有源区21进行第二次修调，以形成第二子有源区22，所述第二子有源区22的长度小于等于所述第一子有源区21的长度；其中，所述预设区域分为边缘区域11和内部区域12，所述第一掩模板3能够遮挡所述有源区2的端部，以使位于所述边缘区域11的第二子有源区22的长度大于等于位于所述内部区域12的第二子有源区22的长度。

[0100] 请再次参照图5所示的第一掩模板3的一示例实施方式的结构示意图。

[0101] 在本示例实施方式中，第一掩模板3可以包括第一掩模板本体，在第一掩模板本体上开设有多个子开孔阵列区域和多个遮挡区域33。具体为：多个子开孔阵列区包括中部开孔区31和周边开孔区32，中部开孔区31设置为矩形，周边开孔区32设置为矩形环状。遮挡区域33也设置为矩形，遮挡区域33设置有相同的两个，两个遮挡区域33相对位于中部开孔区31的两侧，且两个遮挡区域33一一对应能够遮挡所有十五条有源区2的两个端部；周边开孔区32将中部开孔区31和遮挡区域33围绕。第一掩模板本体的长度为300μm，宽度为300μm。

[0102] 在子开孔阵列区域具有多个第一开孔34，即在中部开孔区31和周边开孔区32都具有多个第一开孔34，而且中部开孔区31的第一开孔34和周边开孔区32的第一开孔34的排布规律是相同的。中部开孔区31开设有六行九列的第一开孔34阵列。第一开孔34是透光的，子开孔阵列区域除第一开孔34之外的区域是不透光的，遮挡区域33是不透光的。相邻第一开孔34之间在第一开孔34长度的方向的距离等于第一开孔34的长度，相邻第一开孔34之间在第一开孔34宽度的方向的距离等于第一开孔34的宽度。第一开孔34的长度为30nm，宽度为30nm，相邻两个第一开孔34在第一开孔34的长度方向的间距为30nm，相邻两个第一开孔34在第一开孔34的宽度方向的间距为30nm。

[0103] 在本示例实施方式中，周边开孔区32的多个第一开孔34可以排列形成两圈。两圈第一开孔34用于光虚拟图案，以确保工艺均匀性。当然，在本发明的其他示例实施方式中，周边开孔区32的多个第一开孔34可以排列形成三圈、四圈或更多圈。

[0104] 请再次参照图7所示的第二掩模板4的一示例实施方式的结构示意图。

[0105] 在本示例实施方式中，第二掩模板4可以包括第二掩模板本体，在第二掩模板本体上开设有七行八列的第二开孔41阵列，即P＝7，Q＝8。第二开孔41是透光的，第二掩模板除第二开孔41之外的区域是不透光的。当然，在本发明的其他示例实施方式中，P和Q的取值可以根据形成的第二子有源区22的数量而具体确定。第二掩模板本体的长度为200μm，宽度为200μm。

[0106] 请再次参照图8所示的第二掩模板4与第一掩模板3对位后的结构示意图。

[0107] 在本示例实施方式中，第二掩模板4在基底1上的正投影的外边缘与周边开孔区32在基底1上的正投影的内边缘重合。即，第二掩模板本体的大小等于中部开孔区31与两个遮挡区大小之和，即第二掩模板本体的长度等于中部开孔区31的长度，也等于遮挡区的长度；第二掩模板本体的宽度等于中部开孔区31的宽度与两个遮挡区的宽度之和。

[0108] 在本示例实施方式中，第二开孔41是与第一开孔34大小相等的矩形，且第二开孔41在基底1上的正投影与第一开孔34在基底1上的正投影不重叠。相邻第二开孔41之间在第二开孔41长度的方向的距离等于第二开孔41的长度，相邻第二开孔41之间在第二开孔41宽度的方向的距离等于第二开孔41的宽度。

[0109] 在本示例实施方式中，中部开孔区31的第一开孔34位于第二掩模板4的相邻两个第二开孔41之间的行间隔内，且第二掩模板4的第二开孔41位于中部开孔区31的第一开孔34之间的列间隔内。

[0110] 参考图8，遮挡区域33在基底1上的正投影被第二掩模板4在基底1上的正投影覆盖。具体来说，遮挡区域33的长度可以与第二掩模板4的长度相同；遮挡区域33的宽度W可以满足：W＝n×s+(n+1)×k，其中，n为正整数，s为第一开孔34的宽度，k为相邻两个第一开孔34在第一开孔34的宽度方向的间离。在本示例实施方式中，n的取值为1，使得位于边缘区域
11的第二子有源区22的长度为两个字线间距。

[0111] 需要说明的是，在位于边缘区域11的第二子有源区22的长度为四个字线间距时，n的取值为2；在位于边缘区域11的第二子有源区22的长度为六个字线间距时，n的取值为3，以此类推。

[0112] 上述所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中，如有可能，各实施例中所讨论的特征是可互换的。在上面的描述中，提供许多具体细节从而给出对本发明的实施方式的充分理解。然而，本领域技术人员将意识到，可以实践本发明的技术方案而没有所述特定细节中的一个或更多，或者可以采用其它的方法、组件、材料等。在其它情况下，不详细示出或描述公知结构、材料或者操作以避免模糊本发明的各方面。

[0113] 本说明书中使用“约”“大约”的用语通常表示在一给定值或范围的20％之内，较佳是10％之内，且更佳是5％之内。在此给定的数量为大约的数量，意即在没有特定说明的情况下，仍可隐含“约”“大约”“大致”“大概”的含义。

[0114] 虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。其他相对性的用语，例如“高”“低”“顶”“底”“前”“后”“左”“右”等也作具有类似含义。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。

[0115] 本说明书中，用语“一个”、“一”、“该”、“所述”和“至少一个”用以表示存在一个或多个要素/组成部分/等；用语“包含”、“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等；用语“第一”、“第二”和“第三”等仅作为标记使用，不是对其对象的数量限制。

[0116] 应可理解的是，本发明不将其应用限制到本说明书提出的部件的详细结构和布置方式。本发明能够具有其他实施方式，并且能够以多种方式实现并且执行。前述变形形式和修改形式落在本发明的范围内。应可理解的是，本说明书公开和限定的本发明延伸到文中和/或附图中提到或明显的两个或两个以上单独特征的所有可替代组合。所有这些不同的组合构成本发明的多个可替代方面。本说明书所述的实施方式说明了已知用于实现本发明的最佳方式，并且将使本领域技术人员能够利用本发明。