用于频率模式检测和实施的系统和方法

摘要

本申请涉及用于频率模式检测和实施的系统和方法。本文中所提供的系统和方法(120)从存储器装置(10)的命令接口(14)的多个命令获取模式识别命令获取模式。识别芯片选择信号CS的状态。当所述CS从高转变到低时，在所述CS转变之后的第一时钟循环中捕获命令地址的第一部分。当所述命令获取模式处于第一模式时，在紧接在所述第一时钟循环后面的第二时钟循环中捕获所述命令地址的第二部分。否则，当所述命令获取模式处于第二模式时，在紧接在所述第二时钟信号后面的第三时钟循环中捕获所述命令地址的所述第二部分。使用所述命令地址的所述第一部分和所述命令地址的所述第二部分发射内部命令。

权利要求

1.一种存储器装置的命令接口，所述命令接口被配置成：从多个支持命令获取模式中识别当前命令获取模式，所述多个支持命令获取模式中的每一者限定对应命令执行频率；

至少部分基于所述当前命令获取模式，从时钟循环的两个或多个可能的组合中识别多个时钟循环以用于获取命令地址的部分；

接收芯片选择信号，其中所述芯片选择信号的状态的转变指示可以开始获取所述命令地址的所述部分；

跟踪所述芯片选择信号的所述状态的所述转变的历史；

至少部分基于所述芯片选择信号，通过在所述多个时钟循环中的每一者处触发单独的获取操作来从所述多个时钟循环中获取所述命令地址的所述部分；以及基于获取的所述命令地址的所述部分执行命令。

2.根据权利要求1所述的命令接口，其包括模式寄存器，所述模式寄存器被配置成存储所述当前命令获取模式的指示。

3.根据权利要求1所述的命令接口，其包括模式选择和实施电路，所述模式选择和实施电路被配置成从所述多个支持命令获取模式中选择所述当前命令获取模式。

4.根据权利要求3所述的命令接口，其中所述模式选择和实施电路被配置成将所述当前命令获取模式的指示写入到模式寄存器。

5.根据权利要求3所述的命令接口，其中所述模式选择和实施电路被配置成基于与当前命令相关联的经识别的处理窗口大小来选择所述当前命令获取模式。

6.根据权利要求5所述的命令接口，其中针对被识别为不利用宽处理窗口大小的命令使用第一命令模式，其中所述第一命令模式被配置成从连续时钟循环中获取所述命令地址的所述部分。

7.根据权利要求5所述的命令接口，其中针对被识别为利用宽处理窗口大小的命令使用第二命令模式，其中所述第二命令模式被配置成从非连续时钟循环中获取所述命令地址的所述部分。

8.根据权利要求1所述的命令接口，其中所述状态的转变包括转变到低状态。

9.根据权利要求1所述的命令接口，其被配置成识别所述多个时钟循环以至少部分基于所述芯片选择信号的所述状态的所述转变的所述历史而从中获取所述命令地址的所述部分。

10.根据权利要求1所述的命令接口，在命令解码过程期间，其被配置成提供当前正在进行多循环命令解码的指示。

11.一种方法，其包括：

从多个支持命令获取模式中识别当前命令获取模式，所述多个支持命令获取模式中的每一者限定对应命令执行频率；

至少部分基于所述当前命令获取模式，从时钟循环的两个或多个可能的组合中识别多个时钟循环以用于获取命令地址的部分；

接收芯片选择信号，其中所述芯片选择信号的状态的转变指示可以开始获取所述命令地址的所述部分；

跟踪所述芯片选择信号的所述状态的所述转变的历史；

至少部分基于所述芯片选择信号，通过在所述多个时钟循环中的每一者处触发单独的获取操作来从所述多个时钟循环中获取所述命令地址的所述部分；以及基于获取的所述命令地址的所述部分执行命令。

12.根据权利要求11所述的方法，其包括：从所述多个支持命令获取模式中选择所述当前命令获取模式；以及将所述当前命令获取模式的指示写入到模式寄存器。

13.根据权利要求11所述的方法，其包括：基于与当前命令相关联的经识别的处理窗口大小来选择所述当前命令获取模式。

14.根据权利要求13所述的方法，其包括针对被识别为不利用宽处理窗口大小的命令使用第一命令模式，其中所述第一命令模式被配置成从连续时钟循环中获取所述命令地址的所述部分。

15.根据权利要求13所述的方法，其包括：针对被识别为利用宽处理窗口大小的命令使用第二命令模式，其中所述第二命令模式被配置成从非连续时钟循环中获取所述命令地址的所述部分。

16.一种存储器装置，其包括：多个存储器组；以及

命令获取和执行电路，所述命令获取和执行电路被配置成通过以下操作来存取所述多个存储器组的一个或多个特定存储器组：从多个支持命令获取模式中识别当前命令获取模式，所述多个支持命令获取模式中的每一者限定对应命令执行频率；

至少部分基于所述当前命令获取模式，从时钟循环的两个或多个可能的组合中识别多个时钟循环以用于获取命令地址的部分；

接收芯片选择信号，其中所述芯片选择信号的状态的转变指示可以开始获取所述命令地址的所述部分；

跟踪所述芯片选择信号的所述状态的所述转变的历史；

至少部分基于所述芯片选择信号，通过在所述多个时钟循环中的每一者处触发单独的获取操作来从所述多个时钟循环中获取所述命令地址的所述部分；以及基于获取的所述命令地址的所述部分执行命令来存取所述一个或多个特定存储器组。

17.根据权利要求16所述的存储器装置，其中所述多个支持命令获取模式包括：第一命令模式，所述第一命令模式被配置成从连续时钟循环中获取所述命令地址的所述部分；以及

第二命令模式，所述第二命令模式被配置成从非连续时钟循环中获取所述命令地址的所述部分。

18.根据权利要求16所述的存储器装置，其中所述命令包括读取命令、写入命令或两者。

19.一种有形的非暂时性机器可读介质，其包括机器可读指令，所述机器可读指令在由一个或多个处理器执行时致使所述一个或多个处理器：接收芯片选择信号，其中所述芯片选择信号的状态的转变指示可以开始获取命令地址的部分；

跟踪所述芯片选择信号的所述状态的所述转变的历史；

当所述芯片选择信号在高和低之间转变时：在所述转变之后的第一时钟循环内捕获命令地址的第一部分；

在紧接在第二个时钟循环后面的第三时钟循环中捕获所述命令地址的第二部分，其中所述第二时钟循环紧接在所述第一时钟循环后面；

保持双态切换，所述双态切换指示何时循环为解码循环；

当所述双态切换指示紧接在当前循环前面的循环是解码循环时，在所述当前循环期间跳过命令地址获取；以及

使用所述命令地址的所述第一部分和所述命令地址的所述第二部分发射内部命令。

20.根据权利要求19所述的机器可读介质，其包括机器可读指令，所述机器可读指令在由所述一个或多个处理器执行时致使所述一个或多个处理器：当所述双态切换指示紧接在当前循环前面的循环不是解码循环时，在所述当前循环期间执行命令地址获取。

21.根据权利要求19所述的机器可读介质，其包括机器可读指令，所述机器可读指令在由所述一个或多个处理器执行时致使所述一个或多个处理器：通过在交替循环的高状态和低状态之间交替所述双态切换来保持所述双态切换。

22.根据权利要求19所述的机器可读介质，其中所述芯片选择信号在所述第一时钟循环期间和所述第二时钟循环期间为恒定的。

23.根据权利要求19所述的机器可读介质，其包括机器可读指令，所述机器可读指令在由所述一个或多个处理器执行时致使所述一个或多个处理器：确定双循环命令解码指示符是否被设定。

24.一种有形的非暂时性机器可读介质，其包括机器可读指令，所述机器可读指令在由一个或多个处理器执行时致使所述一个或多个处理器：接收芯片选择信号，其中所述芯片选择信号的状态的转变指示可以开始获取命令地址的部分；

跟踪所述芯片选择信号的所述状态的所述转变的历史；

当所述芯片选择信号在高和低之间转变时：在所述转变之后的第一时钟循环内捕获命令地址的第一部分；

在紧接在所述第一时钟循环后面的第二时钟循环中捕获所述命令地址的第二部分；或在紧接在第二时钟循环后面的第三时钟循环中捕获所述命令地址的所述第二部分；

确定双循环命令解码指示符是否被设定；

当所述双循环命令解码指示符被设定时，在当前循环中停用解码；以及使用所述命令地址的所述第一部分和所述命令地址的所述第二部分发射内部命令。

25.根据权利要求24所述的机器可读介质，其包括机器可读指令，所述机器可读指令在由所述一个或多个处理器执行时致使所述一个或多个处理器：当所述双循环命令解码指示符未被设定时，确定当前循环是否为解码循环。

26.根据权利要求25所述的机器可读介质，其包括机器可读指令，所述机器可读指令在由所述一个或多个处理器执行时致使所述一个或多个处理器：当所述当前循环是解码循环时，针对模式相依宽度设定所述双循环命令解码。

27.根据权利要求26所述的机器可读介质，其包括机器可读指令，所述机器可读指令在由一个或多个处理器执行时致使所述一个或多个处理器：其中当在紧接在所述第一时钟循环后面的所述第二时钟循环中捕获所述命令地址的所述第二部分时，所述模式相依宽度包括一个时钟循环。

28.根据权利要求26所述的机器可读介质，其包括机器可读指令，所述机器可读指令在由所述一个或多个处理器执行时致使所述一个或多个处理器：其中当在紧接在所述第二时钟循环后面的所述第三时钟循环中捕获所述命令地址的所述第二部分时，所述模式相依宽度包括两个时钟循环。

29.一种存储器装置的命令接口，所述命令接口包括电路，所述电路被配置成：接收芯片选择信号，其中所述芯片选择信号的状态的转变指示可以开始获取命令地址的部分；以及

跟踪所述芯片选择信号的所述状态的所述转变的历史；

当所述芯片选择信号在高和低之间转变时：在所述转变之后的第一时钟循环内捕获命令地址的第一部分；

在紧接在所述第一时钟循环后面的第二时钟循环中捕获所述命令地址的第二部分；或在紧接在所述第二时钟循环后面的第三时钟循环中捕获所述命令地址的所述第二部分；

确定双循环命令解码指示符是被否设定；

当所述双循环命令解码指示符被设定时，在当前循环中停用解码；以及使用所述命令地址的所述第一部分和所述命令地址的所述第二部分发射内部命令。

30.根据权利要求29所述的命令接口，其包括电路，所述电路被配置成：保持双态切换，所述双态切换指示何时循环为解码循环。

31.根据权利要求30所述的命令接口，其包括电路，所述电路被配置成：经由所述双态切换确定在当前循环前面的循环为解码循环；以及基于紧接在所述当前循环前面的所述循环为解码循环，在所述当前循环期间跳过命令地址获取。

32.根据权利要求30所述的命令接口，其包括电路，所述电路被配置成：经由所述双态切换确定紧接在当前循环前面的循环为非解码循环；以及基于紧接在所述当前循环前面的所述循环为非解码循环，在所述当前循环期间执行命令地址获取。

33.根据权利要求29所述的命令接口，其包括电路，所述电路被配置成：当所述双循环命令解码指示符未被设定时：确定当前循环是否为解码循环；以及当所述当前循环为双循环命令解码循环时，为所述双循环命令解码设定模式相依宽度；

其中当在紧接在所述第一时钟循环后面的所述第二时钟循环中捕获所述命令地址的所述第二部分时，所述模式相依宽度包括一个时钟循环；以及其中当在紧接在所述第二时钟循环后面的所述第三时钟循环中捕获所述命令地址的所述第二部分时，所述模式相依宽度包括两个时钟循环。

34.一种方法，其包括：

接收芯片选择信号，其中所述芯片选择信号的状态的转变指示可以开始获取命令地址的部分；以及

跟踪所述芯片选择信号的所述状态的所述转变的历史；

当所述芯片选择信号转变时：

在所述转变之后的第一时钟循环内捕获命令地址的第一部分；

在紧接在所述第一时钟循环后面的第二时钟循环中捕获所述命令地址的第二部分；或在紧接在所述第二时钟循环后面的第三时钟循环中捕获所述命令地址的所述第二部分；以及

使用所述命令地址的所述第一部分和所述命令地址的所述第二部分发射内部命令。

35.根据权利要求34所述的方法，其包括：确定双循环命令解码指示符是否被设定；以及当所述双循环命令解码指示符被设定时，在当前循环中停用解码。

说明书

用于频率模式检测和实施的系统和方法

[0001] 分案申请信息

[0002] 本发明专利申请是申请日为2018年4月24日、申请号为201880042969.1、发明名称为“用于频率模式检测和实施的系统和方法”的发明专利申请案的分案申请。

技术领域

[0003] 本发明的实施例大体上涉及计算机存储器系统的领域。更确切地说，本发明的实施例包含用于确定和实施用于实施存储器命令的频率模式的一或多种系统、装置和方法。

背景技术

[0004] 此章节意图向读者介绍可能涉及本公开的各个方面的技术的各个方面，这些方面在下文中有所描述和/或主张。相信此论述有助于向读者提供背景信息以促进对本公开的
各个方面的更好理解。因此，应理解，应鉴于此来阅读这些陈述，而非作为对现有技术的认
可。

[0005] 电子装置常常包含存储电子数据的存储器存储装置。随着电子装置变得更复杂，可提供增加数目的命令用于在存储器上执行(例如，经由存储器控制器/接口)。令人遗憾的
是，这些命令可具有不同的执行时间，一些命令相比于其它命令需要较宽的设置/保持窗
口。执行这些命令的传统方法使用静态时钟循环执行频率来实施命令，从而针对相比于可
将额外时钟循环用于执行的命令可恰当地在较少时钟循环中执行的命令常常导致低效的
命令执行时间。相应地，本发明的实施例可针对通过使用多个频率模式来用于存储器命令
的执行而达成的增强，从而支持可增加命令执行效率的动态命令执行频率改变。

发明内容

[0006] 根据本发明的一方面，提供了一种存储器装置的命令接口，所述命令接口被配置成：从多个支持命令获取模式中识别当前命令获取模式，所述多个支持命令获取模式中的
每一者限定对应命令执行频率；至少部分基于所述当前命令获取模式，从时钟循环的两个
或多个可能的组合中识别多个时钟循环以从中获取命令地址的部分；接收芯片选择信号，
其中所述芯片选择信号的状态的转变指示可以开始获取所述命令地址的所述部分；跟踪所
述芯片选择信号的所述状态的所述转变的历史；至少部分基于所述芯片选择信号，通过在
所述多个时钟循环中的每一者处触发单独的获取操作来从所述多个时钟循环中获取所述
命令地址的所述部分；以及基于获取的所述命令地址的所述部分执行命令。。

[0007] 根据本发明的另一方面，提供了一种方法，其包括：从多个支持命令获取模式中识别当前命令获取模式，所述多个支持命令获取模式中的每一者限定对应命令执行频率；至
少部分基于所述当前命令获取模式，从时钟循环的两个或多个可能的组合中识别多个时钟
循环以从中获取命令地址的部分；接收芯片选择信号，其中所述芯片选择信号的状态的转
变指示可以开始获取所述命令地址的所述部分；跟踪所述芯片选择信号的所述状态的所述
转变的历史；至少部分基于所述芯片选择信号，通过在所述多个时钟循环中的每一者处触
发单独的获取操作来从所述多个时钟循环中获取所述命令地址的所述部分；以及基于获取
的所述命令地址的所述部分执行命令。

[0008] 根据本发明的又一另一方面，提供了一种存储器装置，其包括：多个存储器组；以及命令获取和执行电路，所述命令获取和执行电路被配置成通过以下操作来存取所述多个
存储器组的一个或多个特定存储器组：从多个支持命令获取模式中识别当前命令获取模
式，所述多个支持命令获取模式中的每一者限定对应命令执行频率；至少部分基于所述当
前命令获取模式，从时钟循环的两个或多个可能的组合中识别多个时钟循环以从中获取命
令地址的部分；接收芯片选择信号，其中所述芯片选择信号的状态的转变指示可以开始获
取所述命令地址的所述部分；跟踪所述芯片选择信号的所述状态的所述转变的历史；至少
部分基于所述芯片选择信号，通过在所述多个时钟循环中的每一者处触发单独的获取操作
来从所述多个时钟循环中获取所述命令地址的所述部分；以及基于获取的所述命令地址的
所述部分执行命令来存取所述一个或多个特定存储器组。

[0009] 根据本发明的又一另一方面，提供了一种有形的非暂时性机器可读介质，其包括机器可读指令，所述机器可读指令在由一个或多个处理器执行时致使所述一个或多个处理
器：在芯片选择信号CS转变时，在高和低之间转变；在所述转变之后的第一时钟循环内捕获
命令地址的第一部分；以及在紧接在第二个时钟循环后面的第三时钟循环中捕获所述命令
地址的第二部分，其中所述第二时钟循环紧接在所述第一时钟循环后面；保持双态切换，所
述双态切换指示何时循环为解码循环；当所述双态切换指示紧接在当前循环前面的循环是
解码循环时，在所述当前循环期间跳过命令地址获取；以及使用所述命令地址的所述第一
部分和所述命令地址的所述第二部分发射内部命令。

[0010] 根据本发明的又一另一方面，提供了一种有形的非暂时性机器可读介质，其包括机器可读指令，所述机器可读指令在由一个或多个处理器执行时致使所述一个或多个处理
器：在芯片选择信号CS转变时，在高和低之间转变；在所述转变之后的第一时钟循环内捕获
命令地址的第一部分；以及在紧接在所述第一时钟循环后面的第二时钟循环中捕获所述命
令地址的第二部分；或在紧接在所述第二时钟循环后面的第三时钟循环中捕获所述命令地
址的所述第二部分；确定双循环命令解码指示符是否被设定；当所述双循环命令解码指示
符被设定时，在当前循环中停用解码；以及使用所述命令地址的所述第一部分和所述命令
地址的所述第二部分发射内部命令。

[0011] 根据本发明的又一另一方面，提供了一种存储器装置的命令接口，所述命令接口包括电路，所述电路被配置成：在芯片选择信号CS转变时，在高和低之间转变；在所述转变
之后的第一时钟循环内捕获命令地址的第一部分；以及在紧接在所述第一时钟循环后面的
第二时钟循环中捕获所述命令地址的第二部分；或在紧接在所述第二时钟循环后面的第三
时钟循环中捕获所述命令地址的所述第二部分；确定双循环命令解码指示符是被否设定；
当所述双循环命令解码指示符被设定时，在当前循环中停用解码；以及使用所述命令地址
的所述第一部分和所述命令地址的所述第二部分发射内部命令。

[0012] 根据本发明的又一另一方面，提供了一种方法，其包括：在芯片选择信号CS转变时：在所述转变之后的第一时钟循环内捕获命令地址的第一部分；以及在紧接在所述第一
时钟循环后面的第二时钟循环中捕获所述命令地址的第二部分；或在紧接在所述第二时钟
循环后面的第三时钟循环中捕获所述命令地址的所述第二部分；以及使用所述命令地址的
所述第一部分和所述命令地址的所述第二部分发射内部命令。

附图说明

[0013] 图1是示出根据一实施例的存储器装置的框图；

[0014] 图2示出根据一实施例用于在1N模式中捕获和执行命令信息的时序图；

[0015] 图3示出根据一实施例用于在2N模式中捕获和执行命令信息的时序图；

[0016] 图4示出根据一实施例的非目标命令执行(例如，已取消命令)，其中芯片选择(CS)信号在命令的第二循环期间保持低；

[0017] 图5是示出根据一实施例用于处理非目标命令的过程的流程图；

[0018] 图6示出时序图，其中可在1N模式中触发ghost命令；

[0019] 图7示出时序图，其中可在2N模式中触发ghost命令；以及

[0020] 图8是示出根据一实施例用于处理潜在ghost命令的过程的流程图。

具体实施方式

[0021] 下文将描述一或多个特定实施例。为了提供这些实施例的简要描述，不会在本说明书中描述实际实施方案的所有特征。应了解，在任何此类实际实施方案的展开中，如在任
何工程或设计项目中一样，必须制定许多实施方案特定的决策以实现开发者的特定目标，
例如服从系统相关的和商业相关的约束，所述约束可以从一个实施方案到另一个实施方案
变化。此外，应了解，此类开发工作可能是复杂且耗时的，然而对于受益于本公开的所属领
域的一般技术人员来说，这些都是设计、构造和制造中的常规任务。

[0022] 随着输入和输出(IO)数据速率要求持续开发以用于新的存储器规格(例如，电子装置工程设计联合协会(JEDEC)的规格)，用于增加数据处理效率的新机制可能是合乎需要
的。举例来说，动态可变的命令执行频率可实现不利用宽处理/访问窗口的命令的缩短的等
待时间(例如，通过将命令设定到1N命令检索模式)，同时仍允许执行确实利用宽处理/访问
窗口的命令(例如，通过将命令设定到2N命令检索模式)。然而，动态地转变命令执行频率涉
及许多挑战。相应地，本文中所公开的实施例涉及命令获取/执行过程的增强，从而支持较
高IO数据速率。

[0023] 现在转而参看各图，图1是示出存储器装置10的某些特征的简化框图。确切地说，图1的框图是示出存储器装置10的某些功能性的功能框图。根据一个实施例，存储器装置10
可以是双数据速率型五同步动态随机存取存储器(DDR5 SDRAM)装置。DDR5SDRAM的各种特
征允许与先前各代DDR SDRAM相比功率消耗减少、带宽更大以及存储容量更大。

[0024] 存储器装置10可以包含若干存储器组12。存储器组12可以是例如DDR5 SDRAM存储器组。存储器组12可以提供于布置在双列直插式存储器模块(DIMMS)上的一或多个芯片(例
如，SDRAM芯片)上。每一DIMM可以包含若干SDRAM存储器芯片(例如，x8或x16存储器芯片)，
如将了解。每一SDRAM存储器芯片可包含一或多个存储器组12。存储器装置10表示具有若干
存储器组12的单个存储器芯片(例如，SDRAM芯片)的一部分。对于DDR5，存储器组12可以进
一步经布置以形成组群。举例来说，对于8千兆位(Gb)DDR5 SDRAM，存储器芯片可包含16个
存储器组12，布置成8个组群，每个组群包含2个存储器组。对于16Gb DDR5 SDRAM，存储器芯
片可例如包含32个存储器组12，布置成8个组群，每一组群包含4个存储器组。取决于总体系
统的应用和设计，可以利用存储器装置10上的存储器组12的各种其它配置、组织和大小。

[0025] 存储器装置10可包含命令接口14和输入/输出(I/O)接口16。命令接口14被配置成从例如处理器或控制器等外部装置(未图示)提供若干信号(例如，信号15)。处理器或控制
器可以将各种信号15提供到存储器装置10以促进待写入到存储器装置10或从存储器装置
10读取的数据的发射和接收。

[0026] 如将了解，命令接口14可包含若干电路，例如时钟输入电路18和命令地址输入电路20，以确保信号15的恰当处置。命令接口14可以从外部装置接收一或多个时钟信号。一般
而言，双数据速率(DDR)存储器利用系统时钟信号的差分对，在本文中被称作真时钟信号
(Clk_t)和互补时钟信号(Clk_c)。DDR的正时钟边沿指代上升真时钟信号Clk_t与下降互补
时钟信号Clk_c交叉的点，而负时钟边沿指示下降真时钟信号Clk_t的转变和互补时钟信号
Clk_c的上升。命令(例如，读取命令、写入命令等)通常在时钟信号的正边沿上输入，且在正
和负时钟边沿两者上发射或接收数据。

[0027] 时钟输入电路18接收真时钟信号(Clk_t)和互补时钟信号(Clk_c)且产生内部时钟信号CLK。内部时钟信号CLK供应到内部时钟产生器30，例如延迟锁定回路(DLL)电路。内
部时钟产生器30基于所接收内部时钟信号CLK产生相位受控内部时钟信号LCLK。相位受控
内部时钟信号LCLK供应到例如I/O接口16，并用作用于确定读取数据的输出定时的定时信
号。

[0028] 内部时钟信号CLK也可以被提供到存储器装置10内的各种其它组件，且可用于产生各种额外内部时钟信号。举例来说，内部时钟信号CLK可以被提供到命令解码器32。命令
解码器32可以从命令总线34接收命令信号，且可以对命令信号进行解码以提供各种内部命
令。举例来说，命令解码器32可以经由总线36将命令信号提供到内部时钟产生器30以协调
相位受控内部时钟信号LCLK的产生。相位受控内部时钟信号LCLK可用以例如通过IO接口16
对数据进行计时。

[0029] 另外，命令解码器32可对命令进行解码，例如，读取命令、写入命令、模式寄存器设定命令、激活命令等，并且经由总线路径40提供对对应于命令的特定存储器组12的存取。如
将了解，存储器装置10可包含各种其它解码器，例如，行解码器和列解码器，以促进对存储
器组12的存取。在一个实施例中，每一存储器组12包含组控制块22，其提供必需的解码(例
如，行解码器和列解码器)以及其它特征，例如定时控制和数据控制，以促进到和来自存储
器组12的命令的执行。

[0030] 存储器装置10基于从例如处理器等外部装置接收的命令/地址信号而执行例如读取命令和写入命令等操作。在一个实施例中，命令/地址总线可以是用以容纳命令/地址信
号(CA<13:0>)的14位总线。使用时钟信号(Clk_t和Clk_c)将命令/地址信号计时到命令接
口14。所述命令接口可包含命令地址输入电路20，其经配置以经由例如命令解码器32而接
收和发射命令以提供对存储器组12的存取。另外，命令接口14可以接收芯片选择信号(CS_
n)。CS_n信号使得存储器装置10能够处理传入CA<13:0>总线上的命令。举例来说，当CS_n信
号下降到低状态时，命令地址获取和命令执行过程可开始。对存储器装置10内的特定组12
的存取通过命令编码于CA<13:0>总线上。

[0031] 如将在下文详细论述，可支持多个命令处理模式。举例来说，在DDR5中，一些命令是在两个时钟循环上获取的两个循环命令。对于此类两个循环命令，可能有多个获取模式
可用，从而实现任一紧接在后面的时钟循环上或其间具有中间时钟循环的两个时钟循环上
命令的获取。如本文中所使用，连续时钟循环指代其间不具有时钟循环的时钟循环。举例来
说，在第一模式(例如，1N模式)中，第一循环用于获取命令地址的第一部分，且在紧接在后
面的循环(例如，第二循环)中获取命令地址的剩余部分。1N模式在其中命令获取为可预测
快速的情形中尤其适用，因为命令等待时间缩短到两个时钟循环。

[0032] 在第二模式(例如，2N模式)中，在接收命令地址的第一部分和接收命令地址的第二部分之间跳过一个时钟。提供所述跳过的循环以发布用于获取命令地址信息的较宽窗
口。这在需要额外获取时间时特别适用(例如，在装置初始化处理期间等)。

[0033] 模式寄存器21可经设定以指示用于命令获取的特定操作模式。模式寄存器21可经由提供到命令接口的命令来设定。一旦设定，模式寄存器21就可提供模式(例如，1N或2N模
式)的指示，且可开始选定模式的实施。必须考虑许多因素来实现动态可变的获取模式。如
下文所详细论述，命令接口14、命令解码器32和/或其它逻辑/电路可处置这些模式的命令
的获取和处理。模式选择和/或实施可由硬件电路和/或硬件电路所实施的机器可读指令来
处置。在图1中示出的实施例中，命令接口20的模式选择和实施电路23可处置各种模式的实
施细节。

[0034] 另外，命令接口14可经配置以接收若干其它命令信号。举例来说，可以提供命令/地址裸片上终止(CA_ODT)信号以促进存储器装置10内的恰当阻抗匹配。举例来说，在加电
期间可使用重置命令(RESET_n)来重置命令接口14、状态寄存器、状态机等等。命令接口14
还可接收命令/地址反转(CAI)信号，其可经提供以例如取决于用于特定存储器装置10的命
令/地址路由而反转命令/地址总线上的命令/地址信号CA<13:0>的状态。也可以提供镜像
(MIR)信号以促进镜像功能。基于特定应用中的多个存储器装置的配置，MIR信号可用于多
路复用信号以使得它们可调换以用于实现信号到存储器装置10的特定路由。还可提供用以
促进存储器装置10的测试的各种信号，例如测试启用(TEN)信号。举例来说，TEN信号可用以
使存储器装置10进入测试模式以用于连接性测试。

[0035] 命令接口14也可用于针对可以检测的某些错误将警告信号(ALERT_n)提供到系统处理器或控制器。举例来说，警告信号(ALERT_n)可在检测到循环冗余检查(CRC)错误的情
况下从存储器装置10发射。也可以产生其它警告信号。此外，用于从存储器装置10发射警告
信号(ALERT_n)的总线和引脚可以在某些操作期间用作输入引脚，所述操作例如如上文所
描述的使用TEN信号执行的连接性测试模式。

[0036] 利用上文所论述的命令和计时信号，可通过经由IO接口16发射和接收数据信号44，将数据发送到存储器装置10且发送来自存储器装置10的数据。更确切地说，数据可经由
数据路径46发送到存储器组12或从存储器组12检索，所述数据路径包含多个双向数据总
线。一般称为DQ信号的数据IO信号通常在一或多个双向数据总线中发射和接收。对于例如
DDR5 SDRAM存储器装置等某些存储器装置，IO信号可划分成上部和下部字节。举例来说，对
于x16存储器装置，IO信号可划分成对应于例如数据信号的上部和下部字节的上部和下部
IO信号(例如，DQ<15:8>和DQ<7:0>)。

[0037] 为了允许存储器装置10内的较高数据速率，例如DDR存储器装置等某些存储器装置可以利用数据选通信号，通常被称作DQS信号。DQS信号由发送数据的外部处理器或控制
器(例如，针对写入命令)或由存储器装置10(例如，针对读取命令)来驱动。对于读取命令，
DQS信号有效地是具有预定模式的额外数据输出(DQ)信号。对于写入命令，DQS信号被用作
时钟信号以捕获对应的输入数据。如同时钟信号(Clk_t和Clk_c)，可提供数据选通(DQS)信
号作为差分对的数据选通信号(DQS_t/和DQS_c)以在读取和写入期间提供差分对信令。对
于例如DDR5 SDRAM存储器装置等某些存储器装置，差分对的DQS信号可划分成对应于例如
发送到存储器装置10及从存储器装置10发送的数据的上部和下部字节的上部和下部数据
选通信号(例如，UDQS_t/和UDQS_c；LDQS_t/和LDQS_c)。

[0038] 阻抗(ZQ)校准信号还可经由IO接口16提供到存储器装置10。ZQ校准信号可提供到参考引脚且用以通过在过程、电压和温度(PVT)值的改变中调整存储器装置10的上拉和下
拉电阻器来调谐输出驱动器和ODT值。因为PVT特性可能影响ZQ电阻器值，所以ZQ校准信号
可提供到ZQ参考引脚以用于调整电阻而将输入阻抗校准到已知的值。如将了解，精度电阻
器通常耦合于存储器装置10上的ZQ引脚与存储器装置10外部的GND/VSS之间。此电阻器充
当用于调整内部ODT和IO引脚的驱动强度的参考。

[0039] 另外，环回信号(LOOPBACK)可通过IO接口16提供到存储器装置10。环回信号可在测试或调试阶段期间使用以将存储器装置10设定到其中信号经由同一引脚环回通过存储
器装置10的模式中。举例来说，环回信号可用以设定存储器装置10以测试存储器装置10的
数据输出(DQ)。环回可包含数据和选通两者或可能仅包含数据引脚。这一般既定用以监视
在IO接口16处由存储器装置10捕获的数据。

[0040] 如将了解，例如电力供应电路(用于接收外部VDD和VSS信号)、模式寄存器(用以限定可编程操作和配置的各种模式)、读取/写入放大器(用以在读取/写入操作期间放大信
号)、温度传感器(用于感测存储器装置10的温度)等各种其它组件也可并入到存储器系统
10中。相应地，应理解，提供图1的框图仅为了突出显示存储器装置10的某些功能特征以辅
助后续详细描述。

[0041] 如上文所提及，可使用一组获取模式中的一个执行命令获取和实施。论述现转向可使用的特定模式以及在这些模式下获取和/或执行命令的特定实施方案。

[0042] 1N模式

[0043] 论述以1N模式开始。在1N模式中，经由两个后续循环获得命令地址信息。当可使用窄命令地址捕获窗口时，1N模式可用于缩短命令执行等待时间。图2示出根据一实施例用于
在1N模式中捕获和执行命令信息的时序图60。

[0044] 在1N模式中，芯片选择信号(CS)下降到低提供用于获得命令数据的第一循环“循环1”的指示(例如，通过指示第一命令地址捕获)。换句话说，CS下降到低触发用于捕获命令
地址的相应部分(例如，第一CA部分CA<13:0>62和第二CA部分CA<13:0>64)的一对时钟的产
生。在CS下降到低之后从第一循环“循环1”产生第一时钟，从而捕获第一命令地址部分。从
后续循环“循环2”产生第二时钟，从而捕获第二命令地址部分。从第一和第二命令地址捕获
获得的信息一起用于发射内部命令，如所示出。

[0045] 2N模式

[0046] 在2N模式中，经由具有中间跳过循环的两个循环获得命令地址信息。如上文所论述，2N模式提供较宽命令地址捕获窗口，其可在一些情境中(例如，校准期间等)有用。图3示
出根据一实施例用于在2N模式中捕获和执行命令信息的时序图80。

[0047] 类似于1N模式，在2N模式中，芯片选择信号(CS)下降到低指示命令的第一循环“循环1”。从“循环1”产生第一时钟，从而产生第一命令地址捕获82。然而，在2N模式中，跳过第
二循环“循环2”，因为2N模式在命令的第一循环之后跳过一个循环。这由块83示出。跳过的
循环提供较宽窗口，从而实现用于命令地址信息处理的更多时间。相应地，在2N模式中，从
“循环3”产生第三时钟，从而触发命令地址的第二捕获84。从第一和第二命令地址捕获获得
的信息一起用于发射内部命令，如所示出。

[0048] 为了执行2N模式的循环跳过功能性，可使用2N模式逻辑来确保在第二循环“循环2”期间不从外部引脚捕获命令/地址信息。此外，因为第二命令捕获在“循环3”处发生，所以
内部机制的任务可以是确保不在“循环2”处发射命令。

[0049] 非目标命令

[0050] 取决于命令，CS可在第二循环期间为高或低。图4示出根据一实施例的非目标命令执行100(例如，已取消的命令)，其中CS在第二循环“循环2”期间保持低。图5是示出根据一
实施例用于处理非目标命令的过程120的流程图。如所示出，对于已取消的两个循环命令，
CS在所有三个循环“循环1”、“循环2”和“循环3”内都保持低。如上文所提及，在2N模式中，当
CS为低时，2N模式逻辑可致使跳过第二循环“循环2”，如框102所指示。然而，非目标命令可
能需要额外考虑因素。举例来说，虽然2N逻辑(例如，硬件电路和/或由基于硬件的处理器实
施的软件)可仅查看CS下降到低并在2N模式中针对目标命令(例如，其中CS在第二循环“循
环2”期间升高回到高的命令)跳过后续循环，但当CS对于非目标命令保持低时，这样的用法
可能导致错误的命令地址信息捕获和/或错误的命令发射。

[0051] 举例来说，使用此方法，2N模式逻辑将检测到CS在第二循环“循环2”上为低，且将致使跳过下一循环“循环3”。然而，此结果将是错误的，因为第二命令地址捕获和非目标命
令的命令射击应由第三循环“循环3”在2N模式中触发。相应地，不应跳过“循环3”，如由块
104所指示。相应地，2N逻辑并非仅仅在CS为低之后跳过下一时钟循环，而是可包含跟踪CS
到低的转变的过去CS状态的历史的指示(例如，双态切换指示符)，使得仅跳过CS转变到低
之后的第二时钟。举例来说，可在第一循环“循环1”期间捕获第一命令地址时设定双态切
换，使得设定的双态切换指示应跳过下一循环“循环2”。在跳过之后，可重置双态切换，从而
指示不跳过下一循环“循环3”。当CS保持低时，双态切换可在高状态和低状态之间交替持续
交替的循环。所属领域的一般技术人员可理解，可执行其它双态切换实施方案以提供应跳
过的交替时钟的指示。

[0052] 图5是示出根据一实施例用于使用双态切换来确保恰当跳过的过程120的流程图。过程120通过确定命令获取是否处于2N模式(决策块122)而开始。如果不在2N模式中，则处
理继续而无双态切换(例如，无跳过机制)，因为当前双态切换用于跳过情境。然而，当在2N
模式中时，作出关于CS是否为低的确定(决策块124)。如果CS并不低，则过程继续而无双态
切换，因为当前不在获取/执行任何命令。当CS为低时，作出关于先前循环是否为解码循环
的确定(决策块126)。如上文所提及，可在解码开始时设定双态切换。相应地，可通过参考双
态切换数据来确定决策块126。当先前循环是解码循环(例如，如基于访问双态切换而确定)
时，跳过当前循环(块128)。然而，当先前循环不是解码循环(例如，如基于访问双态切换而
确定)时，不跳过所述循环，且针对当前循环捕获命令地址(块130)。

[0053] ghost命令

[0054] 如果不进行谨慎的考虑，可能会无意中触发ghost命令(例如，非既定命令)。图6示出时序图，其中可在1N模式中触发ghost命令。图7示出时序图，其中可在2N模式中触发
ghost命令。图8是示出根据一实施例用于处理潜在ghost命令的过程的流程图。

[0055] 首先以1N模式中的潜在ghost命令开始，如上文所提及，图6示出情境150，其中可在1N模式中触发ghost命令。如所示出，“循环1”/“循环2”对152可以是已取消的两个循环命
令，因为CS对于“循环1”和后续“循环2”两者保持低。然而，令人遗憾的是，如果仅当前CS状
态用于确定两个循环命令，则“循环2”/“循环3”对154可检测为正常的两个循环命令，因为
CS对于“循环2”/“循环3”对的第一循环“循环2”为低且对于第二循环“循环3”为高。此外，命
令地址捕获(例如，既定用于“循环1”/“循环2”已取消两个循环命令的周期156处的CA<5:0
>)的一部分可与所述正常的两个循环命令解码信号中的一个匹配，从而无意中致使基于
“循环2”/“循环3”命令发射特定的两个循环正常命令。

[0056] 图7示出情境180，其中可在2N模式中触发ghost命令。如所示出，CS信号转变到低，从而致使“循环1”处的第一命令地址捕获。因为命令执行处于2N模式，所以跳过后续循环
“循环2”，且在第三循环“循环3”处触发第二命令地址捕获和所得两个循环命令。因此，在块
182内部获取基于“循环1”和“循环3”的两个循环命令。然而，可在第三循环“循环3”之前CS
下降到低时(例如，针对已取消的命令)触发ghost命令184，且“循环3”中的既定第二命令地
址捕获的一部分(例如，CA<5:0>)与周期186处正常的两个循环命令解码信号匹配。在此情
况下，如果仅基于CS的当前状态确定命令，则可基于由第三和第五循环“循环3”和“循环5”
触发的命令地址捕获触发ghost命令184。

[0057] 为了避免1N和2N模式中此类ghost命令的触发，可在命令解码期间起始额外指示符。所述指示符可指示两个循环命令解码当前在进行中，使得停用额外解码直至两个循环
命令解码完成。图8是示出用于处置潜在ghost命令的过程200的流程图。过程通过确定是否
设定两个循环命令解码指示符(决策块202)而开始。如下文所论述，当起始解码循环时(例
如，当在命令地址中捕获实际解码指示符时)设定所述指示符。

[0058] 当设定两个循环命令解码指示符时，停用解码(块204)。此外，在停用解码之后重置所述指示符，使得所述指示符可再用于新的循环。

[0059] 如果未设定两个循环命令解码指示符，则作出关于当前循环是否为解码循环的确定(决策块206)。如果所述循环不是解码循环，则过程200可重启。然而，当所述循环为解码
循环时，针对模式相依宽度设定两个循环命令解码(块208)。举例来说，在1N模式中，所述指
示符的宽度被设定成一乘以时钟周期(即，1*tCK)，使得对于已解码循环之后的循环停用解
码。在2N模式中，所述指示符的宽度被设定成2*tCK，使得对于解码循环之后的两个循环停
用解码。

[0060] 如可能了解的，当前技术可促进快速且有效的命令获取和执行。多个命令获取模式可提供在一些情境中扩展命令获取的灵活性，且使其它情境中命令获取的频率最大化。

[0061] 尽管本发明可以容许有各种修改和替代形式，但已经在图式中借助于实例展示并且已经在本文中详细描述特定实施例。然而，应理解，本发明并不意图限于所公开的特定形
式。相反，本发明将涵盖落入由所附权利要求书界定的本发明的精神和范围内的所有修改、
等效物和替代方案。

[0062] 本文中呈现且要求的技术经参考且应用于具有实践性质的实质对象和具体实例，所述实质对象和具体实例以可论证方式改进本技术领域且因此不是抽象的、无形的或纯理
论的。此外，如果附于本说明书末尾的任何权利要求含有指定为“用于[执行][某一功
能]...的构件”或“用于[执行][某一功能]...的步骤”的一或多个要素，则希望根据
35U.S.C.112(f)解读此类要素。然而，对于含有以任何其它方式指定的要素的任何权利要
求，不希望根据35U.S.C.112(f)解读此类要素。