半导体封装结构及其制作方法

摘要

一种半导体封装结构及其制作方法，涉及半导体封装技术领域。该制作方法包括提供一衬底，衬底上形成有第一焊盘、第二焊盘以及围设于第一焊盘和第二焊盘外周的多个第三焊盘；相对的两个第三焊盘之间通过金属打线的方式连接，以形成多条连接线；在衬底上贴装芯片，并将芯片分别与第一焊盘和第二焊盘通过金属打线的方式电连接，其中，连接线位于芯片的底部和衬底之间；在衬底上形成塑封层，塑封层覆盖芯片、连接线、第一焊盘和第二焊盘，以形成塑封体；通过植球工艺在衬底远离芯片的一面形成锡球。该半导体封装结构的制作方法能够提升封装产品的散热效果。

权利要求

1.一种半导体封装结构的制作方法，其特征在于，包括：提供一衬底，所述衬底上形成有第一焊盘、第二焊盘以及围设于所述第一焊盘和所述第二焊盘外周的多个第三焊盘，多个所述第三焊盘均设于所述衬底的切割道上；

相对的两个所述第三焊盘之间通过金属打线的方式连接，以形成多条连接线；

在所述衬底上贴装芯片，并将所述芯片分别与所述第一焊盘和所述第二焊盘通过金属打线的方式电连接，其中，所述连接线位于所述芯片的底部和所述衬底之间；

在所述衬底上形成塑封层，所述塑封层覆盖所述芯片、所述连接线、所述第一焊盘和所述第二焊盘，以形成塑封体；

通过植球工艺在所述衬底远离所述芯片的一面形成锡球；

沿所述切割道切割所述衬底和所述塑封体，以将所述连接线自所述塑封体的侧壁露出。

2.根据权利要求1所述的半导体封装结构的制作方法，其特征在于，所述衬底为基板；

所述在所述衬底上贴装芯片，并将所述芯片分别与所述第一焊盘和所述第二焊盘通过金属打线的方式电连接，其中，所述连接线位于所述芯片的底部和所述衬底之间，包括：通过导热层将芯片贴装在所述基板上，且所述连接线位于所述芯片和所述基板之间；

通过烘烤将所述导热层固化，以使所述芯片固定于所述基板上；

将所述芯片分别与所述第一焊盘和所述第二焊盘通过金属打线的方式电连接。

3.根据权利要求1所述的半导体封装结构的制作方法，其特征在于，所述衬底为引线框，且所述引线框的中心区域通过刻蚀形成有镂空区域，多个所述第三焊盘围绕所述镂空区域设置。

4.根据权利要求3所述的半导体封装结构的制作方法，其特征在于，在所述相对的两个所述第三焊盘之间通过金属打线的方式连接，以形成多条连接线之前，所述方法还包括：在所述引线框远离所述第三焊盘的一面形成背贴膜。

5.根据权利要求4所述的半导体封装结构的制作方法，其特征在于，所述在所述衬底上贴装芯片，并将所述芯片分别与所述第一焊盘和所述第二焊盘通过金属打线的方式电连接，其中，所述连接线位于所述芯片的底部和所述衬底之间，包括：通过导热层将芯片贴装在所述背贴膜靠近所述引线框的一面，其中，所述芯片在所述背贴膜上的正投影位于所述镂空区域内，且所述连接线位于所述芯片和所述背贴膜之间；

通过烘烤将所述导热层固化，以使所述芯片固定于所述背贴膜上；

将所述芯片分别与所述第一焊盘和所述第二焊盘通过金属打线的方式电连接。

6.根据权利要求4或5所述的半导体封装结构的制作方法，其特征在于，在所述衬底上形成塑封体层，所述塑封层覆盖所述芯片、所述连接线、所述第一焊盘和所述第二焊盘，以形成塑封体之后，所述方法还包括：去除所述背贴膜。

7.根据权利要求5所述的半导体封装结构的制作方法，其特征在于，所述导热层为导热胶层或者导热膜。

8.一种半导体封装结构，其特征在于，采用权利要求1至7中任意一项所述的半导体封装结构的制作方法制作得到。

说明书

半导体封装结构及其制作方法

技术领域

[0001] 本发明涉及半导体封装技术领域，具体而言，涉及一种半导体封装结构及其制作方法。

背景技术

[0002] 随着集成电路的迅速发展，半导体封装结构的体积越来越小，与此同时，半导体封装结构内的芯片的功率却越来越大，从而导致半导体封装结构内的热流密度（即单位面积
的截面内单位时间通过的热量）日益提高。随着热流密度的不断提高，如果不能进行有效地
散热就很容易导致芯片或系统由于温度过高而不能正常使用。

[0003] 传统封装过程中，通常通过以下两种方法进行散热，第一种是在基板上设计铜层，从而将芯片底部的热量通过铜层传导至基板上以提升导热性能。但是，这种散热方式势必
将导致基板内部的残铜比提升，随之带来的是基板与芯片的热膨胀系数不匹配等导致的涨
缩问题；第二种是在基板上贴装散热金属，从而通过将芯片底部的热量传导至散热金属上
以实现散热，但是这种散热方式将导致半导体封装结构的整体体积增加。

发明内容

[0004] 本发明的目的在于提供一种半导体封装结构及其制作方法，其能够提升封装产品的散热效果。

[0005] 本发明的实施例是这样实现的：

[0006] 本发明的一方面，提供一种半导体封装结构的制作方法，该制作方法包括提供一衬底，衬底上形成有第一焊盘、第二焊盘以及围设于第一焊盘和第二焊盘外周的多个第三
焊盘；相对的两个第三焊盘之间通过金属打线的方式连接，以形成多条连接线；在衬底上贴
装芯片，并将芯片分别与第一焊盘和第二焊盘通过金属打线的方式电连接，其中，连接线位
于芯片的底部和衬底之间；在衬底上形成塑封层，塑封层覆盖芯片、连接线、第一焊盘和第
二焊盘，以形成塑封体；通过植球工艺在衬底远离芯片的一面形成锡球。该半导体封装结构
的制作方法能够提升封装产品的散热效果。

[0007] 可选地，多个第三焊盘均设于衬底的切割道上。

[0008] 可选地，在通过植球工艺在衬底远离芯片的一面形成锡球之后，方法还包括：沿切割道切割衬底和塑封体，以将连接线自塑封体的侧壁露出。

[0009] 可选地，衬底为基板；在衬底上贴装芯片，并将芯片分别与第一焊盘和第二焊盘通过金属打线的方式电连接，其中，连接线位于芯片的底部和衬底之间，包括：通过导热层将
芯片贴装在基板上，且连接线位于芯片和基板之间；通过烘烤将导热层固化，以使芯片固定
于基板上；将芯片分别与第一焊盘和第二焊盘通过金属打线的方式电连接。

[0010] 可选地，衬底为引线框，且引线框的中心区域通过刻蚀形成有镂空区域，多个第三焊盘围绕镂空区域设置。

[0011] 可选地，在相对的两个第三焊盘之间通过金属打线的方式连接，以形成多条连接线之前，方法还包括：在引线框远离第三焊盘的一面形成背贴膜。

[0012] 可选地，在衬底上贴装芯片，并将芯片分别与第一焊盘和第二焊盘通过金属打线的方式电连接，其中，连接线位于芯片的底部和衬底之间，包括：通过导热层将芯片贴装在
背贴膜靠近引线框的一面，其中，芯片在背贴膜上的正投影位于镂空区域内，且连接线位于
芯片和背贴膜之间；通过烘烤将导热层固化，以使芯片固定于背贴膜上；将芯片分别与第一
焊盘和第二焊盘通过金属打线的方式电连接。

[0013] 可选地，在衬底上形成塑封体层，塑封层覆盖芯片、连接线、第一焊盘和第二焊盘，以形成塑封体之后，方法还包括：去除背贴膜。

[0014] 可选地，导热层为导热胶层或者导热膜。

[0015] 本发明的另一方面，提供一种半导体封装结构，该半导体封装结构采用上述的半导体封装结构的制作方法制作得到。

[0016] 本发明的有益效果包括：

[0017] 本实施例提供了一种半导体封装结构的制作方法，包括：提供一衬底，衬底上形成有第一焊盘、第二焊盘以及围设于第一焊盘和第二焊盘外周的多个第三焊盘；相对的两个
第三焊盘之间通过金属打线的方式连接，以形成多条连接线；在衬底上贴装芯片，并将芯片
分别与第一焊盘和第二焊盘通过金属打线的方式电连接，其中，连接线位于芯片的底部和
衬底之间；在衬底上形成塑封层，塑封层覆盖芯片、连接线、第一焊盘和第二焊盘，以形成塑
封体；通过植球工艺在衬底远离芯片的一面形成锡球。这样，本申请通过在衬底上形成多个
将第一焊盘和第二焊盘围设其中的第三焊盘，并且将相对的两个第三焊盘之间通过金属打
线的方式连接，进而形成了多条连接线，如此一来，多条连接线便可以共同组成金属支撑网
结构，然后将芯片贴装在衬底上，且将该金属支撑网结构设于芯片和衬底之间，这样，芯片
底部的热量便可以通过金属支撑网结构传导至衬底上，进而将热量通过衬底背面传出以进
行有效散热。同时，本申请相对于现有技术在衬底上贴装散热片或者陶瓷片而言，可以有效
减少封装产品的体积；相对于现有技术中在衬底中设置铜层而言，可以避免基板与芯片的
热膨胀系数不匹配导致的涨缩问题。

附图说明

[0018] 为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对
范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这
些附图获得其他相关的附图。

[0019] 图1为本发明实施例提供的半导体封装结构的制作方法的流程示意图之一；

[0020] 图2为本发明实施例提供的半导体封装结构的制作方法的流程示意图之二；

[0021] 图3为本发明实施例提供的半导体封装结构的制作方法的流程示意图之三；

[0022] 图4为本发明第一实施例提供的半导体封装结构的状态示意图之一；

[0023] 图5为本发明第一实施例提供的半导体封装结构的状态示意图之二；

[0024] 图6为本发明第一实施例提供的半导体封装结构的状态示意图之三；

[0025] 图7为本发明第一实施例提供的半导体封装结构的状态示意图之四；

[0026] 图8为本发明第一实施例提供的半导体封装结构的结构示意图之一；

[0027] 图9为本发明第一实施例提供的半导体封装结构的结构示意图之二；

[0028] 图10为本发明第二实施例提供的半导体封装结构的结构示意图；

[0029] 图11为本发明实施例提供的半导体封装结构的制作方法的流程示意图之四；

[0030] 图12为本发明实施例提供的半导体封装结构的制作方法的流程示意图之五；

[0031] 图13为本发明第三实施例提供的半导体封装结构的状态示意图之一；

[0032] 图14为本发明第三实施例提供的半导体封装结构的状态示意图之二；

[0033] 图15为本发明第三实施例提供的半导体封装结构的状态示意图之三；

[0034] 图16为本发明第三实施例提供的半导体封装结构的状态示意图之四；

[0035] 图17为本发明第三实施例提供的半导体封装结构的状态示意图之五；

[0036] 图18为本发明第三实施例提供的半导体封装结构的结构示意图；

[0037] 图19为本发明第四实施例提供的半导体封装结构的结构示意图。

[0038] 图标：10A‑基板；10B‑引线框；11‑第一焊盘；12‑第二焊盘；13‑第三焊盘；14‑连接线；15‑镂空区域；20‑芯片；30‑塑封体；40‑锡球；50‑导热层；60‑背贴膜。

具体实施方式

[0039] 为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是
本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施
例的组件可以以各种不同的配置来布置和设计。

[0040] 因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通
技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范
围。

[0041] 应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。

[0042] 在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用
时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示
所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本
发明的限制。此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗
示相对重要性。

[0043] 第一实施例

[0044] 请参照图1，本实施例提供一种半导体封装结构的制作方法，该制作方法包括：

[0045] S100、提供一衬底，衬底上形成有第一焊盘11、第二焊盘12以及围设于第一焊盘11和第二焊盘12外周的多个第三焊盘13。

[0046] 其中，第一焊盘11和第二焊盘12均为芯片20功能打线焊盘，用于实现芯片20的功能连接。应理解，第一焊盘11和第二焊盘12应该分别一一对应与芯片20上的对应功能焊盘
电连接。

[0047] 另外，需要说明的是，第一焊盘11和第二焊盘12的数量应该与芯片20上的对应功能焊盘的数量相同，且一一对应。

[0048] 第三焊盘13围设于第一焊盘11和第二焊盘12的外周，且第三焊盘13包括多个，如图4和图9所示，图4示出的是未切割前的产品。

[0049] 还有，需要说明的是，为便于芯片20上的功能焊盘分别与第一焊盘11和第二焊盘12的连接，第一焊盘11和第二焊盘12分别设置在芯片20的周围。且本实施例提供的多个第
三焊盘13只是将第一焊盘11和第二焊盘12围设其中，具体地，第三焊盘13设置在芯片20的
相对两侧，或者是设置在芯片20的四周，本申请不作具体限定。

[0050] S200、相对的两个第三焊盘13之间通过金属打线的方式连接，以形成多条连接线14。

[0051] 如图4和图9所示，例如位于芯片20相对两侧的多个第三焊盘13分别通过金属打线的方式对应连接。这样一来，便可以形成如图9所示的金属支撑网结构。

[0052] S300、在衬底上贴装芯片20，并将芯片20分别与第一焊盘11和第二焊盘12通过金属打线的方式电连接，其中，连接线14位于芯片20的底部和衬底之间，如图5所示。

[0053] 即，将芯片20贴装在上述步骤S200形成的金属支撑网结构上，以使芯片20与衬底以及衬底上的支撑网结构连接固定。而将芯片20分别与第一焊盘11和第二焊盘12通过金属
打线的方式电连接是为了实现芯片20功能，此技术为本领域技术人员熟知，本申请不再进
行赘述。

[0054] 其中，需要说明的是，在本实施例中，衬底采用基板10A。

[0055] 这样，请参照图2，上述步骤S300、在衬底上贴装芯片20，并将芯片20分别与第一焊盘11和第二焊盘12通过金属打线的方式电连接，其中，连接线14位于芯片20的底部和衬底
之间，具体包括以下步骤：

[0056] S311、通过导热层50将芯片20贴装在基板10A上，且连接线14位于芯片20和基板10A之间。

[0057] 本实施例通过采用导热层50将芯片20贴装在基板10A上，一来，能够实现芯片20在基板10A上的贴装；二来，可以有利于芯片20通过该导热层50将芯片20底部的热量传导至基
板10A上，从而进行有效散热。

[0058] 其中，在通过导热层50将芯片20贴装在基板10A上时，由于芯片20位于连接线14的上方，因此，导热层50也会将连接线14固定在芯片20和基板10A之间。

[0059] 可选地，上述导热层50可以为银浆层、导热胶层或者导热膜等。当然，本领域技术人员还可以选择其他材料的导热层50，本申请不做限制，只要能使得通过导热层50能够将
芯片20贴装在基板10A上，且能够通过导热层50实现芯片20底部的热量朝向基板10A传导即
可。

[0060] S312、通过烘烤将导热层50固化，以使芯片20固定于基板10A上。

[0061] 通过烘烤工艺后，可以将连接线14也固定在导热层50内，这样，芯片20底部打线的方式（即芯片20底部的连接线14）既可以起到传导热量的作用，也可以起到缓冲的作用；在
导热层50固化后，还可以增强连接线14、芯片20和基板10A的连接强度，从而有利于提高封
装结构整体的结合力，进而有效提高散热效果。

[0062] S313、将芯片20分别与第一焊盘11和第二焊盘12通过金属打线的方式电连接。

[0063] 即，将基板10A上的第一焊盘11和第二焊盘12分别对应连接芯片20上的功能焊盘，从而实现芯片20和基板10A的电连接关系。

[0064] 在执行完步骤S300之后（具体为执行完步骤S313之后），本申请提供的半导体封装结构的制作方法还包括：

[0065] S400、在衬底上形成塑封层，塑封层覆盖芯片20、连接线14、第一焊盘11和第二焊盘12，以形成塑封体30。

[0066] 即，如图6所示，塑封层覆盖基板10A的正面，以将芯片20、连接线14、第一焊盘11和第二焊盘12全部塑封保护起来。

[0067] S500、通过植球工艺在衬底远离芯片20的一面形成锡球40。

[0068] 如图7所示，上述锡球40位于基板10A的背面（即基板10A背离芯片20的一面），应理解，锡球40是用于与外部元件电连接的。

[0069] 另外，需要说明的是，若上述半导体封装结构在制作时是多个半导体封装结构同时制作的，则本实施例提供的半导体封装结构的制作方法在制作完成后，还可以包括如下
步骤：

[0070] 切割衬底和塑封体30，以形成单颗产品。如图7所示，图7示出的是多个产品同时制作且在植球之后的状态示意图，本实施例通过对图7所示的结构进行切割后，便可以得到如
图8所示的单颗产品。

[0071] 当然，若是单颗产品制作时，则无需进行切割步骤。

[0072] 综上，本实施例提供了一种半导体封装结构的制作方法，包括：提供一衬底，衬底上形成有第一焊盘11、第二焊盘12以及围设于第一焊盘11和第二焊盘12外周的多个第三焊
盘13；相对的两个第三焊盘13之间通过金属打线的方式连接，以形成多条连接线14；在衬底
上贴装芯片20，并将芯片20分别与第一焊盘11和第二焊盘12通过金属打线的方式电连接，
其中，连接线14位于芯片20的底部和衬底之间；在衬底上形成塑封层，塑封层覆盖芯片20、
连接线14、第一焊盘11和第二焊盘12，以形成塑封体30；通过植球工艺在衬底远离芯片20的
一面形成锡球40。这样，本申请通过在衬底上形成多个将第一焊盘11和第二焊盘12围设其
中的第三焊盘13，并且将相对的两个第三焊盘13之间通过金属打线的方式连接，进而形成
了多条连接线14，如此一来，多条连接线14便可以共同组成金属支撑网结构，然后将芯片20
贴装在衬底上，且将该金属支撑网结构设于芯片20和衬底之间，这样，芯片20底部的热量便
可以通过金属支撑网结构传导至衬底上，进而将热量通过衬底背面传出以进行有效散热。
同时，本申请相对于现有技术在衬底上贴装散热片或者陶瓷片而言，可以有效减少封装产
品的体积；相对于现有技术中在衬底中设置铜层而言，可以避免基板10A与芯片20的热膨胀
系数不匹配导致的涨缩问题。

[0073] 第二实施例

[0074] 本实施例与第一实施例相比，区别在于，在本实施例中，上述多个第三焊盘13均设于衬底（具体为基板10A）的切割道上。

[0075] 这样，请再结合参照图3，可选地，在通过植球工艺在衬底远离芯片20的一面形成锡球40之后，方法还包括：

[0076] S600、沿切割道切割衬底和塑封体30，以将连接线14自塑封体30的侧壁露出。

[0077] 如图7所示，沿切割道切割衬底和塑封体30之后，便可以得到如图10所示的结构，这时，多个连接线14将自塑封体30的侧壁露出，从而在单颗产品的外周壁上露出连接线14，
这样，则可以通过该连接线14将芯片20底部的热量通过塑封体30传导至外部，实现封装结
构的外周壁散热。

[0078] 需要说明的是，本实施例与第一实施例相比，第一实施例的连接线14并未露出塑封体30，因此，在第一实施例中，连接线14是将芯片20的热量传导至基板10A上，进而通过基
板10A底部进行散热的；而本实施例是将芯片20的热量自塑封体30的侧壁散热的。

[0079] 另外，本实施例与第一实施例提供的半导体封装结构的制作方法相同的地方可以参考第一实施例的相关描述，本实施例不再重复说明。

[0080] 当然，应理解，由于在第一实施例中采用了导热层50将芯片20贴装在基板10A上，且连接线14位于芯片20和基板10A之间。这样，第一实施例便可以实现通过导热层50实现基
板10A的底部散热。同样地，该方式在本实施例中也适用，所以，本实施例在实现塑封体30侧
壁散热的同时，本实施例依然具有底部散热的功能。

[0081] 第三实施例

[0082] 本实施例与第一实施例相比，区别在于，本实施例中的衬底采用的引线框10B（在第一实施例中采用基板10A作为衬底）。

[0083] 在本实施例中，衬底为引线框10B，且引线框10B的中心区域通过刻蚀形成有镂空区域15，多个第三焊盘13围绕镂空区域15设置。请参照图13所示，图13示出的即为引线框
10B的结构示意图。

[0084] 需要说明的是，引线框10B的中心区域通过刻蚀形成有镂空区域15，可以是通过将现有的引线框的基岛刻蚀掉（基岛被刻蚀掉之后所产生的区域即为上述的镂空区域15），从
而形成无基岛的引线框10B。

[0085] 请参照图11，可选地，在相对的两个第三焊盘13之间通过金属打线的方式连接，以形成多条连接线14之前，方法还包括：

[0086] S700、在引线框10B远离第三焊盘13的一面形成背贴膜60。请参照图14所示。

[0087] 在执行完步骤S700之后，则依次执行以下步骤S200、S300、S400。

[0088] 即，通过金属打线的方式连接位于镂空区域15相对两侧的两个第三焊盘13，如图15所示；在引线框10B上贴装芯片20，并将芯片20分别与第一焊盘11和第二焊盘12通过金属
打线的方式连接，其中，连接线14位于芯片20的底部和衬底之间，如图16所示；在引线框10B
的正面形成塑封层，并使塑封层覆盖芯片20、连接线14、第一焊盘11和第二焊盘12，以形成
塑封体30，如图17所示。

[0089] 在上述步骤S400、在衬底上形成塑封层，塑封层覆盖芯片20、连接线14、第一焊盘11和第二焊盘12，以形成塑封体30之后，该方法还包括：

[0090] S800、去除背贴膜60，如图18所示。

[0091] 在执行完步骤S800之后，则继续执行S500以进行植球工艺。

[0092] 另外，需要说明的是，通常上述半导体封装结构在制作时是多个半导体封装结构同时制作的，则本实施例提供的半导体封装结构的制作方法在制作完成后，还可以包括如
下步骤：

[0093] 切割衬底和塑封体30，以形成单颗产品。如图18所示，本实施例通过对图18所示的结构进行切割后，便可以得到如图18所示的单颗产品。

[0094] 还有，请结合参照图12，当衬底选用引线框10B时，在本实施例中，上述步骤S300、在衬底上贴装芯片20，并将芯片20分别与第一焊盘11和第二焊盘12通过金属打线的方式电
连接，其中，连接线14位于芯片20的底部和衬底之间，具体包括以下步骤：

[0095] S321、通过导热层50将芯片20贴装在背贴膜60靠近引线框10B的一面，其中，芯片20在背贴膜60上的正投影位于镂空区域15内，且连接线14位于芯片20和背贴膜60之间。

[0096] S322、通过烘烤将导热层50固化，以使芯片20固定于背贴膜60上。

[0097] 这样，在导热层50固化后，便可以将连接线14固定在导热层50内，且能够将芯片20稳固的贴装在背贴膜60上。

[0098] S323、将芯片20分别与第一焊盘11和第二焊盘12通过金属打线的方式电连接。

[0099] 以上步骤S321至S323是相对第一实施例而言，将基板10A替换为引线框10B后的适应性调整，其基本原理与第一实施例相似，因此，本领域技术人员参考第一实施例中相关描
述可以合理推导出上述步骤的有益效果，故本实施例对相同的地方不再进行赘述。

[0100] 需要说明的是，本实施例将衬底选用引线框10B，且在引线框10B的中心设置镂空区域15（即相当于将衬底选用无基岛的引线框10B），这样，通过在镂空区域15的两侧打线以
形成连接相对的两个第三焊盘13的多个连接线14，进而使得多条连接线14共同形成金属支
撑网结构。然后在该金属支撑网结构上贴装芯片20，从而通过金属支撑网结构实现支撑芯
片20的作用，同时通过该金属支撑网结构实现将芯片20底部的热量传导至引线框10B上，从
而实现高导热效果（引线框10B上设置镂空区域15实现散热的基础上，通过金属支撑网结构
进一步将芯片20底部的热量传导至引线框10B的底部进行散热）。

[0101] 本实施例通过将引线框10B设计为无基岛，可以大幅减上引线框10B上的残铜率、减少制作引线框10B成本；同时，无基岛设计可以更好地实现底部散热功能，大幅提升采用
引线框10B产品封装的散热效果。

[0102] 另外，本实施例与第一实施例提供的半导体封装结构的制作方法相同的地方可以参考第一实施例的相关描述，本实施例不再重复说明。

[0103] 第四实施例

[0104] 本实施例与第三实施例相比，区别在于，在本实施例中，上述多个第三焊盘13均设于衬底（具体为引线框10B）的切割道上。

[0105] 这样，请再结合参照图11，可选地，上述步骤S500、在通过植球工艺在衬底远离芯片20的一面形成锡球40之后，方法还包括：

[0106] S600、沿切割道切割衬底（基体为引线框10B）和塑封体30，以将连接线14自塑封体30的侧壁露出。

[0107] 沿切割道切割衬底和塑封体30之后，便可以得到如图19所示的结构，这时，多个连接线14将自塑封体30的侧壁露出，从而在单颗产品的外周壁上露出连接线14，这样，则可以
通过该连接线14将芯片20底部的热量通过塑封体30传导至外部，实现封装结构的外周壁散
热。

[0108] 本实施例与第三实施例相比，第三实施例的连接线14并未露出塑封体30，因此，在第三实施例中，连接线14是将芯片20的热量传导至引线框10B上，进而通过引线框10B底部
进行散热的；而本实施例中连接线14起的作用是将芯片20的热量自塑封体30的侧壁散热
的。

[0109] 另外，本实施例与第三实施例提供的半导体封装结构的制作方法相同的地方可以参考第三实施例的相关描述，本实施例不再重复说明。

[0110] 当然，应理解，由于在第三实施例中采用了导热层50将芯片20贴装在背贴膜60上，且连接线14位于芯片20和背贴膜60之间。这样，第一实施例便可以实现通过导热层50实现
芯片20的底部散热。同样地，该方式在本实施例中也适用，所以，本实施例在实现塑封体30
侧壁散热的同时，本实施例依然具有底部散热的功能。

[0111] 本发明还提供一种半导体封装结构，该半导体封装结构采用上述的半导体封装结构的制作方法制作得到。

[0112] 由于上述半导体封装结构的制作方法的具体步骤及其有益效果均已在前文做了详细阐述，且由于本领域技术人员可以通过上述半导体封装结构的制作方法简单推理得到
半导体封装结构的具体结构，故对于半导体封装结构的具体结构及其有益效果在此不再赘
述。

[0113] 以上所述仅为本发明的可选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修
改、等同替换、改进等，均应包含在本发明的保护范围之内。

[0114] 另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合，为了避免不必要的重复，本发明对各种可
能的组合方式不再另行说明。