一种封装器件及其制作方法

摘要

本发明提供了一种封装器件及其制作方法，该发明涉及半导体器件领域。所述封装器件包括结构封装体、第一支架板、第二支架板、弹片和芯片；所述第一支架板的底面和所述第二支架板的底面位于同一平面上；所述芯片位于所述第一支架板的顶面上，所述芯片的底面与所述第一支架板的顶面接触；所述弹片的头部与所述第二支架板连接，所述弹片的尾部与所述芯片的顶面接触；所述第一支架板、第二支架板、所述弹片和所述芯片基于所述结构封装体封装，所述第一支架板的底面和所述第二支架板的底面外露于所述结构封装体。该封装器件的设计结构可有效提高其散热能力并增加其使用可靠性。

权利要求

1.一种封装器件，其特征在于，所述封装器件包括结构封装体、第一支架板、第二支架板、弹片和芯片；

所述第一支架板的底面和所述第二支架板的底面位于同一平面上；

所述芯片位于所述第一支架板的顶面上，所述芯片的底面与所述第一支架板的顶面接触；

所述弹片的头部与所述第二支架板连接，所述弹片的尾部与所述芯片的顶面接触；

所述第一支架板、第二支架板、所述弹片和所述芯片基于所述结构封装体封装，所述第一支架板的底面和所述第二支架板的底面外露于所述结构封装体；

所述芯片具有若干个焊盘，所述若干个焊盘中的任一个焊盘的类型为顶面焊盘或底面焊盘；

所述封装器件还包括若干根引脚，所述若干根引脚中的任一根引脚的类型为一体引脚或分体引脚；

所述一体引脚与所述第一支架板连接一体，所述分体引脚与所述第一支架板分隔设置；

所述若干根引脚中的任一根引脚与对应的一个焊盘电性连接；

在所述芯片具有底面焊盘的条件下，所述底面焊盘键合在所述第一支架板上；

在所述芯片具有顶面焊盘的条件下，所述芯片的其中一个所述顶面焊盘与所述弹片键合，或所述芯片的其中一个所述顶面焊盘基于连接线与对应的分体引脚电性连接，或所述芯片的其中一个所述顶面焊盘与所述弹片键合且所述弹片与对应的分体引脚电性连接；

所述封装器件还包括缓冲封装体，所述芯片和位于所述芯片顶面的部分所述弹片基于所述缓冲封装体封装在所述第一支架板上，所述缓冲封装体基于所述结构封装体封装。

2.一种封装器件制作方法，其特征在于，用于权利要求1的封装器件的制作，包括：第一支架来料，所述第一支架上加工有若干个第一单元，任一个所述第一单元包括第一支架板；

芯片来料，将所述芯片的底面固定在所述第一支架板上；

第二支架来料，所述第二支架上加工有若干个第二单元，任一个所述第二单元包括第二支架板和弹片，所述弹片始端与所述第二支架板连接，所述弹片的尾部高于所述第二支架板所在平面；

将所述第二支架叠合在所述第一支架上，任一个所述第二支架板位于对应的第一支架板的一侧，且任一个所述弹片的末端贴合在对应的芯片的顶面上；

基于结构封装材料封装所述第一支架板、所述第二支架板、所述芯片和所述弹片，所述结构封装材料形成结构封装体，所述第一支架板和所述第二支架板的背面外露于所述结构封装体；

对所述第一支架和所述第二支架上的预设位置进行切筋以得到所需的封装器件；

在形成所述结构封装体前，所述封装器件制作方法还包括：基于缓冲封装材料将所述芯片和位于所述芯片顶面上的弹片封装在所述第一支架板的顶面上，所述缓冲封装材料形成缓冲封装体；

在所述第一单元包括分体引脚时，所述分体引脚的头部基于所述缓冲封装材料封装；

在所述封装器件具有连接线时，所述连接线基于所述缓冲封装材料封装。

3.如权利要求2所述的封装器件制作方法，其特征在于，所述芯片具有若干个焊盘，所述若干个焊盘中的任一个焊盘的类型为顶面焊盘或底面焊盘；

在所述焊盘的类型为底面焊盘时，所述底面焊盘键合在所述第一支架板上。

4.如权利要求3所述的封装器件制作方法，其特征在于，在所述焊盘的类型为顶面焊盘时，所述顶面焊盘与所述弹片键合。

5.如权利要求3所述的封装器件制作方法，其特征在于，任一个所述第一单元还包括与所述第一支架板连接的一体引脚和/或与所述第一支架板分隔设置的分体引脚，所述一体引脚和/或所述分体引脚分别与一个所述焊盘对应；

所述封装器件制作方法还包括：

电性连接所述若干个焊盘中的任一个焊盘和对应的一体引脚或分体引脚；

在所述焊盘为顶面焊盘且所述焊盘对应的引脚为分体引脚时，基于连接线直接连接所述焊盘和对应的分体引脚，或所述焊盘与所述弹片键合，所述焊盘通过所述弹片与对应的分体引脚电性连接。

说明书

一种封装器件及其制作方法

技术领域

[0001] 本发明涉及半导体器件领域领域，具体涉及到一种封装器件及其制作方法。

背景技术

[0002] 从半导体的断代法来看，第一代半导体的主要材料为硅和锗，应用领域主要为资讯产业以及微电子产业；第二代半导体的主要材料为砷化镓和磷化铟，应用领域主要为通
讯产业以及照明产业；第三代半导体则涌现出了例如碳化硅、氮化镓、氧化锌等新兴材料，
应用在更高阶的高压功率器件以及高频通讯元件领域。

[0003] 相应的，第三代半导体所带来的性能的增长，使得微小型器件的发热情况更为严重，器件的散热能力制约着第三代半导体器件的应用与发展。

发明内容

[0004] 为了解决现有半导体器件的散热问题，本发明实施例提供了一种封装器件及其制作方法，可有效提高其散热能力并增加其使用可靠性。

[0005] 相应的，本发明提供了一种封装器件，所述封装器件包括结构封装体、第一支架板、第二支架板、弹片和芯片；

[0006] 所述第一支架板的底面和所述第二支架板的底面位于同一平面上；

[0007] 所述芯片位于所述第一支架板的顶面上， 所述芯片的底面与所述第一支架板的顶面接触；

[0008] 所述弹片的头部与所述第二支架板连接，所述弹片的尾部与所述芯片的顶面接触；

[0009] 所述第一支架板、第二支架板、所述弹片和所述芯片基于所述结构封装体封装，所述第一支架板的底面和所述第二支架板的底面外露于所述结构封装体。

[0010] 可选的实施方式，所述芯片具有若干个焊盘，所述若干个焊盘中的任一个焊盘的类型为顶面焊盘或底面焊盘；

[0011] 在所述芯片具有底面焊盘的条件下，所述底面焊盘键合在所述第一支架板上。

[0012] 可选的实施方式，所述芯片的其中一个所述顶面焊盘与所述弹片键合。

[0013] 可选的实施方式，所述封装器件还包括若干根引脚，所述若干根引脚中的任一根引脚的类型为一体引脚或分体引脚；

[0014] 所述一体引脚与所述第一支架板连接一体，所述分体引脚与所述第一支架板分隔设置；

[0015] 所述若干根引脚中的任一根引脚与对应的一个焊盘电性连接。

[0016] 可选的实施方式，在所述封装器件具有顶面焊盘的条件下，所述顶面焊盘基于连接线与对应的分体引脚电性连接；

[0017] 或所述顶面焊盘与所述弹片键合，所述顶面焊盘基于所述弹片与对应的分体引脚电性连接。。

[0018] 可选的实施方式，所述封装器件还包括缓冲封装体，所述芯片和位于所述芯片顶面的部分所述弹片基于所述缓冲封装体封装在所述第一支架板上，所述缓冲封装体基于所
述结构封装体封装。

[0019] 相应的，本发明还提供了一种封装器件制作方法，包括：

[0020] 第一支架来料，所述第一支架上加工有若干个第一单元，任一个所述第一单元包括第一支架板；

[0021] 芯片来料，将所述芯片的底面固定在所述第一支架板上；

[0022] 第二支架来料，所述第二支架上加工有若干个第二单元，任一个所述第二单元包括第二支架板和弹片，所述弹片始端与所述第二支架板连接，所述弹片的尾部高于所述第
二支架板所在平面；

[0023] 将所述第二支架叠合在所述第一支架上，任一个所述第二支架板位于对应的第一支架板的一侧，且任一个所述弹片的末端贴合在对应的芯片的顶面上；

[0024] 基于结构封装材料封装所述第一支架板、所述第二支架板、所述芯片和所述弹片，所述结构封装材料形成结构封装体，所述第一支架板和所述第二支架板的背面外露于所述
结构封装体；

[0025] 对所述第一支架和所述第二支架上的预设位置进行切筋以得到所需的封装器件。

[0026] 可选的实施方式，所述芯片具有若干个焊盘，所述若干个焊盘中的任一个焊盘的类型为顶面焊盘或底面焊盘；

[0027] 在所述焊盘的类型为底面焊盘时，所述底面焊盘键合在所述第一支架板上。

[0028] 可选的实施方式，在所述焊盘的类型为顶面焊盘时，所述顶面焊盘与所述弹片键合。

[0029] 可选的实施方式，任一个所述第一单元还包括与所述第一支架板连接的一体引脚和/或与所述第一支架板分隔设置的分体引脚，所述一体引脚和/或所述分体引脚分别与一
个所述焊盘对应；

[0030] 所述封装器件制作方法还包括：

[0031] 电性连接所述若干个焊盘中的任一个焊盘和对应的一体引脚或分体引脚；

[0032] 在所述焊盘为顶面焊盘且所述焊盘对应的引脚为分体引脚时，基于连接线直接连接所述焊盘和对应的分体引脚，或所述焊盘与所述弹片键合，所述焊盘通过所述弹片与对
应的分体引脚电性连接。

[0033] 可选的实施方式，在形成所述结构封装体前，所述封装器件制作方法还包括：

[0034] 基于缓冲封装材料将所述芯片和位于所述芯片顶面上的弹片封装在所述第一支架板的顶面上，所述缓冲封装材料形成缓冲封装体；

[0035] 在所述第一单元包括分体引脚时，所述分体引脚的头部基于所述缓冲封装材料封装；

[0036] 在所述封装器件具有连接线时，所述连接线基于所述缓冲封装材料封装。

[0037] 综上，本发明提供了一种封装器件及其制作方法，该封装器件在散热面上设置有两块支架板，芯片底面和芯片顶面的热量分别通过两块支架板进行散热，针对整个封装器
件而言，整体散热效率更高，有利于降低封装器件的结温，提高其使用寿命和使用稳定性；
该封装器件在制作时，可直接通过两块支架板叠合的方式形成所需的支架结构，加工便利
性较高，有利于降低封装器件的制作成本。

附图说明

[0038] 图1为本发明实施例的封装器件三维结构示意图；

[0039] 图2为本发明实施例的封装器件正视结构示意图；

[0040] 图3为本发明实施例的封装器件后视结构示意图；

[0041] 图4为本发明实施例的封装器件隐藏结构封装体后的三维结构示意图；

[0042] 图5为本发明实施例的封装器件隐藏结构封装体和缓冲封装体后的三维结构示意图；

[0043] 图6为本发明实施例的封装器件的制作方法流程图；

[0044] 图7为本发明实施例的第一支架结构正视图；

[0045] 图8为本发明实施例的第一支架结构侧视图；

[0046] 图9为本发明实施例的第二支架结构正视图；

[0047] 图10为本发明实施例的第二支架结构侧视图；

[0048] 图11为本发明实施例的第一定位结构和第二定位结构的结构示意图；

[0049] 图12为现有结构的TO‑247管的结构示意图；

[0050] 图13为模拟脉冲信号的波形图；

[0051] 图14为现有技术的封装器件和本发明实施例的封装器件的最高结温对照示意图，图中A为为现有技术的封装器件的最高结温示意，B为本发明实施例的封装器件的最高结温
示意；

[0052] 图15为现有技术的封装器件和本发明实施例的封装器件的热量分布对照示意图，图中A为现有技术的封装器件的热量分布示意，B为本发明实施例的封装器件的热量分布示
意。

具体实施方式

[0053] 下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于
本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它
实施例，都属于本发明保护的范围。

[0054] 图1示出了本发明实施例的封装器件三维结构示意图，图2示出了本发明实施例的封装器件正视结构示意图，图3示出了本发明实施例的封装器件后视结构示意图，图4示出
了本发明实施例的封装器件隐藏结构封装体后的三维结构示意图，图5示出了本发明实施
例的封装器件隐藏结构封装体和缓冲封装体后的三维结构示意图。

[0055] 本发明实施例提供了一种封装器件1，所述封装器件1包括结构封装体10、第一支架板15、第二支架板14、弹片17和芯片30。

[0056] 所述第一支架板15的底面和所述第二支架板14的底面位于同一平面上，以保证所述第一支架板15的底面和所述第二支架板14的底面在经过结构封装体10封装成封装器件1
后，所述第一支架板15的底面和所述第二支架板14的底面为一平面，能够供外部的散热结
构的平面进行贴合接触，保证第一支架板15和所述第二支架板14上的热量能够传递到外部
的散热结构上；或第一支架板15、第二支架板14能够同时键合在外部的部件上，实现第一支
架板15和第二支架板14的对外电连接功能。

[0057] 具体实施中，第一支架板15和第二支架板14的基本功能为辅助芯片进行散热，根据芯片的焊盘的对外电性连接需要，以及器件安装方式的需要，第一支架板15和第二支架
板14还可以充当器件的引脚进行使用。具体实施中，封装器件可以第一支架板15的底面以
及第二支架板14的底面为安装面进行外部的安装，直接将第一支架板15的底面以及第二支
架板14的底面键合在电路板等部件上。

[0058] 所述芯片30位于所述第一支架板15的顶面上， 所述芯片30的底面与所述第一支架板15的顶面接触；所述弹片17的头部与所述第二支架板14连接，所述弹片17的尾部与所
述芯片30的顶面接触。具体的，针对于芯片30而言，其发热是不具有方向性的，其表面的每
个位置均会散发热量，在本发明实施例中，在一个封装器件1内，利用弹片17与芯片30顶面
的接触，将芯片30的顶面热量传递至第二支架板14上，第二支架板14和第一支架板15位于
同一平面上，在封装器件1上安装散热结构时，第一支架板15和第二支架板14能够同时贴合
在散热结构上，散热结构能够有效对第一支架板15和第二支架板14进行散热；一般而言，芯
片30的顶面发热量和芯片30的底面发热量是几乎等量的，在同一型号（同一尺寸标准）的封
装器件1条件下，传统的封装器件不会设置第二支架板14以及弹片17，虽然第一支架板15的
尺寸可相应增大，但第一支架板15的尺寸增大对散热效率的提升较小，通过对照实验，本发
明实施例的封装器件1的散热效率较现有结构的封装器件更高。

[0059] 所述第一支架板15、第二支架板14、所述弹片17和所述芯片30基于所述结构封装体10封装，所述第一支架板15的底面和所述第二支架板14的底面外露于所述结构封装体
10。具体的，针对具体的一款封装器件1，基于相关的规定会有一定的外形尺寸条件限制，通
过结构封装体10的成型控制，可满足封装器件1的外形结构要求。此外，一方面，结构封装材
料在固化成型为结构封装体10时会产生相应的内应力，弹片17的设置可起到通过变形吸收
部分内应力的作用，以降低芯片30及相关部件受到内应力破坏的风险；另一方面，封装器件
在加工过程中，由于弹片17是设置在相应的支架中（在切筋前），支架位置在加工过程中保
持不变，弹片17则会在多种作用力下产生相应的变形以吸收作用力，防止作用力刚性传递
至芯片上，对芯片产生良好的保护性。

[0060] 需要说明的是，相应的，利用本发明实施例的封装器件1的结构对具体的一款封装器件1进行改进时，需根据其规定的外形尺寸标准进行部件的结构以及尺寸设计。

[0061] 一般的，针对封装器件的使用需求，在封装体10两侧会设置有夹持缺口11；此外，封装器件还会具有贯穿所述封装器件的固定孔12。

[0062] 可选的实施方式，所述芯片30具有若干个焊盘，所述若干个焊盘中的任一个焊盘的类型为顶面焊盘或底面焊盘；在所述芯片30具有底面焊盘的条件下，所述底面焊盘键合
在所述第一支架板15上。

[0063] 具体的，针对于芯片30具有焊盘的结构，由于需要实现芯片30与外部的电性连接，本发明实施例提供了若干种芯片30的焊盘对外连接的实施方式。

[0064] 具体的，若所述芯片30具有底面焊盘，由于焊盘位于芯片30底部，芯片30的底部需要设置在第一支架板15上，因此，考虑到实施的可行性，底面焊盘需要键合在所述第一支架
板15上，通过第一支架板15实现对外连接。具体的，本发明实施例只考虑芯片30具有一个底
面焊盘的情况，若芯片30具有多个底面焊盘，则可以考虑对第一支架板15进行拆分，本发明
实施例不额外进行说明。

[0065] 可选的实施方式，所述芯片30的其中一个所述顶面焊盘与所述弹片17键合。具体的，由于弹片17与第二支架板14连接，顶面焊盘可通过弹片17后第二支架板14实现与外部
的电性连接。

[0066] 可选的实施方式，所述封装器件1还包括若干根引脚13，所述若干根引脚13中的任一根引脚13的类型为一体引脚或分体引脚；所述一体引脚与所述第一支架板15连接一体，
所述分体引脚与所述第一支架板15分隔设置；所述若干根引脚13中的任一根引脚13与对应
的一个焊盘电性连接。具体的，焊盘还可以通过引脚13的方式实现对外连接。具体的，本发
明实施例的第一引脚301为一体引脚，第二引脚302和第三引脚303为分体引脚。

[0067] 针对一体引脚的设置，可供底面焊盘实现对外电性连接；这对分体引脚的设置方式，在所述封装器件1具有顶面焊盘的条件下，所述顶面焊盘基于连接线21与对应的一根分
体引脚电性连接；或所述顶面焊盘与所述弹片17键合，所述弹片17基于连接线21与对应的
一根分体引脚电性连接；或所述顶面焊盘与所述弹片17键合，所述弹片17与对应的分体引
脚连接。

[0068] 具体的，由于封装对象的区别，在本发明实施例中，所述封装器件1还包括缓冲封装体16，所述芯片30和位于所述芯片30上方的部分所述弹片17基于所述缓冲封装体16封装
在所述第一支架板15上，所述缓冲封装体16基于所述结构封装体10封装；在所述封装器件1
包括分体引脚的条件下，所述分体引脚的头部基于所述缓冲封装体16封装；在所述封装器
件1包括连接线21的条件下，所述连接线21基于所述缓冲封装体16封装。

[0069] 具体的，一方面，由于加工的工序的先后顺序，缓冲封装体16对芯片30和芯片30上方的部分弹片17在结构封装体10封装前首先进行封装，可先初步对芯片30和弹片17的位置
进行定位，使第一支架板15、第二支架板14、弹片17和芯片30的位置相对固定，另一方面，相
较于其余结构，芯片30自身、芯片30与第一支架板15之间的结合位置、芯片30与弹片17之间
的结合位置相对比较脆弱，在应力作用下，结构封装体10的整体封装容易对上述的脆弱位
置和脆弱结构进行破坏；一般情况下，应力的大小与封装体的最终成型强度有关，由于结构
封装体10同时还兼顾有构成封装器件1结构、防止封装器件1被外力破坏等结构功能，其成
型强度具有一定的要求，不可避免的，其成型内应力较大；因此，本发明实施例利用缓冲封
装体16首先将芯片30以及芯片30上方的弹片17封装在第一支架板15上，可针对性的选用固
化内应力较小的缓冲封装体16的成型材料，再在缓冲封装体16的基础上，选用固化内应力
较大的结构封装体10的成型材料，以保证整个封装器件1的可靠性。

[0070] 需要说明的是，为了避免结构封装体10和缓冲封装体16的封层，具体材料的选用中，结构封装体10和缓冲封装体16的基础材料最好能保持一致，通过调整添加剂比例控制
其材料成分，使其最终呈现的性能能够满足使用需求。

[0071] 相应的，本发明还提供了一种封装器件1制作方法，包括：

[0072] S101：第一支架来料；

[0073] 图7示出了本发明实施例的第一支架结构正视图，图8示出了本发明实施例的第一支架结构侧视图。

[0074] 具体的，本发明实施例的所述第一支架上加工有若干个第一单元100（黑框区域为一个第一单元100），为了示意出第一支架的实体结构，在附图图7的第一单元100标识中，涂
黑区域为第一支架的实体结构，非涂黑区域为穿孔结构。

[0075] 任一个所述第一单元100包括第一支架板15；此外，针对前述的本发明实施例的封装器件1结构，本发明实施例的第一单元100还包括引脚13。

[0076] 需要说明的是，若所制作的封装器件通过第一支架板和第二支架板即可满足对外电性连接的需求，具体实施中第一单元100可仅包括第一支架板。

[0077] S102：芯片30来料，将所述芯片30的底面固定在所述第一支架板15上；

[0078] 具体的，芯片30的具体结构可参照前述的封装器件1的芯片30结构，具体实施中，芯片30的特性可根据引脚13的种类和数量进行分类，并根据不同种类的芯片30进行其余结
构的适应性变化。

[0079] 具体的，可选的固晶工艺为，首先将高铅焊料在融化成滴，滴落到第一支架板15上，通过焊滴点形成薄且平的面状熔融焊料；然后将芯片30贴装在面状焊料上，最后通过冷
风使焊料凝固，完成固晶工艺；此时，芯片30固定在第一支架板15上，且芯片30的底面焊盘
与第一支架板15键合。

[0080] 相应的，在本发明实施例中，任一个所述第一单元100还包括底面焊盘，所述底面焊盘与所述第一支架板15连接一体，所述芯片30还具有底面焊盘；

[0081] 所述芯片30的底面基于固晶工艺固定在所述第一支架板15上时，所述底面焊盘键合在所述第一支架板15上。

[0082] S103：第二支架来料；

[0083] 图9示出了本发明实施例的第二支架结构正视图，图10示出了本发明实施例的第二支架结构侧视图。

[0084] 所述第二支架上加工有若干个第二单元200（黑框区域为一个第二单元200），为了示意出第二支架的实体结构，在附图图9的第二单元200标识中，涂黑区域为第二支架的实
体结构，非涂黑区域为穿孔结构。

[0085] 具体的，所述第二支架上加工有若干个第二单元200，任一个所述第二单元200包括第二支架板14和弹片17，所述弹片17始端与所述第二支架板14连接，所述弹片17的尾部
高于所述第二支架板14所在平面；

[0086] S104：将所述第二支架叠合在所述第一支架上；

[0087] 具体的，结合附图所示出的第一支架和第二支架的结构示意图，所述第二支架叠合在所述第一支架上后，任一个所述第二支架板14位于对应的第一支架板15的一侧，且任
一个所述弹片17的末端贴合在对应的芯片30的顶面上；

[0088] 需要说明的是，为了保证第一支架和第二支架的叠合位置的准确配对性，可选的，所述第一支架上设置有第一定位结构，所述第二支架上设置有第二定位结构，所述第一定
位结构和所述第二定位结构相互配合设置；所述第二支架基于所述第一定位结构和所述第
二定位结构的配合叠合在所述第一支架上，以使任一个所述第二支架板14位于对应的第一
支架板15的一侧，且任一个所述弹片17的末端贴合在对应的芯片30的顶面上。

[0089] 图11示出了本发明实施例的第一定位结构和第二定位结构的结构示意图。具体的，在本发明实施例中，第一定位结构和第二定位结构的配合位置300已进行标注示出，具
体的，第一定位结构和第二定位结构采用在同一个平面内互补（相互卡位）的方式形成，在
本发明实施例中，第一定位结构为第一支架上的缺口结构，第二定位结构为第二支架上的
凸起结构，在第一支架和第二支架叠合时，第一定位结构和第二定位结构处于同一平面上，
相应的，缺口结构和凸起结构会相应的产生配合并进行定位。

[0090] 进一步的，基于前述的本发明实施例的封装器件1结构，为了保证弹片17与芯片30的顶面的接触以及弹片17与芯片30的顶面焊盘的键合，在本发明实施例中，可选的，为进一
步降低上下支架的相对位移，可对第一支架和第二支架的重叠位置或交界位置进行电焊固
定，然后再通过在烧结的方式将弹片17烧结在芯片30的顶面上。

[0091] 需要注意的是，若弹片17需要与对应的顶面焊盘键合，则烧结位置需要针对对应的顶面焊盘设置。

[0092] 在烧结完成后，将目前的半成品产品整体放置在银膜或银浆溶解液中，将多余的银膜或银浆溶解，避免短路产生；完成溶解后，将半成品产品放入离子清洗机中，进一步清
洗，提升洁净度，从而避免短路，提升可靠性。

[0093] 进一步的，在本发明实施例中，任一个所述第一单元100还包括分体引脚，所述分体引脚与所述第一支架板15分离设置，所述芯片30还具有顶面焊盘；所述结构封装体10还
对所述分体引脚的根部进行封装；所述弹片17与所述芯片30的顶面接触的同时，所述顶面
焊盘与所述弹片17键合，所述封装器件1制作方法还包括：基于连接线21电性连接所述弹片
17与对应的分体引脚,或所述弹片17避开所述顶面焊盘与所述芯片30的顶面接触，所述封
装器件1制作方法还包括：基于连接线21电性连接所述顶面焊盘与对应的分体引脚。

[0094] 具体的，针对顶面焊盘与对应的分体引脚之间的连接方式，一种方式为直接通过连接线21连接，另一种方式为通过弹片17后再利用连接线21进行连接，此外，具体实施中，
还可以将分体引脚、弹片17、第二支架板14以一整体结构形成，避免了额外的打线作业。

[0095] S105: 缓冲封装体16封装；

[0096] 基于缓冲封装材料将所述芯片30和位于所述芯片30顶面上的弹片17封装在所述第一支架板15的顶面上，所述缓冲封装材料形成缓冲封装体16；在所述第一单元100包括分
体引脚时，所述分体引脚的头部基于所述缓冲封装材料封装；在所述封装器件1具有连接线
21时，所述连接线21基于所述缓冲封装材料封装。具体的，结合附图图4示意内容和前文描
述内容，通过缓冲封装材料对部件结构进行局部封装，有利于对结构脆弱的位置进行保护。

[0097] 具体的，通过前述说明可知，缓冲封装体16具有对芯片、连接线、连接线的连接位置等薄弱处进行缓冲保护的功能以及对分体引脚等部件进行预固定的功能；一体引脚作为
与第一支架板连接一体的结构，其自身位置已与第一支架板保持相对固定，因此，一般情况
下，一体引脚的头部不需要通过缓冲封装体16进行封装；具体实施中，为了简化缓冲封装体
16的成型模具的结构，也可以同时对一体引脚的头部进行封装；此外，若一体引脚上存在需
要保护的结构或部件，则需要通过缓冲封装体16对其上的结构或部件进行封装保护。因此，
一体引脚的头部是否需要通过缓冲封装体封装，可通过实际情况进行确认，本发明实施例
不对其进行特殊限制。

[0098] S106：结构封装体10封装；

[0099] 基于结构封装材料封装所述第一支架板15、所述第二支架板14、所述芯片30和所述弹片17，所述结构封装材料形成结构封装体10，所述第一支架板15和所述第二支架板14
的背面外露于所述结构封装体10；由于本发明实施例还设置有缓冲封装体16，因此，部分未
能直接封装的部件和位置通过结构封装体对缓冲封装体16的封装实现。

[0100] S107：对所述第一支架和所述第二支架上的预设位置进行切筋以得到所需的封装器件1。

[0101] 最终，在第一支架和第二支架的预设位置上进行切筋，将成型的封装器件1剥离取出，即可得到所需的封装器件1的单体。

[0102] 图12示出了现有结构的TO‑247管的结构示意图。针对本发明实施例的封装器件，以下通过热力学仿真分析其散热效果，对比对象为现有结构的TO‑247管，TO‑247管在散热
面上只有一整面第一支架板，没有设置第二支架板。

[0103] 图13示出了模拟脉冲信号的波形图。具体的，该热力学仿真的模拟条件为采用波3
形来模拟脉冲信号，其中，脉冲信号的参数为T=2S，发热值为27.929W/mm，模拟环境的热对
2
流系数为1000W/(m·k)。

[0104] 图14示出了现有技术的封装器件和本发明实施例的封装器件的最高结温对照示意图，通过试验模拟，现有技术的封装器件和本发明实施例的封装器件相差温度超过20摄
氏度，按照理论，每10摄氏度的最高结温的降低可提高封装器件一倍的理论使用寿命，本发
明实施例的封装器件具有四倍于现有技术的封装器件的理论使用寿命。

[0105] 图15示出了现有技术的封装器件和本发明实施例的封装器件的热量分布对照示意图。现有技术的封装器件的热量随着与芯片距离的增加均匀扩散并递减的方式分布，在
距离所述芯片一定距离后，在温差影响下，支架板几乎不再传导热量（或没有热量可供传
导），支架板部分结构不产生散热功能；现有技术下的封装器件通过合理设置第一支架板和
第二支架板的面积比例关系，可更佳充分的利用支架板，提高支架板的散热效率。

[0106] 综上，本发明实施例提供了一种封装器件及其制作方法，该封装器件在散热面上设置有两块支架板，芯片底面和芯片顶面的热量分别通过两块支架板进行散热，针对整个
封装器件而言，整体散热效率更高，有利于降低封装器件的结温，提高其使用寿命和使用稳
定性；该封装器件在制作时，可直接通过两块支架板叠合的方式形成所需的支架结构，加工
便利性较高，有利于降低封装器件的制作成本。

[0107] 以上对本发明实施例所提供的一种封装器件及其制作方法进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮
助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思
想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对
本发明的限制。