一种上电复位电路

摘要

本发明提供了一种上电复位电路，解决了现有技术中频繁上电复位时复位释放电压难以保证数字电路可靠初始化，增大了系统逻辑紊乱的概率的技术问题。本发明实施例提供的一种上电复位电路包括：电压检测和延时模块，电压检测和延时模块的输入端与外部电源连接；电荷释放模块，电荷释放模块的输入端与电压检测和延时模块的输出端连接，电荷释放模块用于当电源掉电时，耗尽电压检测和延时模块输出的电荷；脉冲整形模块，脉冲整形模块的输入端与电荷释放模块的输出端连接，脉冲整形模块用于输出复位信号。当电源上电时，脉冲整形模块输出复位信号，在电源掉电时，电荷释放模块将电荷释放，保证了再次上电时上电复位电路可以正常提供复位信号。

权利要求

1.一种上电复位电路，其特征在于，包括：电压检测和延时模块，所述电压检测和延时模块的输入端与外部电源连接；

电荷释放模块，所述电荷释放模块的输入端与所述电压检测和延时模块的输出端连接，所述电荷释放模块用于当电源掉电时，耗尽所述电压检测和延时模块输出的电荷；

脉冲整形模块，所述脉冲整形模块的输入端与所述电荷释放模块的输出端连接，所述脉冲整形模块用于输出复位信号；

所述电压检测和延时模块，包括：第一开关模块，所述第一开关模块的控制端接地，所述第一开关模块的第一端与所述电源的连接；

第二开关模块，所述第二开关模块的控制端与所述脉冲整形模块的输出端连接，所述第二开关模块的第一端与所述电源连接；

第零电流镜像N型晶体管，所述第零电流镜像N型晶体管的源极接地，所述第零电流镜像N型晶体管的漏极与所述第一开关模块的第二端连接；

第一电流镜像N型晶体管，所述第一电流镜像N型晶体管的源极接地，所述第一电流镜像N型晶体管的栅极与所述第零电流镜像N型晶体管的栅极连接，所述第一电流镜像N型晶体管的栅极与所述第二开关模块的第二端连接，所述第一电流镜像N型晶体管的漏极与所述第二开关模块的第二端连接；以及第二N型晶体管，所述第二N型晶体管的栅极与所述脉冲整形模块的输出端连接，所述第二N型晶体管的源极接地，所述第二N型晶体管的漏极与所述第一电流镜像N型晶体管的栅极连接；

所述第零电流 镜像N型晶体管的漏极为所述电压检测和延时模块的输出端。

2.根据权利要求1所述的上电复位电路，其特征在于，所述脉冲整形模块包括：第一电容，所述第一电容的第一端与所述电荷释放模块的第一端连接，所述第一电容的第二端与所述电荷释放模块的输出端连接；

第二级反相器，所述第二级反相器的第一端与所述第一电容的第二端以及所述电荷释放模块的输出端连接，所述第二级反相器的第二端为所述脉冲整形模块的输出端。

3.根据权利要求2所述的上电复位电路，其特征在于，所述脉冲整形模块还包括：第八P型晶体管，所述第八P型晶体管的源极与所述电荷释放模块的第一端以及所述第一电容的第一端连接，所述第八P型晶体管的栅极与所述第二级反相器的第一端连接；

第一级反相器，所述第一级反相器的第一端与所述第八P型晶体管的漏极连接，第一级反相器的第二端与所述第一电容的第二端、第八P型晶体管的栅极以及所述第二级反相器的第一端连接。

4.根据权利要求3所述的上电复位电路，其特征在于，所述电荷释放模块包括：耗尽型晶体管，所述耗尽型晶体管用于当电源掉电时，耗尽所述电压检测和延时模块输出的电荷；

其中，所述耗尽型晶体管的栅极以及第一电极均与所述电压检测和延时模块的输出端连接；所述耗尽型晶体管的第二电极与所述第八P型晶体管的源极以及所述第一电容的第一端连接。

5.根据权利要求4所述的上电复位电路，其特征在于，所述电压检测和延时模块，还包括：

第零电容，所述第零电容的第一端与所述第一开关模块的第二端连接，所述第零电容的第二端与所述第零电流镜像N型晶体管的源极、第一电流镜像N型晶体管的源极以及第二N型晶体管的源极连接。

6.根据权利要求5所述的上电复位电路，其特征在于，所述第一开关模块包括：

第零P型晶体管；所述第零P型晶体管的栅极接地，所述第零P型晶体管的源极与所述电源连接；以及

与所述第零P型晶体管串联的第一电阻模块，所述第一电阻模块的第一端与所述第零P型晶体管的漏极连接，所述第一电阻模块的第二端与所述第零电流镜像N型晶体管的漏极以及所述第零电容的第一端连接，所述第一电阻模块的第二端为所述电压检测和延时模块的输出端；

所述第二开关模块包括：

第一P型晶体管；所述第一P型晶体管的栅极与所述脉冲整形模块的输出端连接，所述第一P型晶体管的源极与所述电源连接；以及第二电阻模块，所述第二电阻模块与所述第一P型晶体管串联，所述第二电阻模块的第一端与所述第一P型晶体管的漏极连接，所述第二电阻的第二端与所述第一电流镜像N型晶体管的漏极、所述第二N型晶体管的漏极以及所述第一电流镜像N型晶体管的栅极连接。

7.根据权利要求6所述的上电复位电路，其特征在于，所述第一电阻模块包括：第二P型晶体管，所述第二P型晶体管的栅极接地，所述第二P型晶体管的源极与所述第零P型晶体管的漏极连接；

第四P型晶体管，所述第四P型晶体管的栅极接地，所述第四P型晶体管的源极与所述第二P型晶体管的漏极连接；

第六P型晶体管，所述第六P型晶体管的栅极接地，所述第六P型晶体管的源极与所述第四P型晶体管的漏极连接，所述第六P型晶体管的漏极与所述第零电流镜像N型晶体管的漏极以及所述第零电容的第一端连接，所述第六P型晶体管的漏极为所述电压检测和延时模块的输出端。

8.根据权利要求7所述的上电复位电路，其特征在于，所述第二电阻包括：第三P型晶体管，所述第三P型晶体管的栅极接地，所述第三P型晶体管的源极与所述第一P型晶体管的漏极连接；

第五P型晶体管，所述第五P型晶体管的栅极接地，所述第五P型晶体管的源极与所述第三P型晶体管的漏极连接；

第七P型晶体管，所述第七P型晶体管的栅极接地，所述第七P型晶体管的源极与所述第五P型晶体管的漏极连接，所述第七P型晶体管的漏极与所述第一电流镜像N型晶体管的漏极以及栅极连接。

9.根据权利要求1所述的上电复位电路，其特征在于，所述第零电流镜像N型晶体管的宽长比小于所述第一电流镜像N型晶体管的宽长比。

说明书

一种上电复位电路

技术领域

[0001] 本发明涉及电路技术领域，具体涉及一种上电复位电路。

背景技术

[0002] 在集成电路中，大都包含上电复位电路，即Power‑On‑Reset，简称POR。其作用是在电路施加电源后，提供一个内部复位脉冲，将数字逻辑电路初始化至默认状态并保持静态，
直至电源电压达到能保证电路正常工作的阈值，以避免出现逻辑混乱。

[0003] 现有技术中的上电复位电路，对于需要频繁上下电的系统，下电后POR电路中的高阻节点缺少放电路径，导致电荷积累，再次上电时无法实现复位功能。其次，受限于NMOS管
及PMOS管阈值电压随工艺角的变化，传统POR的复位释放电压不一定能保证数字电路可靠
初始化，特别是在慢上电系统中，增加了系统逻辑紊乱的风险。

发明内容

[0004] 有鉴于此，本发明提供了一种上电复位电路，解决了现有技术中频繁上电复位时复位释放电压难以保证数字电路可靠初始化，增大了系统逻辑紊乱的概率的技术问题。

[0005] 为使本发明的目的、技术手段和优点更加清楚明白，以下结合附图对本发明作进一步详细说明。

[0006] 根据本发明的一个方面，本发明实施例提供了一种上电复位电路，包括：

[0007] 电压检测和延时模块，所述电压检测和延时模块的输入端与外部电源连接；

[0008] 电荷释放模块，所述电荷释放模块的输入端与所述电压检测和延时模块的输出端连接，所述电荷释放模块用于当电源掉电时，耗尽所述电压检测和延时模块输出的电荷；

[0009] 脉冲整形模块，所述脉冲整形模块的输入端与所述电荷释放模块的输出端连接，所述脉冲整形模块用于输出复位信号。

[0010] 在本发明一实施例中，所述脉冲整形模块包括：

[0011] 第一电容，所述第一电容的第一端与所述电荷释放模块的第一端连接，所述第一电容的第二端与所述电荷释放模块的输出端连接；

[0012] 第二级反相器，所述第二级反相器的第一端与所述第一电容的第二端以及所述电荷释放模块的输出端连接，所述第二级反相器的第二端为为所述脉冲整形模块的输出端。

[0013] 在本发明一实施例中，所述脉冲整形模块还包括：

[0014] 第八P型晶体管，所述第八P型晶体管的源极与所述电荷释放模块的第一端连接以及所述第一电容的第一端连接，所述第八P型晶体管的栅极与所述第二级反相器的第一端
连接；

[0015] 第一级反相器，所述第一级反相器的第一端与所述第八P型晶体管的漏极连接， 第一级反相器的第二端与所述第一电容的第二端、第八P型晶体管的栅极以及所述第二级
反相器的第一端连接。

[0016] 在本发明一实施例中，所述电荷释放模块包括：

[0017] 耗尽型晶体管，所述耗尽型晶体管用于用于当电源掉电时，耗尽所述电压检测和延时模块输出的电荷；

[0018] 其中，所述耗尽型晶体管的栅极以及第一电极均与所述电压检测和延时模块的输出端连接；所述耗尽型晶体管的第二电极与所述第八P型晶体管的源极以及所述第一电容
的第一端连接。

[0019] 在本发明一实施例中，所述电压检测和延时模块，包括：

[0020] 第一开关模块，所述第一开关模块的控制端接地，所述第一开关模块的第一端与所述电源的连接；

[0021] 第二开关模块，所述第二开关模块的控制端与所述脉冲整形模块的输出端连接，所述第二开关模块的第一端与所述电源连接；

[0022] 第零电流镜像N型晶体管，所述第零电流镜像N型晶体管的源极接地，所述第零电流镜像N型晶体管的漏极与所述第一开关模块的第二端连接；

[0023] 第一电流镜像N型晶体管，所述第一电流镜像N型晶体管的源极接地，所述第一电流镜像N型晶体管的栅极与所述第零电流镜像N型晶体管的栅极连接，所述第一电流镜像N
型晶体管的栅极与所述第二开关模块的第二端连接，所述第一电流镜像N型晶体管的漏极
与所述第二开关模块的第二端连接；以及

[0024] 第二N型晶体管，所述第二N型晶体管的栅极与所述脉冲整形模块的输出端连接，所述第二N型晶体管的源极接地，所述第二N型晶体管的漏极与所述第一电流镜像N型晶体
管的栅极连接。

[0025] 在本发明一实施例中，所述电压检测和延时模块，还包括：

[0026] 第零电容，所述第零电容的第一端与所述第一开关模块的第二端连接，所述第零电容的第二端与所述第零电流镜像N型晶体管的源极、第一电流镜像N型晶体管的源极以及
第二N型晶体管的源极连接。

[0027] 在本发明一实施例中，所述第一开关模块包括：

[0028] 第零P型晶体管；所述第零P型晶体管的栅极接地，所述第零P型晶体管的源极与所述电源连接；以及

[0029] 与所述第零P型晶体管串联的第一电阻模块，所述第一电阻模块的第一端与所述第零P型晶体管的漏极连接，所述第一电阻模块的第二端与所述第零电流镜像N型晶体管的
漏极以及所述第零电容的第一端连接，所述第一电阻模块的第二端为所述电压检测和延时
模块的输出端；

[0030] 所述第二开关模块包括：

[0031] 第一P型晶体管；所述第一P型晶体管的栅极与所述脉冲整形模块的输出端连接，所述第一P型晶体管的源极与所述电源连接；以及

[0032] 第二电阻模块，所述第二电阻模块与所述第一P型晶体管串联，所述第二电阻模块的第一端与所述第一P型晶体管的漏极连接，所述第二电阻的第二端与所述第一电流镜像N
型晶体管的漏极、所述第二N型晶体管的漏极以及所述第一电流镜像N型晶体管的栅极连
接。

[0033] 在本发明一实施例中，所述第一电阻模块包括：第二P型晶体管，所述第二P型晶体管的栅极接地，所述第二P型晶体管的源极与所述第零P型晶体管的漏极连接；

[0034] 第四P型晶体管，所述第四P型晶体管的栅极接地，所述第四P型晶体管的源极与所述第二P型晶体管的漏极连接；

[0035] 第六P型晶体管，所述第六P型晶体管的栅极接地，所述第六P型晶体管的源极与所述第四P型晶体管的漏极连接，所述第六P型晶体管的漏极与所述第零电流镜像N型晶体管
的漏极以及所述第零电容的第一端连接，所述第六P型晶体管的漏极为所述电压检测和延
时模块的输出端。

[0036] 在本发明一实施例中，所述第二电阻包括：第三P型晶体管，所述第三P型晶体管的栅极接地，所述第三P型晶体管的源极与所述第一P型晶体管的漏极连接；

[0037] 第五P型晶体管，所述第五P型晶体管的栅极接地，所述第五P型晶体管的源极与所述第三P型晶体管的漏极连接；

[0038] 第七P型晶体管，所述第七P型晶体管的栅极接地，所述第七P型晶体管的源极与所述第五P型晶体管的漏极连接，所述第七P型晶体管的漏极与所述第一电流镜像N型晶体管
的漏极以及栅极连接。

[0039] 在本发明一实施例中，所述第零电流镜像N型晶体管的宽长比小于所述第一电流镜像N型晶体管的宽长比。

[0040] 本发明实施例提供的一种上电复位电路，该上电复位电路包括：电压检测和延时模块，电压检测和延时模块的输入端与外部电源连接；电荷释放模块，电荷释放模块的输入
端与电压检测和延时模块的输出端连接，电荷释放模块用于当电源掉电时，耗尽电压检测
和延时模块输出的电荷；脉冲整形模块，脉冲整形模块的输入端与电荷释放模块的输出端
连接，脉冲整形模块用于输出复位信号。当电源上电时，脉冲整形模块输出复位信号，在电
源掉电时，电荷释放模块将电荷释放，保证了再次上电时上电复位电路可以正常提供复位
信号。

附图说明

[0041] 图1所示为本发明一实施例提供的上电复位电路的电路图；

[0042] 图2所示为本发明另一实施例提供的上电复位的电路图；

[0043] 图3所示为本发明另一实施例提供的上电复位电路的电路图；

[0044] 图4所示为本发明另一实施例提供的上电复位电路的电路图；

[0045] 图5所示为本发明另一实施例提供的上电复位电路的电路图；

[0046] 图6所示为电源电压慢上电过程中，图5所示的上电复位电路的上电复位电路net0，net1及复位信号POR的波形曲线；

[0047] 图7所示为电源电压快上电过程中，图5所示的上电复位电路的上电复位电路net0，net1及复位信号POR的波形曲线；

[0048] 图8所示为电源电压下电过程中，图5所示的上电复位电路的上电复位电路net0，net1及复位信号POR的波形曲线。

具体实施方式

[0049] 本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。本发明实施例中所有方向性指示(诸如上、下、左、右、前、后、顶、底……)仅用于
解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特
定姿态发生改变时，则该方向性指示也相应地随之改变。此外，术语“包括”和“具有”以及它
们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系
统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单
元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。

[0050] 另外，在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本发明的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指
相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式
地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。

[0051] 下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本
发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实
施例，都属于本发明保护的范围。

[0052] 图1所示为本发明一实施例提供的一种上电复位电路的电路图，如图1所示，该上电复位电路包括：电压检测和延时模块100，电压检测和延时模块100的输入端与外部电源
连接；电荷释放模块200，电荷释放模块200的输入端与电压检测和延时模块100的输出端连
接，电荷释放模块200用于当电源掉电时，耗尽电压检测和延时模块100输出的电荷；脉冲整
形模块300，脉冲整形模块300的输入端与电荷释放模块200的输出端连接，脉冲整形模块
300用于输出复位信号POR。当电源上电时，脉冲整形模块300输出复位信号POR，在电源掉电
时，电荷释放模块200将电荷释放，保证了再次上电时上电复位电路可以正常提供复位信号
POR。

[0053] 图2所示为本发明另一实施例提供的一种上电复位电路的电路图，如图2所示，脉冲整形模块300包括：第一电容C1，第一电容C1的第一端与电荷释放模块200的第一端连接，
第一电容C1的第二端与电荷释放模块200的第二端连接；第二级反相器INV2，第二级反相器
INV2的第一端与第一电容C1的第二端以及电荷释放模块200的输出端连接，第二级反相器
INV2的第二端为为脉冲整形模块300的输出端。

[0054] 图3所示为本发明另一实施例提供的一种上电复位电路的电路图，如图3所示，脉冲整形模块300还包括：第八P型晶体管MP8，第八P型晶体管MP8的源极与电荷释放模块的输
出端连接以及第一电容C1的第一端连接，第八P型晶体管MP8的栅极与第二级反相器INV2的
第一端连接；第一级反相器INV1，第一级反相器INV1的第一端与第八P型晶体管MP8的漏极
连接， 第一级反相器INV1的第二端与第一电容C1的第二端、第八P型晶体管MP8的栅极以及
第二级反相器INV2的第一端连接。电荷释放模块的第一端的电压在经过第一级反相器INV1
反转阈值后，第八P型晶体管MP8和第一级反相器INV1组成的正反馈电路能够加速复位信号
POR的释放过程，使得上电复位电路中的各器件能够快速退出亚稳态，节省了动态功耗。

[0055] 图4所示为本发明另一实施例提供的一种上电复位电路的电路图，如图4所示，电荷释放模块200包括：耗尽型晶体管MD0，耗尽型晶体管MD0用于用于当电源掉电时，耗尽电
压检测和延时模块100输出的电荷；其中，耗尽型晶体管MD0的栅极以及第一电极均与电压
检测和延时模块100的输出端连接；耗尽型晶体管MD0的第二电极与第八P型晶体管MP8的源
极以及第一电容C1的第一端连接。在系统频繁上下电过程中，通过耗尽型晶体管MD0释放高
阻节点（即电压检测和延时模块100输出端）的电荷，保证每次上电过程电路的初始态基本
一致，在系统短时间内频繁上下电的操作过程中，提供可靠的复位信号POR。

[0056] 图5所示为本发明另一实施例提供的一种上电复位电路的电路图，如图5所示，电压检测和延时模块100，包括：第一开关模块101，第一开关模块101的控制端接地，第一开关
模块101的第一端与电源的连接；第二开关模块102，第二开关模块102的控制端与脉冲整形
模块300的输出端连接，第二开关模块102的第一端与电源连接；第零电流镜像N型晶体管
NM0，第零电流镜像N型晶体管NM0的源极接地，第零电流镜像N型晶体管NM0的漏极与第一开
关模块101的第二端连接；第一电流镜像N型晶体管NM1，第一电流镜像N型晶体管NM1的源极
接地，第一电流镜像N型晶体管NM1的栅极与第零电流镜像N型晶体管NM0的栅极连接，第一
电流镜像N型晶体管NM1的栅极与第二开关模块102的第二端连接，第一电流镜像N型晶体管
NM1的漏极与第二开关模块102的第二端连接；以及第二N型晶体管MN2，第二N型晶体管MN2
的栅极与脉冲整形模块300的输出端连接，第二N型晶体管MN2的源极接地，第二N型晶体管
MN2的漏极与第一电流镜像N型晶体管NM1的栅极连接。

[0057] 可选的，如图5所示，电压检测和延时模块100，还包括：第零电容C0，第零电容C0的第一端与第一开关模块101的第二端连接，第零电容C0的第二端与第零电流镜像N型晶体管
NM0的源极、第一电流镜像N型晶体管NM1的源极以及第二N型晶体管MN2的源极连接。第零电
容C0用于低通滤波电容，容许低于截止频率的信号通过，但不允许高于截止频率的信号的
通过，即低频信号能正常通过，超过设定临界值的高频信号则被阻隔或者减弱。

[0058] 可选的，如图5所示，第一开关模块101包括：第零P型晶体管MP0；第零P型晶体管MP0的栅极接地，第零P型晶体管MP0的源极与电源连接；以及

[0059] 与第零P型晶体管MP0串联的第一电阻模块103，第一电阻模块103的第一端与第零P型晶体管MP0的漏极连接，第一电阻模块103的第二端与第零电流镜像N型晶体管NM0的漏
极以及第零电容C0的第一端连接，第一电阻模块103的第二端为电压检测和延时模块100的
输出端；第二开关模块102包括：第一P型晶体管MP1；第一P型晶体管MP1的栅极与脉冲整形
模块300的输出端连接，第一P型晶体管MP1的源极与电源连接；以及第二电阻模块104，第二
电阻模块104与第一P型晶体管MP1串联，第二电阻模块104的第一端与第一P型晶体管MP1的
漏极连接，第二电阻的第二端与第一电流镜像N型晶体管NM1的漏极、第二N型晶体管MN2的
漏极以及第一电流镜像N型晶体管NM1的栅极连接。

[0060] 可选的，如图5所示，第一电阻模块103包括：第二P型晶体管MP2，第二P型晶体管MP2的栅极接地，第二P型晶体管MP2的源极与第零P型晶体管MP0的漏极连接；第四P型晶体
管MP4，第四P型晶体管MP4的栅极接地，第四P型晶体管MP4的源极与第二P型晶体管MP2的漏
极连接；第六P型晶体管MP6，第六P型晶体管MP6的栅极接地，第六P型晶体管MP6的源极与第
四P型晶体管MP4的漏极连接，第六P型晶体管MP6的漏极与第零电流镜像N型晶体管NM0的源
极以及第零电容C0的第一端连接，第六P型晶体管MP6的漏极为电压检测和延时模块100的
输出端。第二电阻包括：第三P型晶体管MP3，第三P型晶体管MP3的栅极接地，第三P型晶体管
MP3的源极与第一P型晶体管MP1的漏极连接；第五P型晶体管MP5，第五P型晶体管MP5的栅极
接地，第五P型晶体管MP5的源极与第三P型晶体管MP3的漏极连接；第七P型晶体管MP7，第七
P型晶体管MP7的栅极接地，第七P型晶体管MP7的源极与第五P型晶体管MP5的漏极连接，第
七P型晶体管MP7的漏极与第一电流镜像N型晶体管NM1的漏极以及栅极连接。

[0061] 为了更为详细的介绍本发明提供的一种上电复位电路的工作过程，下面以图5所示的上电复位电路为例，详细介绍该上电复位电路的具体工作过程。如图5所示，上电复位
电路包括：电压检测和延时模块100，电压检测和延时模块100的输入端与外部电源连接；电
荷释放模块200，电荷释放模块200的输入端与电压检测和延时模块100的输出端连接，电荷
释放模块200用于当电源掉电时，耗尽电压检测和延时模块100输出的电荷；脉冲整形模块
300，脉冲整形模块300的输入端与电荷释放模块200的输出端连接，脉冲整形模块300用于
输出复位信号POR。

[0062] 其中，电压检测和延时模块100包括：第零P型晶体管MP0、第二P型晶体管MP2、第四P型晶体管MP4、第六P型晶体管MP6、第一P型晶体管MP1、第三P型晶体管MP3、第五P型晶体管
MP5、第七P型晶体管MP7、第零电流镜像N型晶体管NM0、第一电流镜像N型晶体管NM1、第零电
容C0以及第二N型晶体管。电荷释放模块200包括：耗尽型晶体管MD0。脉冲整形模块300包
括：第一电容C1、第一级反相器INV1、第二级反相器INV2、第八P型晶体管MP8。

[0063] 其中，第零P型晶体管MP0、第二P型晶体管MP2、第四P型晶体管MP4、第六P型晶体管MP6、第一P型晶体管MP1、第三P型晶体管MP3、第五P型晶体管MP5以及第七P型晶体管MP7的
栅极均接地；第零P型晶体管MP0的源极与电源连接，第二P型晶体管MP2的源极与第零P型晶
体管MP0的漏极连接，第四P型晶体管MP4的源极与第二P型晶体管MP2的漏极连接，第六P型
晶体管MP6的源极与第四P型晶体管MP4的漏极连接，第六P型晶体管MP6的漏极与第零电流
镜像N型晶体管NM0的漏极以及第零电容C0的第一端连接，第六P型晶体管MP6的漏极为电压
检测和延时模块100的输出端（即高阻节点）。第一P型晶体管MP1的栅极与脉冲整形模块300
的输出端连接，第三P型晶体管MP3的源极与第一P型晶体管MP1的漏极连接，第五P型晶体管
MP5的源极与第三P型晶体管MP3的漏极连接，第七P型晶体管MP7的源极与第五P型晶体管
MP5的漏极连接，第七P型晶体管MP7的漏极与第一电流镜像N型晶体管NM1的漏极以及栅极
连接。第零电流镜像N型晶体管NM0的源极接地，第零电流镜像N型晶体管NM0的漏极与第一
开关模块101的第二端连接；第一电流镜像N型晶体管NM1的源极接地，第一电流镜像N型晶
体管NM1的栅极与第零电流镜像N型晶体管NM0的栅极连接，第一电流镜像N型晶体管NM1的
栅极与第七P型晶体管MP7的漏极连接，第一电流镜像N型晶体管NM1的漏极与第七P型晶体
管MP7的漏极连接；第二N型晶体管MN2的栅极与脉冲整形模块300的输出端连接，第二N型晶
体管MN2的源极接地，第二N型晶体管MN2的漏极与第一电流镜像N型晶体管NM1的栅极连接；
第零电容C0的第一端与第六P型晶体管MP6的漏极连接，第零电容C0的第二端与第零电流镜
像N型晶体管NM0的源极、第一电流镜像N型晶体管NM1的源极以及第二N型晶体管MN2的源极
连接。第八P型晶体管MP8的源极与第六P型晶体管MP6的漏极、第零电容C0的第一端以及耗
尽型晶体管MD0的第一端连接，第八P型晶体管MP8的栅极与第二级反相器INV2的第一端连
接；第一级反相器INV1的第一端与第八P型晶体管MP8的漏极连接，第二级反相器INV2的第
二端与第一电容C1的第二端、第八P型晶体管MP8的栅极以及第二级反相器INV2的第一端以
及第一电容C1的第二端连接；第八P型晶体管MP8的源极与第一电容C1的第一端以及耗尽型
晶体管MD0的第二端连接。

[0064] 其中，第二N型晶体管MN2的漏极、第一电流镜像N型晶体管NM1的栅极以及第一电流镜像N型晶体管NM1的漏极为net1节点；第六P型晶体管MP6的漏极、第零电流镜像N型晶体
管NM0的漏极以及第零电容C0的第一端为net0节点，即高阻节点，第二级反相器INV2的第二
端为脉冲整形模块300的输出端，用于输出复位信号POR。

[0065] 图5所示的上电复位电路的工作过程如下：

[0066] 当电源慢上电情形，图6所示为电源电压慢上电过程中，本发明的上电复位电路net0，net1及复位信号POR的波形曲线。结合图5以及图6所示，当电源电压缓慢从0上升至
VCC，当电源电压达到PMPOS管阈值和NMPOS管阈值较高者时，第一电流镜像N型晶体管NM1所
在电流支路开始导通，net1节点快速建立稳态电压，net0节点由于存在大容性负载，电压缓
慢建立。由于第零电流镜像N型晶体管NM0和第一电流镜像N型晶体管NM1所在支路的阻性负
载完全匹配，该两路电流的表达式分别为：

[0067]     (1)

[0068]                   (2)

[0069] 由上式(1) (2)可以得到                        (3)

[0070] 由于第零电流镜像N型晶体管NM0的宽长比小于第一电流镜像N型晶体管NM1的宽长比，可知net0节点的稳态电压大于net1节点稳态电压。整理式(3)可以得到
，只要合理选取第零电流镜像N型晶体管NM0和第一电流镜像N型晶
体管NM1的宽长之间的比例，即可确保net0稳态电压大于第一级反相器INV1的翻转阈值，释
放复位信号POR。第一电容C1在慢上电过程中提供net2到VCC的强耦合，保证在net0达到第
一级反相器INV1翻转阈值之前，输出POR信号为低电平。

[0071] 当电源快上电情形，图7所示为电源电压快上电过程中，本发明的上电复位电路net0，net1及复位信号POR的波形曲线。结合图5以及图7所示，电源电压快速上升至VCC，
net1节点快速建立稳态电压，由于net0节点存在大容性负载，节点电压缓慢升高，复位信号
POR为低电平，确保数字电路初始化过程的可靠性；由于第一电流镜像N型晶体管NM1的宽长
比小于第一电流镜像N型晶体管NM1的宽长比，在相同的栅源电压条件下，第零电流镜像N型
晶体管NM0小于第一电流镜像N型晶体管NM1的电流，且考虑到两路电流支路的阻性负载完
全匹配，可知net0节点的稳态电压大于net1节点的稳态电压，net0节点电压达到第一级反
相器的翻转阈值后，释放复位信号POR。net0节点电压达到第一级反相器翻转阈值后，第八
PMPOS管和第一级反相器组成的正反馈电路能加速复位信号POR的释放过程，使各器件快速
退出亚稳态，节省动态功耗；POR信号通过第一PMPOS管和第二NMPOS管关断电源电压检测通
路，实现零静态功耗。

[0072] 当电源快下电（即掉电）情形时，图8所示为电源电压下电过程中，本发明的上电复位电路net0，net1及复位信号POR的波形曲线。结合图5以及图8所示。通常情况下，电源掉电
后，第零电容C0上极板上存有Q = C0 * Vnet0的正电荷，若没有电荷释放模块200，该部分
电荷只能通过NMOS管MN0及PMOS管MP8的关断漏电流泄放，在系统频繁上下电过程中，net0
结点会累计电荷，导致上电时电路初始态异常，无法产生复位信号。因此，在本发明中，电源
掉电后，第零电容C0上极板电荷会通过耗尽型晶体管MD0释放掉（图8中可以看出，电源掉电
后，net0结点电压快速接近0V），这样就能确保在系统频繁上下电操作时，每一次上电过程
中net0结点都受控于VCC的升高及net1结点电压的建立，经历从0V开始充电至稳态电压
Vnet0的过程，确保提供可靠的上电复位信号。即在系统频繁上下电过程中，通过耗尽型晶
体管MD0释放高阻节点net0的电荷，保证每次上电过程中电路的初始态基本一致，在系统短
时间内频繁上下电的操作过程中，提供可靠的复位信号POR。

[0073] 以上所述仅为本发明创造的较佳实施例而已，并不用以限制本发明创造，凡在本发明创造的精神和原则之内，所作的任何修改、等同替换等，均应包含在本发明创造的保护
范围之内。