显示面板其驱动方法及显示装置转让专利
申请号 : CN202011627013.3
文献号 : CN113012638B
文献日 : 2022-04-05
发明人 : 高娅娜 , 周星耀 , 张蒙蒙 , 杨帅
申请人 : 武汉天马微电子有限公司 , 武汉天马微电子有限公司上海分公司
摘要 :
权利要求 :
1.一种显示面板,其特征在于,包括,显示区和围绕显示区的非显示区;
所述显示区包括沿第一方向延伸、第二方向排布的扫描线和沿第二方向延伸,第一方向排布的数据线;以及所述扫描线和数据线交叉定义的像素驱动电路;所述第一方向和所述第二方向交叉;
所述非显示区包括台阶区和补偿单元;所述补偿单元位于所述台阶区和最后一行所述像素驱动电路之间;
所述补偿单元连接到对应的所述数据线,用于向所述数据线传输漏电流补偿信号;
还包括扫描驱动电路;所述扫描驱动电路包括级联的扫描驱动电路单元;第i行扫描线连接第i级扫描驱动电路单元;第n级扫描驱动电路单元连接到最后一行扫描线;第一级扫描驱动电路单元的输入端连接到第一起始信号线,1≤i≤n,且i和n为正整数;
所述像素驱动电路包括驱动晶体管,数据写入晶体管,发光控制晶体管,栅极初始化晶体管和阈值补偿晶体管;
所述发光控制晶体管、所述驱动晶体管和发光元件串联在第一电源电压端和第二电源电压端之间;所述阈值补偿晶体管串联在所述驱动晶体管的栅极和第二极之间;所述栅极初始化晶体管连接到所述驱动晶体管的栅极;所述数据写入晶体管连接在所述数据线和驱动晶体管的第一极之间;
所述补偿单元包括补偿像素电路,补偿像素驱动电路包括伪驱动晶体管,伪数据写入晶体管,伪发光控制晶体管,伪栅极初始化晶体管和伪阈值补偿晶体管;
所述伪发光控制晶体管和所述伪驱动晶体管串联;所述伪阈值补偿晶体管串联在所述伪驱动晶体管的栅极和第二极之间;所述伪栅极初始化晶体管连接到所述伪驱动晶体管的栅极;
或者所述补偿单元包括补偿晶体管,所述补偿晶体管的第一极连接到补偿信号线;所述补偿晶体管的第二极连接到对应的数据线;
所述补偿晶体管的栅极连接到第n+1级扫描驱动电路单元,或者,所述补偿晶体管的栅极连接到第二起始信号线,所述第二起始信号的有效电平位于第n级扫描驱动电路单元输出的第n级扫描驱动信号的有效电平之后;将第一电源信号线复用为补偿信号线,由所述补偿单元向所述数据线提供高电平。
2.根据权利要求1所述的显示面板,其特征在于,包括:所述补偿单元包括第一晶体管和第二晶体管,所述第一晶体管的第一极电连接到第一电源线;所述第一晶体管的第二极连接到第二晶体管的第一极,所述第二晶体管的第二极连接到对应的数据线;
所述第一晶体管和所述第二晶体管的栅极连接到第n+1级扫描驱动电路单元,或者,所述第一晶体管和所述第二晶体管的栅极连接到第二起始信号线,所述第二起始信号的有效电平位于第n级扫描驱动电路单元输出的第n级扫描驱动信号的有效电平之后。
3.根据权利要求1所述的显示面板,其特征在于,包括:所述补偿单元包括第一晶体管和第二晶体管,所述第一晶体管的第一极电连接到第一电源线;所述第一晶体管的第二极连接到第二晶体管的第一极,所述第二晶体管的第二极连接到对应的数据线;
所述第一晶体管连接到所述第n级扫描驱动电路单元;所述第二晶体管的栅极连接到第n+1级扫描驱动电路单元;或者,所述第二晶体管的栅极连接到第二起始信号线,所述第二起始信号的有效电平位于第n级扫描驱动电路单元输出的第n级扫描驱动信号的有效电平之后。
4.根据权利要求3所述的显示面板,其特征在于,包括:所述补偿单元还包括第一电容,所述第一电容电连接在第一晶体管的第二极和固定电位信号线之间。
5.根据权利要求1所述的显示面板,其特征在于,还包括:所述补偿单元包括第三晶体管、第四晶体管、第五晶体管和第六晶体管;
所述第三晶体管的第一极连接到初始化信号线,所述第三晶体管的第二极连接到所述第四晶体管的第一极和所述第五晶体管的栅极,所述第四晶体管的第二极连接到所述第五晶体管的第二极,所述第五晶体管的第一极连接到所述第六晶体管的第二极,所述第六晶体管的第一极连接到对应的数据线;
所述第三晶体管、所述第四晶体管和所述第六晶体管的栅极连接到第n+1级扫描驱动电路单元,或者,
所述第三晶体管、所述第四晶体管和所述第六晶体管的栅极连接到第二起始信号线,所述第二起始信号的有效电平位于第n级扫描驱动电路单元输出的第n级扫描驱动信号的有效电平之后。
6.根据权利要求1所述的显示面板,其特征在于,所述补偿单元包括第三晶体管、第四晶体管、第五晶体管和第六晶体管;
所述第三晶体管的第一极连接到初始化信号线,所述第三晶体管的第二极连接到所述第四晶体管的第一极和所述第五晶体管的栅极,所述第四晶体管的第二极连接到所述第五晶体管的第二极,所述第五晶体管的第一极连接到所述第六晶体管的第二极,所述第六晶体管的第一极连接到对应的数据线;
所述第三晶体管的栅极电接点到所述第n级扫描驱动电路单元;所述第四晶体管和所述第六晶体管的栅极连接到所述第n+1级扫描驱动电路单元;或者,所述第四晶体管和所述第六晶体管的栅极连接到所述第二起始信号线,所述第二起始信号的有效电平位于第n级扫描驱动电路单元输出的第n级扫描驱动信号的有效电平之后。
7.根据权利要求6所述的显示面板,其特征在于,包括:所述补偿单元还包括第二电容,所述第二电容电连接在第三晶体管的第二极和固定电位信号线之间。
8.根据权利要求1所述的显示面板,其特征在于,所述伪数据写入晶体管的第一极连接到电源信号线;所述伪数据写入晶体管的第二极连接到对应的所述数据线;
所述伪数据写入晶体管的栅极连接到第n+1级扫描驱动电路单元,或者,所述伪数据写入晶体管的栅极连接到第二起始信号线,所述第二起始信号的有效电平位于第n级扫描驱动电路单元输出的第n级扫描驱动信号的有效电平之后。
9.根据权利要求1所述的显示面板,其特征在于,所述伪数据写入晶体管连接在所述数据线和伪驱动晶体管的第一极之间;
所述伪发光控制晶体管和所述伪数据写入晶体管的栅极链接到第n+1级扫描驱动电路单元,或者,
所述伪发光控制晶体管和所述伪数据写入晶体管的栅极连接到第二起始信号线,所述第二起始信号的有效电平位于第n级扫描驱动电路单元输出的第n级扫描驱动信号的有效电平之后。
10.根据权利要求1所述的显示面板,其特征在于,所述伪数据写入晶体管连接在所述数据线和伪驱动晶体管的第一极之间;
所述伪栅极初始化晶体管、伪阈值补偿晶体管和所述伪数据写入晶体管的栅极连接到第n+1级扫描驱动电路单元,或者,所述伪栅极初始化晶体管、伪阈值补偿晶体管和所述伪数据写入晶体管连接到第二起始信号线,所述第二起始信号的有效电平位于第n级扫描驱动电路单元输出的第n级扫描驱动信号的有效电平之后。
11.根据权利要求1所述的显示面板,其特征在于,还包括伪存储电容;
所述伪存储电容串联在所述伪驱动晶体管的栅极和第一电源电压端之间;所述伪数据写入晶体管连接在所述数据线和伪驱动晶体管的第一极之间;
所述伪栅极初始化晶体管的栅极电接点到所述第n级扫描驱动电路单元,所述伪阈值补偿晶体管和所述伪发光控制晶体管的栅极连接到所述第n+1级扫描驱动电路单元;或者,所述伪阈值补偿晶体管和所述伪发光控制晶体管的栅极连接到所述第二起始信号线,所述第二起始信号的有效电平位于第n级扫描驱动电路单元输出的第n级扫描驱动信号的有效电平之后。
12.一种显示面板的驱动方法,其特征在于,包括权利要求1~11中任一所述的显示面板;
当所述显示面板处于第一频率模式时,所述显示面板的驱动方法包括刷新阶段和保持阶段;所述第一频率模式的驱动频率小于等于30Hz;
在所述刷新阶段,数据信号写入到驱动晶体管,且在所述刷新阶段的最后,所述电流补偿信号写入到对应的数据线。
13.根据权利要求12所述的驱动方法,其特征在于,在所述刷新阶段的最后,所述补偿单元受控于第n+1级扫描驱动电路单元输出的扫描信号,向所述数据线提供所述电流补偿信号;
在所述保持阶段,不提供所述电流补偿信号。
14.根据权利要求12所述的驱动方法,其特征在于,在所述刷新阶段的最后,所述补偿单元受控于第二起始信号,向所述数据线提供所述电流补偿信号;
在所述保持阶段,所述补偿单元受控于第二起始信号,持续向所述数据线提供所述电流补偿信号。
15.根据权利要求12所述的驱动方法,其特征在于,在所述刷新阶段的最后,所述补偿单元受控于第二起始信号,向所述数据线提供所述电流补偿信号;
在每个所述保持阶段,所述补偿单元受控于第二起始信号,均向所述数据线提供所述电流补偿信号。
16.一种显示装置,其特征在于,包括权利1~11中任一所述的显示面板。
说明书 :
显示面板其驱动方法及显示装置
技术领域
背景技术
的刷新率,降低其功耗成为新的开发方向。然而,有机发光显示面板由电流驱动,产生驱动
电路的像素驱动电路其驱动电流决定于驱动晶体管源极和栅极的电压差。驱动晶体管的源
极接受电源电压,驱动晶体管的栅极接受数据信号电压并将数据信号电压存储在存储电容
中。低频驱动下,一帧的时间变长,并且由于沟道漏流和膜层漏流在,导致存储在驱动晶体
管栅极的数据信号电压变化,从而导致亮度跳变,出现闪烁的现象。
发明内容
数据线;以及所述扫描线和数据线交叉定义的像素驱动电路;所述第一方向和所述第二方
向交叉;所述非显示区包括台阶区和补偿单元;所述补偿单元位于所述台阶区和最后一行
所述像素驱动电路之间;所述补偿单元连接到对应的所述数据线,用于向所述数据线传输
漏电流补偿信号。
率小于等于30Hz;在所述刷新阶段,所述数据信号写入到所述驱动晶体管,且在所述刷新阶
段的最后,所述电流补偿信号写入到对应的数据线。
附图说明
具体实施方式
便于描述,附图中仅示出了与发明相关的部分。
的低频驱动,OLED显示面板的低频驱动存在闪烁的问题。经过发明人的分析发现,由于有机
发光显示面板由电流驱动,产生驱动电路的像素驱动电路其驱动电流决定于驱动晶体管源
极和栅极的电压差(Vgs)。驱动晶体管的源极接受电源电压,驱动晶体管的栅极接受数据信
号电压并将数据信号电压存储在存储电容中。电源电压为有源信号,数据信号电压存储于
存储电容中。但是由于沟道漏流和膜层漏流在,导致存储在驱动晶体管栅极的数据信号电
压变化。使得驱动晶体管栅极的电位Vg发生变化,则Vgs变化,进而从而导致亮度跳变,出现
闪烁的现象。在正常驱动频率时,例如60Hz的模式下,一帧的时间为16.67ms,在一帧的时间
内其驱动晶体管栅极(N1节点)的电位变化较小,亮度变化较少,人眼不容易识别。然而到了
30Hz时,一帧的时间变为33.33ms,N1节点电位的下降值比较大,同时频率降低,使得人眼可
以观察到闪烁。进一步的,在15Hz下一帧的时间变为66.67ms,N1节点电位的下降值更大,同
时频率降低的更多,使得人眼可以明显观察到闪烁。导致低频驱动的不可用,限制了OLED显
示面板的功耗降低。
图;图2示出了本申请的另一个实施例中显示面板的示意图;图3示出了图2中AA’的截面示
意图;图4示出了本申请的一个实施例中的像素驱动电路等效电路示意图;图5示出了图4中
的像素驱动电路的一种时序示意图;图6示出了图4中的像素驱动电路的一种版图布局示意
图;图7示出了图6中的版图布局从另一侧观察的示意图;图8示出了本申请一个实施例的显
示面板示意图;
一方向D1排布的数据线200;以及该扫描线100和数据线200交叉定义的像素驱动电路PC;该
第一方向D1和第二方向D2交叉;例如:第一方向D1可以与第二方向D2垂直。可选的,参考图4
和图5,本申请的像素驱动电路PC可以包括驱动晶体管DT,数据写入晶体管TB,发光控制晶
体管TA,栅极初始化晶体管TC和阈值补偿晶体管TD;发光控制晶体管TA、驱动晶体管DT和发
光元件OLED串联在第一电源电压端PVDD和第二电源电压端PVEE之间;该阈值补偿晶体管TD
串联在驱动晶体管DT的栅极和第二极之间;栅极初始化晶体管TC连接到所述驱动晶体管DT
的栅极;数据写入晶体管TB连接在所数据线200和驱动晶体管DT的第一极之间;进一步的,
像素驱动电路PC还可以包括第二发光控制晶体管TE,发光元件初始化晶体管TF;第二发光
控制晶体管TE串联在驱动晶体管DT和发光元件OLED之间;发光元件初始化晶体管TF连接到
发光元件,用于发光元件的初始化。
发光控制晶体管TA和第二发光控制晶体管TE连接到发光控制信号端E为例。该像素驱动电
路的工作过程包括初始化阶段P1、阈值补偿阶段P2和发光阶段P3;
收第一扫描信号Scan1(1),第一行像素驱动电路的第二扫描信号端接收第二扫描信号
Scan2(1)。
的初始化信号Vref传输到驱动晶体管DT的栅极,使驱动晶体管的栅极复位;
VREF传输的初始化信号Vref传输到发光元件,使发光元件复位;并且,数据写入晶体管TB和
阈值补偿晶体管TD导通,数据信号DaTa通过驱动晶体管DT和阈值补偿晶体管TD传输到驱动
晶体管DT的栅极,当驱动晶体管DT的栅极和第一极的电位差为驱动晶体管DT的阈值时,驱
动晶体管DT截止,此时驱动晶体管栅极的电位为VdaTa‑|Vth|。
一电源电压端PVDD将第一电源信号Pvdd传输到驱动晶体管DT的第一极,驱动晶体管DT产生
驱动电流,流过发光元件OLED,驱动发光元件OLED发光。驱动晶体管DT产生的驱动电流的大
2 2 2
小为Ids=k*(Vgs‑Vth) =k*(VdaTa‑|Vth|‑Pvdd‑Vth) =k*(Pvdd‑VdaTa) 。因此,消除了
驱动晶体管阈值电压Vth不均一和漂移导致的亮度不均。
而导致驱动晶体管DT的栅极电压发生变化,从而改变驱动电流,导致发光元件的亮度偏离
目标亮度。
置所在的区域形成本行的栅极初始化晶体管TC和上一行的发光元件初始化晶体管TF。
Scan2;发光信号线E提供发光控制信号Emit;第一电源信号线PVDD传输电源信号Pvdd,横向
电源信号线120与电源信号线210通过过孔连接,传输电源信号PVDD,并且作为存储电容的
一极。请参考图6,像素驱动电路中半导体层包括有源层poly,第一扫描信号线S1、第二扫描
信号线S2和发光控制信号线E位于栅极金属层M1,作为晶体管的栅极,另外存储电容Cst的
一极位于栅极金属层M1。初始化信号线VREF和存储电容Cst的另一极位于电容金属层Mc;电
源信号线PVDD和数据线200位于源漏金属层M2。同时,像素P包括发光元件,发光元件包括阳
极500、阴极700和位于阴极和阳极之间的有机发光材料600,阳极500通过过孔与晶体管的
漏极M2连接。
电流Ids持续增大,出现亮度提升。或者,通过膜层间漏电,拉低N1节点的电位。而到下一帧
写入数据信号电压之后亮度有迅速降低,从而人眼观察到闪烁的现象。
数据线200,用于向数据线200传输漏电流补偿信号。
向数据线200提供低电位,增加N1节点向低电位的漏电流,从而使得整体亮度被抬升,反向
补偿N1节点的漏电流。同理,当显示面板的整体亮度提高时,补偿单元CC向数据线200提供
高电位,增加N1节点向高电位的漏电流,从而使得整体亮度被降低,反向补偿N1节点的漏电
流。
又一个实施例的显示面板示意图;
(i);第n级扫描驱动电路单元SCAN(n)连接到最后一行扫描线;第一级扫描驱动电路单元
SCAN(1)的输入端连接到第一起始信号线STV1。1≤i≤n,且i和n为正整数。
信号线可以如附图8所示,复用第一电源信号线PVDD,或者复用第二电源信号线PVEE或者复
用初始化信号线VREF;当然,补偿信号线也可以是区别于以上信号的其他信号线,由驱动芯
片IC提供补偿电信号。当复用显示面板中现存的信号线时,可以降低版图布局的难度,避免
引入增量对整体设计造成影响。当发现显示面板亮度升高时,可以将第一电源信号线PVDD
复用为补偿信号线,由补偿单元CC向数据线200提供高电平,使得第一节点N1增加向高电平
的反向漏电,提高N1节点的电位,拉低显示面板的亮度,避免闪烁。同理,当显示面板亮度降
低时,可以将第二电源信号线PVEE或者初始化信号线VREF复用为补偿信号线,由补偿单元
CC向数据线200提供低电平,使得第一节点N1增加向低电平的反向漏电,降低N1节点的电
位,提高显示面板的亮度,避免闪烁。
号Stv2的有效电平位于第n级扫描驱动电路单元SCAN(n)输出的第n级扫描驱动信号Scan
(n)的有效电平之后。也就是说,在显示面板的所有像素行均完成数据信号写入之后,向补
偿晶体管Tc提供有效电平,使得补偿晶体管Tc导通,将补偿信号线上的信号传输到对应的
数据线200上,实现反向补偿漏电流,降低闪烁。
在刷新阶段的最后,电流补偿信号写入到对应的数据线。进一步的请参考图15,以第一频率
模式为15Hz为例,也就是说1秒钟的时间内,显示面板会显示15帧的画面。在每一帧中,包括
一个刷新阶段和三个保持阶段。本实施例中,在刷新阶段的最后,补偿单元CC受控于第二起
始信号Stv2,向数据线200提供电流补偿信号;在保持阶段,补偿单元CC受控于第二起始信
号Stv2,不向数据线200提供电流补偿信号。
号Stv2,持续向数据线200提供电流补偿信号。
数据线200提供电流补偿信号;在每个保持阶段的最后,补偿单元CC受控于第二起始信号
Stv2,持续向数据线200提供电流补偿信号。尽量使得相邻的第二起始信号Stv2的有效脉冲
相同,较为均匀的反向漏电,将补偿的过程分成多次,使得亮度的变化更加的平滑,避免了
低频驱动下闪烁的发生。
Stv2控制补偿单元在刷新阶段的最后,向数据线200提供电流补偿信号;如果此时为保持阶
段,则第二起始信号Stv2立即控制补偿单元向数据线提供电流补偿信号。
电路单元SCAN(n+1)。本实施例中,在最后一行像素行对应的扫描驱动电路单元SCAN(n)之
后设置与之级联的下一级扫描驱动电路单元SCAN(n+1),利用移位寄存器逐级传输信号的
特性,可以使得第n+1级扫描驱动电路单元SCAN(n+1)输出的有效信号的脉冲位于第n级扫
描驱动电路单元SCAN(n)之后,因此,在数据信号完成写入之后,补偿模块受控于第n+1级扫
描驱动电路单元SCAN(n+1)向数据线200传输电流补偿信号。本实施例无需对补偿电路增加
额外的控制信号线,就可以实现漏电流的反向补偿,从而避免闪烁。同样的,针对显示面板
亮度的偏高和偏低,可以使得补偿晶体管Tc连接到对应的补偿信号线,和前述实施例原理
相同,在此不做过多的赘述。
式的驱动频率小于等于30Hz;在刷新阶段,数据信号写入到所述驱动晶体管,且在刷新阶段
的最后,电流补偿信号写入到对应的数据线。进一步的请参考图14,以第一频率模式为15Hz
为例,也就是说1秒钟的时间内,显示面板会显示15帧的画面。在每一帧中,包括一个刷新阶
段和三个保持阶段。本实施例中,在刷新阶段的最后,补偿单元CC受控于第n+1级扫描驱动
电路单元SCAN(n+1)输出的扫描信号Scan(n+1),向数据线200提供电流补偿信号;在保持阶
段,不向数据线200提供电流补偿信号。
接到第二晶体管T2的第一极,第二晶体管T2的第二极连接到对应的数据线200;第一晶体管
T1和第二晶体管T2的的栅极均连接到第n+1级扫描驱动电路单元SCAN(n+1)。或者,请参考
图8所示的补偿单元CC2,第二晶体管T1和第一晶体管T2的栅极均连接到第二起始信号线
STV2。当第一晶体管T1和第二晶体管T2的栅极连接到SCAN(n+1)时,可以不额外增加控制信
号线,降低版图布局的难度。当第一晶体管和第二晶体管的栅极均连接到第二起始信号
STV2时,可以通过STV2灵活的调整反向补偿漏电流的时机和时长,可以根据使用场景灵活
的调整。
T1和第二晶体管T2可以采用类似的版图布局设计,无需额外设计,从而降低设计成本和周
期,提升效率。
收第一扫描信号Scan1(2),第二行像素驱动电路的第二扫描信号端接收第二扫描信号
Scan2(2)。参考图5,第二行像素驱动电路的第一扫描信号Scan1(2)与第一行像素驱动电路
的第二扫描信号Scan2(1)的脉冲和相位均可以相同,因此,第一行像素驱动电路的第二扫
描信号可以复用为第二行像素驱动电路的第一扫描信号。以此类推,第i行像素驱动电路的
第二扫描信号可以复用为第i+1行像素驱动电路的第一扫描信号。因此,第i级扫描驱动电
路单元输出的扫描信号可以连接到第i行像素行,作为第i行像素行的第二扫描信号,并且
同时连接到第i+1行像素行,作为第i+1行像素行的第一扫描信号;请继续参考图9,例如,第
n‑1级扫描驱动电路单元输出的扫描信号还连接到第n行像素驱动电路,作为第n行像素驱
动电路的第二扫描信号。然而,由于显示面板只有n行像素行,也就意味着第n级的扫描驱动
电路对应的第二扫描信号无法连接到下一行像素行。因此,导致了第n‑1级扫描驱动电路连
接两行像素行,而第n级扫描驱动电路只连接一行像素行,从而导致了第n级扫描驱动电路
的负载不均。本实施例中,第n级扫描驱动电路连接到补偿单元CC,使得补偿单元CC可以增
加第n级扫描驱动电路的负载,从而使得显示面板的负载均衡,提升扫描驱动电路的稳定和
显示面板的显示均一性。
路单元输出的第n级扫描驱动信号的有效电平之后。或者,第二晶体管T2的栅极连接到第n+
1级扫描驱动电路单元。当第二晶体管T2的栅极连接到第二起始信号线STV2时,可以通过控
制STV2有效脉冲的时间点控制电流补偿信号的补偿效果。例如,通过拉宽STV2的脉宽,增加
补偿的时间,提升补偿的效果。或者在检测到亮度衰减后再提供第二起始信号,进行更加有
效的电流补偿。
补偿的电压可能会出现电压信号无法保持的问题,因此,本实施例中,补偿单元CC7还包括
第一电容C1,第一电容C1电连接在第一晶体管T1的第二极和固定电位信号线之间。该存储
电容C1能够长时间存储第一晶体管T1传输的补偿信号,避免补偿信号的衰减,提升补偿的
效果。另外一方面,在第二晶体管T2打开,将存储在第一电容C1的用于补偿的电压传输到数
据线时,第一晶体管T1此时是关闭的,避免复用第一电源信号线PVDD或者其他信号线时,对
于信号线上电位的影响,避免因此产生波动或者毛刺造成的显示异常。
VREF,第三晶体管T3的第二极连接到第四晶体管T4的第一极和第五晶体管T5的栅极,第四
晶体管T4的第二极连接到第五晶体管T5的第二极,第五晶体管T5的第一极连接到第六晶体
管T6的第二极,第六晶体管T6的第一极连接到对应的数据线200;第三晶体管、第四晶体管
和所述第六晶体管的栅极连接到第n+1级扫描驱动电路单元。当第n+1级扫描驱动电路单元
输出有效电平的脉冲时,第三晶体管T3导通,将初始化信号Vref传输到第五晶体管T5的栅
极使得第五晶体管T5导通,同时第四晶体管和第六晶体管导通,通过第六晶体管T6,第五晶
体管T5和第四晶体管T4向数据线200提供初始化信号Vref,进行漏电流补偿。当第三晶体管
T3、第四晶体管T4和所述第六晶体管T6的栅极连接到第n+1级扫描驱动电路单元时,可以不
额外增加控制信号线,降低版图布局的难度。
单元输出的第n级扫描驱动信号的有效电平之后。当第二起始信号线STV2输出有效电平的
脉冲时,第三晶体管T3导通,将初始化信号Vref传输到第五晶体管T5的栅极使得第五晶体
管T5导通,同时第四晶体管和第六晶体管导通,通过第六晶体管T6,第五晶体管T5和第四晶
体管T4向数据线200提供初始化信号Vref,进行漏电流补偿。当第三晶体管T3、第四晶体管
T4和第六晶体管T6的栅极连接到第二起始信号线STV2时,可以通过STV2灵活的调整反向补
偿漏电流的时机和时长,可以根据使用场景灵活的调整。
接方式和驱动晶体管DT相同,第六晶体管T6的连接方式和数据写入晶体管TB相同因此,第
三晶体管T3、第四晶体管T4、第五晶体管T5和第六晶体管T6可以采用类似的版图布局设计,
无需额外设计,从而降低设计成本和周期,提升效率。
显示均一性。本实施例中,请参考图10,该补偿单元CC8包括第三晶体管T3、第四晶体管T4、
第五晶体管T5和第六晶体管T6;第三晶体管T3的第一极连接到初始化信号线VREF,第三晶
体管T3的第二极连接到第四晶体管T4的第一极和第五晶体管T5的栅极,第四晶体管T4的第
二极连接到第五晶体管T5的第二极,第五晶体管T5的第一极连接到第六晶体管T6的第二
极,第六晶体管T6的第一极连接到对应的数据线200;第三晶体管T3的栅极电接点到第n级
扫描驱动电路单元SCAN(n)。使得第n级扫描驱动电路单元同时连接到两行,利用补偿单元
以增加第n级扫描驱动电路单元的负载。第四晶体管T4和第六晶体管T6的栅极连接到第二
起始信号线STV2,第二起始信号的有效电平位于第n级扫描驱动电路单元输出的第n级扫描
驱动信号的有效电平之后。当第n级扫描驱动电路单元输出有效电平的脉冲时,第三晶体管
T3导通,将初始化信号Vref传输到第五晶体管T5的栅极使得第五晶体管T5导通;当第二起
始信号STV2暑促有效电平脉冲时,第四晶体管T4和第六晶体管T6导通,通过第六晶体管T6,
第五晶体管T5和第四晶体管T4向数据线200提供初始化信号Vref,进行电流补偿。当第四晶
体管和第六晶体管连接到第二起始信号线STV2时,可以通过控制有效脉冲的时间点控制电
流补偿信号的补偿效果。例如,通过拉宽STV2的脉宽,增加补偿的时间,提升补偿的效果。或
者在检测到亮度衰减后再提供第二起始信号,进行更加有效的电流补偿。
化信号Vref传输到第五晶体管T5的栅极使得第五晶体管T5导通;当第n+1级扫描驱动单元
输出有效电平脉冲时,第四晶体管T4和第六晶体管T6导通,通过第六晶体管T6,第五晶体管
T5和第四晶体管T4向数据线200提供初始化信号Vref,进行电流补偿。当第四晶体管T4和第
六晶体管T6的栅极连接到第n+1级扫描驱动电路单元时,无需增加信号线,无需更改版图设
计,降低版图布局的难度。
括第二电容C2,第二电容C2电连接在第三晶体管T3的第二极和固定电位信号线之间。该存
储电容C2能够长时间存储第三晶体管T3传输的补偿信号,避免补偿信号的衰减,提升补偿
的效果。另外一方面,在第六晶体管T6打开,将存储在第一电容C1的用于补偿的电压传输到
数据线时,第三晶体管T3此时是关闭的,避免复用初始化信号线VREF或者其他信号线时,对
于信号线上电位的影响,避免因此产生波动或者毛刺造成的显示异常。
导致最后一行像素驱动电路的负载不同,并且在刻蚀过程中由于其下方无像素驱动电路可
能造成过刻,最终导致显示异常。本实施例中,将使得补偿电路CC的结构尽量的和显示区中
的像素驱动电路接近甚至是相同,从而保证了负载均一性和刻蚀均一性。
示面板示意图;本实施例中请结合图4,像素驱动电路PC包括驱动晶体管DT,数据写入晶体
管TB,发光控制晶体管TA,栅极初始化晶体管TC和阈值补偿晶体管TD;发光控制晶体管TA、
驱动晶体管DT和发光元件OLED串联在第一电源电压端PVDD和第二电源电压端PVEE之间;阈
值补偿晶体管TD串联在驱动晶体管DT的栅极和第二极之间;栅极初始化晶体管TC连接到驱
动晶体管DT的栅极;数据写入晶体管TB连接在数据线100和驱动晶体管DT的第一极之间;
伪发光控制晶体管T11、伪驱动晶体管TD1串联;伪阈值补偿晶体管T41串联在伪驱动晶体管
DT1的栅极和第二极之间;伪栅极初始化晶体管T31连接到伪驱动晶体管DT1的栅极。
号线可以是第一电源信号线PVDD或者初始化信号线VREF或者第二电源信号线PVEE或者其
他的电源信号线。如图11中的补偿单元CC9所示,伪数据写入晶体管T21的栅极连接到第n+1
级扫描驱动电路单元。当第n+1级扫描驱动电路单元SCAN(n+1)输出有效电平的脉冲时,电
源信号线上的漏电流补偿信号通过伪数据写入晶体管T21传输到对应的数据线200,进行漏
电流补偿。
描驱动信号的有效电平之后。当第第二起始信号线STV2输出有效电平的脉冲时,电源信号
线上的漏电流补偿信号通过伪数据写入晶体管T21传输到对应的数据线200,进行漏电流补
偿。
件初始化晶体管T61连接到伪第二发光控制晶体管T51的第二极。当像素驱动电路PC中还包
括其他晶体管时,补偿单元中还可以包括与之对应的连接方式相同的伪晶体管,本申请对
此不作限制。
T21的栅极链接到第n+1级扫描驱动电路单元。当第n+1级扫描驱动电路单元输出有效电平
的脉冲信号时,伪数据写入晶体管T21和伪发光控制晶体管T11打开,第一电源电压信号
Pvdd传输到对应的数据线,进行漏电流补偿。
元输出的第n级扫描驱动信号的有效电平之后。当第二启示信号线输出有效电平的脉冲信
号时,伪数据写入晶体管T21和伪发光控制晶体管T11打开,第一电源电压信号Pvdd传输到
对应的数据线,进行漏电流补偿。
偿晶体管T41和所述伪数据写入晶体管T21的栅极连接到第n+1级扫描驱动电路单元。当第n
+1级扫描驱动电路单元输出有效电平的脉冲信号时,伪数据写入晶体管T21和伪发光控制
晶体管T11打开,第一电源电压信号Pvdd传输到对应的数据线,进行漏电流补偿。
有效电平位于第n级扫描驱动电路单元输出的第n级扫描驱动信号Scan(n)的有效电平之
后。当第二启示信号线输出有效电平的脉冲信号时,伪数据写入晶体管T21和伪发光控制晶
体管T11打开,第一电源电压信号Pvdd传输到对应的数据线,进行漏电流补偿。
晶体管T21连接在数据线200和伪驱动晶体管DT1的第一极之间;伪栅极初始化晶体管T11的
栅极连接到第n级扫描驱动电路单元,伪阈值补偿晶体管T41和伪数据写入晶体管T21的栅
极连接到所述第n+1级扫描驱动电路单元SCAN(n+1);当第n级扫描驱动电路单元输出有效
电平的脉冲信号时,初始化信号Vref传输到伪存储电容C3,当第n+1级扫描驱动电路单元输
出有效电平的脉冲信号时,伪数据写入晶体管T21和伪阈值补偿晶体管T41打开,初始化信
号Vref传输到对应的数据线200,进行漏电流补偿。
驱动信号的有效电平之后。当第二启示信号线输出有效电平的脉冲信号时,伪数据写入晶
体管T21和伪发光控制晶体管T11打开,第一电源电压信号Pvdd传输到对应的数据线,进行
漏电流补偿。当第n级扫描驱动电路单元输出有效电平的脉冲信号时,初始化信号Vref传输
到伪存储电容C3,当第二起始信号输出有效电平的脉冲信号时,伪数据写入晶体管T21和伪
阈值补偿晶体管T41打开,初始化信号Vref传输到对应的数据线200,进行漏电流补偿。
之间。该存储电容C2能够长时间存储第三晶体管T3传输的补偿信号,避免补偿信号的衰减,
提升补偿的效果。另外一方面,在第六晶体管T6打开,将存储在第一电容C1的用于补偿的电
压传输到数据线时,第三晶体管T3此时是关闭的,避免复用初始化信号线VREF或者其他信
号线时,对于信号线上电位的影响,避免因此产生波动或者毛刺造成的显示异常。
向数据线200传输高电平,补偿漏电流,降低亮度;也可以向数据线200传输低电平,补偿漏
电流,提升亮度。可以根据不同的漏电流而采用本申请中提供的不同的补偿单元。
其中第二起始信号STV2的有效电平位于第n级扫描驱动电路单元SCAN(n)输出的第n级扫描
驱动信号Scan(n)的有效电平之后。也就是说,在显示面板的所有像素行均完成数据信号写
入之后,将补偿信号线上的信号传输到对应的数据线200上,实现反向补偿漏电流,降低闪
烁。
在刷新阶段的最后,电流补偿信号写入到对应的数据线。进一步的请参考图15,以第一频率
模式为15Hz为例,也就是说1秒钟的时间内,显示面板会显示15帧的画面。在每一帧中,包括
一个刷新阶段和三个保持阶段。本实施例中,在刷新阶段的最后,补偿单元受控于第二起始
信号Stv2,向数据线200提供电流补偿信号;在保持阶段,补偿单元CC受控于第二起始信号
Stv2,不向数据线200提供电流补偿信号。
号Stv2,持续向数据线200提供电流补偿信号。
数据线200提供电流补偿信号;在每个保持阶段的最后,补偿单元CC受控于第二起始信号
Stv2,持续向数据线200提供电流补偿信号。尽量使得相邻的第二起始信号Stv2的有效脉冲
相同,较为均匀的反向漏电,将补偿的过程分成多次,使得亮度的变化更加的平滑,避免了
低频驱动下闪烁的发生。
制补偿单元在刷新阶段的最后,向数据线200提供电流补偿信号;如果此时为保持阶段,则
第二起始信号Stv2立即控制补偿单元向数据线提供电流补偿信号。
描驱动信号Scan(n+1),当第n+1级扫描驱动信号Scan(n+1)输出有效电平时,漏电流补偿信
号写入数据线200,也就是说,在显示面板的所有像素行均完成数据信号写入之后,将补偿
信号线上的信号传输到对应的数据线200上,实现反向补偿漏电流,降低闪烁。
的下一级扫描驱动电路单元SCAN(n+1),利用移位寄存器逐级传输信号的特性,可以使得第
n+1级扫描驱动电路单元SCAN(n+1)输出的有效信号的脉冲位于第n级扫描驱动电路单元
SCAN(n)之后,因此,在数据信号完成写入之后,补偿模块受控于第n+1级扫描驱动电路单元
SCAN(n+1)向数据线200传输电流补偿信号。本实施例无需对补偿电路增加额外的控制信号
线,就可以实现漏电流的反向补偿,从而避免闪烁。同样的,针对显示面板亮度的偏高和偏
低,
式的驱动频率小于等于30Hz;在刷新阶段,数据信号写入到所述驱动晶体管,且在刷新阶段
的最后,电流补偿信号写入到对应的数据线。进一步的请参考图14,以第一频率模式为15Hz
为例,也就是说1秒钟的时间内,显示面板会显示15帧的画面。在每一帧中,包括一个刷新阶
段和三个保持阶段。本实施例中,在刷新阶段的最后,补偿单元CC受控于第n+1级扫描驱动
电路单元SCAN(n+1)输出的扫描信号Scan(n+1),向数据线200提供电流补偿信号;在保持阶
段,不向数据线200提供电流补偿信号。
示器、应用于汽车等交通工具上的显示装置等等。只要显示装置包含了本申请公开的显示
装置所包括的驱动单元,便视为落入了本申请的保护范围之内。
特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本申请中公开的
(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。