一种静电保护电路

摘要

本发明实施例公开了一种静电保护电路，包括：并联连接于静电端和接地端之间的检测单元、耦合单元和放电单元；其中，所述检测单元，用于检测所述静电端和所述接地端之间的电信号，并基于第一检测结果输出用于控制所述耦合单元导通的第一控制信号；所述耦合单元，基于所述第一控制信号导通，并耦合输出第二控制信号；所述放电单元，基于所述第二控制信号进行静电泄放。

权利要求

1.一种静电保护电路，其特征在于，包括：并联连接于静电端和接地端之间的检测单元、耦合单元和放电单元；其中，所述检测单元，用于检测所述静电端和所述接地端之间的电信号，并基于第一检测结果输出用于控制所述耦合单元导通的第一控制信号；

所述耦合单元，基于所述第一控制信号导通，并耦合输出第二控制信号；

所述放电单元，基于所述第二控制信号进行静电泄放；

所述第一检测结果包括第一检测信号和第二检测信号；

所述检测单元包括并联连接于所述静电端和所述接地端之间的频率检测子单元、电压检测子单元和判断子单元；其中，所述频率检测子单元在检测到所述电信号的频率在静电信号的频率范围内时输出所述第一检测信号；

所述电压检测子单元在检测到所述电信号的电压在静电信号的电压范围内时输出所述第二检测信号；

所述判断子单元基于所述第一检测信号和所述第二检测信号输出用于控制所述耦合单元导通的所述第一控制信号。

2.根据权利要求1所述的静电保护电路，其特征在于，所述频率检测子单元包括第一电阻、第一电容和反相器，所述第一电阻和所述第一电容串联连接构成第一电阻电容耦合电路；其中，

所述第一电阻的一端与所述静电端耦接，所述第一电阻的另一端与所述第一电容耦接；

所述第一电容的一端与所述第一电阻耦接，所述第一电容的另一端与所述接地端耦接；

所述第一电阻和所述第一电容之间相互耦接的一端与所述反相器的输入端耦接，所述反相器的输出端与所述判断子单元的输入端耦接。

3.根据权利要求2所述的静电保护电路，其特征在于，所述第一电阻电容耦合电路的时间常数在1‑50纳秒之间。

4.根据权利要求2所述的静电保护电路，其特征在于，所述频率检测子单元还包括第一开关管；其中，

所述第一开关管的栅极与所述反相器的输出端耦接，所述第一开关管的漏极与所述静电端耦接，所述第一开关管的源极与所述反相器的输入端耦接。

5.根据权利要求1所述的静电保护电路，其特征在于，所述电压检测子单元包括串联连接于所述静电端和所述接地端之间的单向导通器件、第二电阻和第二开关管；其中，所述单向导通器件的一端与所述静电端耦接，所述单向导通器件的另一端与所述第二电阻及所述判断子单元的输入端耦接；

所述第二电阻的一端与所述单向导通器件及所述判断子单元的输入端耦接，所述第二电阻的另一端与所述第二开关管耦接；

所述第二开关管的栅极和漏极连接并与所述第二电阻耦接，所述第二开关管的源极与所述接地端耦接。

6.根据权利要求5所述的静电保护电路，其特征在于，所述单向导通器件包括至少一个二极管。

7.根据权利要求1所述的静电保护电路，其特征在于，所述判断子单元包括逻辑与非门；其中，

所述逻辑与非门的一个输入端与所述频率检测子单元的输出端耦接，所述逻辑与非门的另一个输入端与所述电压检测子单元的输出端耦接，所述逻辑与非门的输出端与所述耦合单元的输入端耦接。

8.根据权利要求1所述的静电保护电路，其特征在于，所述耦合单元包括串联连接于所述静电端与所述接地端之间的第二电容、第三开关管和第三电阻；其中，所述第二电容的一端与所述静电端耦接，所述第二电容的另一端与所述第三开关管耦接；

所述第三开关管的栅极与所述检测单元的输出端耦接，所述第三开关管的源极与所述第二电容耦接，所述第三开关管的漏极与所述第三电阻及所述放电单元的输入端耦接；

所述第三电阻的一端与所述第三开关管及所述放电单元的输入端耦接，所述第三电阻的另一端与所述接地端耦接；

所述第二电容和所述第三电阻在所述第三开关管导通后构成第二电阻电容耦合电路。

9.根据权利要求8所述的静电保护电路，其特征在于，所述第二电阻电容耦合电路的时间常数在50纳秒至5000纳秒之间。

10.根据权利要求1所述的静电保护电路，其特征在于，所述放电单元包括：第四开关管；其中，

所述第四开关管的栅极与所述耦合单元的输出端耦接，所述第四开关管的漏极与所述静电端耦接，所述第四开关管的源极与所述接地端耦接。

说明书

一种静电保护电路

技术领域

[0001] 本发明涉及集成电路领域，具体是涉及一种静电保护电路。

背景技术

[0002] 在现有静电保护电路中，电阻电容触发的N型MOS晶体管或者是电阻电容加反相器触发的N型MOS晶体管被广泛应用到集成电路尤其是纳米工艺集成电路的静电保护，发挥了
良好的静电保护效果。

[0003] 然而，现有的静电保护电路常因为噪声而出现误开启或者是弱开启的问题。

发明内容

[0004] 有鉴于此，本发明实施例为解决背景技术中存在的至少一个问题而提供一种静电保护电路。

[0005] 为了达到上述目的，本发明的技术方案是这样实现的：

[0006] 本发明实施例提供了一种静电保护电路，包括：并联连接于静电端和接地端之间的检测单元、耦合单元和放电单元；其中，

[0007] 所述检测单元，用于检测所述静电端和所述接地端之间的电信号，并基于第一检测结果输出用于控制所述耦合单元导通的第一控制信号；

[0008] 所述耦合单元，基于所述第一控制信号导通，并耦合输出第二控制信号；

[0009] 所述放电单元，基于所述第二控制信号进行静电泄放。

[0010] 上述方案中，所述第一检测结果包括第一检测信号和第二检测信号；

[0011] 所述检测单元包括并联连接于所述静电端和所述接地端之间的频率检测子单元、电压检测子单元和判断子单元；其中，

[0012] 所述频率检测子单元在检测到所述电信号的频率在静电信号的频率范围内时输出所述第一检测信号；

[0013] 所述电压检测子单元在检测到所述电信号的电压在静电信号的电压范围内时输出所述第二检测信号；

[0014] 所述判断子单元基于所述第一检测信号和所述第二检测信号输出用于控制所述耦合单元导通的所述第一控制信号。

[0015] 上述方案中，所述频率检测子单元包括第一电阻、第一电容和反相器，所述第一电阻和所述第一电容串联连接构成第一电阻电容耦合电路；其中，

[0016] 所述第一电阻的一端与所述静电端耦接，所述第一电阻的另一端与所述第一电容耦接；

[0017] 所述第一电容的一端与所述第一电阻耦接，所述第一电容的另一端与所述接地端耦接；

[0018] 所述第一电阻和所述第一电容之间相互耦接的一端与所述反相器的输入端耦接，所述反相器的输出端与所述判断子单元的输入端耦接。

[0019] 上述方案中，所述第一电阻电容耦合电路的时间常数在1‑50纳秒之间。

[0020] 上述方案中，所述频率检测子单元还包括第一开关管；其中，

[0021] 所述第一开关管的栅极与所述反相器的输出端耦接，所述第一开关管的漏极与所述静电端耦接，所述第一开关管的源极与所述反相器的输入端耦接。

[0022] 上述方案中，所述电压检测子单元包括串联连接于所述静电端和所述接地端之间的单向导通器件、第二电阻和第二开关管；其中，

[0023] 所述单向导通器件的一端与所述静电端耦接，所述单向导通器件的另一端与所述第二电阻及所述判断子单元的输入端耦接；

[0024] 所述第二电阻的一端与所述单向导通器件及所述判断子单元的输入端耦接，所述第二电阻的另一端与所述第二开关管耦接；

[0025] 所述第二开关管的栅极和漏极连接并与所述第二电阻耦接，所述第二开关管的源极与所述接地端耦接。

[0026] 上述方案中，所述单向导通器件包括至少一个二极管。

[0027] 上述方案中，所述判断子单元包括逻辑与非门；其中，

[0028] 所述逻辑与非门的一个输入端与所述频率检测子单元的输出端耦接，所述逻辑与非门的另一个输入端与所述电压检测子单元的输出端耦接，所述逻辑与非门的输出端与所
述耦合单元的输入端耦接。

[0029] 上述方案中，所述耦合单元包括串联连接于所述静电端与所述接地端之间的第二电容、第三开关管和第三电阻；其中，

[0030] 所述第二电容的一端与所述静电端耦接，所述第二电容的另一端与所述第三开关管耦接；

[0031] 所述第三开关管的栅极与所述检测单元的输出端耦接，所述第三开关管的源极与所述第二电容耦接，所述第三开关管的漏极与所述第三电阻及所述放电单元的输入端耦
接；

[0032] 所述第三电阻的一端与所述第三开关管及所述放电单元的输入端耦接，所述第三电阻的另一端与所述接地端耦接；

[0033] 所述第二电容和所述第三电阻在所述第三开关管导通后构成第二电容电阻电路。

[0034] 上述方案中，所述第二电阻电容耦合电路的时间常数在50纳秒至5000纳秒之间。

[0035] 上述方案中，所述放电单元包括：第四开关管；其中，

[0036] 所述第四开关管的栅极与所述耦合单元的输出端耦接，所述第四开关管的漏极与所述静电端耦接，所述第四开关管的源极与所述接地端耦接。

[0037] 本发明实施例所提供的静电保护电路，包括：并联连接于静电端和接地端之间的检测单元、耦合单元和放电单元；其中，所述检测单元，用于检测所述静电端和所述接地端
之间的电信号，并基于第一检测结果输出用于控制所述耦合单元导通的第一控制信号；所
述耦合单元，基于所述第一控制信号导通，并耦合输出第二控制信号；所述放电单元，基于
所述第二控制信号进行静电泄放。如此，通过在静电保护电路中设置检测单元，可以更加有
效的判断静电脉冲信号，大大的降低了噪声引起静电保护电路误开启或弱开启的机率。

附图说明

[0038] 图1a和图1b是相关技术中提供的静电保护电路的电路图；

[0039] 图2为本发明实施例提供的静电放电电路的单元构成示意图；

[0040] 图3为本发明实施例提供的频率检测子单元的电路图；

[0041] 图4为本发明实施例提供的电压检测子单元的电路图；

[0042] 图5为本发明实施例提供的判断子单元的电路图；

[0043] 图6为本发明实施例提供的耦合单元的电路图；

[0044] 图7为本发明实施例提供的放电单元的电路图；

[0045] 图8为本发明实施例提供的静电保护电路的电路图。

具体实施方式

[0046] 下面结合附图及具体实施例对本发明作进一步详细的说明。

[0047] 下面将参照附图更详细地描述本发明公开的示例性实施方式。虽然附图中显示了本发明的示例性实施方式，然而应当理解，可以以各种形式实现本发明，而不应被这里阐述
的具体实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本发明，并且能
够将本发明公开的范围完整的传达给本领域的技术人员。

[0048] 在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以
实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进
行描述；即，这里不描述实际实施例的全部特征，不详细描述公知的功能和结构。

[0049] 在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另
外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整
数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、
元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所
有组合。此外，还应明白，术语“耦接”及其相关联的动词形式包括直接连接以及通过本领域
已知的方式间接电连接。

[0050] 为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本
发明还可以具有其他实施方式。

[0051] 在集成电路电源和输入/输出(I/O)的静电保护电路中，沟道放电因为开启电压低，响应速度快而常常被采用。

[0052] 图1a和图1b为相关技术中提供的静电保护电路的电路图。

[0053] 图1a中的静电保护电路为电阻电容触发的NMOS晶体管，其包括电容C1，电阻R1和晶体管Q1，所述电容C1和电阻R1组成电阻电容耦合电路，所述晶体管Q1用于静电泄放。当静
电端输入静电信号时，所述电阻电容耦合电路耦合一定的偏置电压到晶体管Q1的栅极，使
所述晶体管Q1导通，从而实现静电泄放。

[0054] 图1b中的静电保护电路为电阻电容加反相器触发的NMOS晶体管，其包括电阻R1，电容C1，晶体管Q1，晶体管Q2，晶体管Q3；其中，所述电阻R1和所述电容C1组成电阻电容耦合
电路，所述晶体管Q2和所述晶体管Q3构成反相器，所述晶体管Q1用于静电泄放。当静电端输
入静电信号时，所述电容C1两端的电压(即所述反相器的输入端的电压)来不及发生变化，
与静电端的高电平相比，所述电容C1两端的电压为低电平，即所述反相器的输入端为低电
平，所述低电平经所述反相器后变成高电平，所述高电平使所述晶体管Q2导通，从而实现静
电泄放。

[0055] 上述两种静电保护电路都采用沟道放电进行静电泄放；通常来讲，静电放电需要持续数百秒甚至数微秒的时间，在此时间段内，MOS晶体管的沟道需要保持为开启状态。为
了使MOS晶体管的沟道在静电放电过程中一直保持开启，电阻电容耦合电路的时间常数(RC
值)常需要设置为较大，如数百纳米甚至数微秒。

[0056] 然而，过大的时间常数会带来一些问题：第一，电路工作时，电源上存在的数百纳秒或数微秒的高压放电(glitch)会引起静电保护电路的误开启，使所述静电保护电路出现
很大的电流，导致电源不能正常上电，芯片出现软失效；第二，静电保护电路因为误开启反
复被触发，容易因为热积累造成热击穿，导致芯片发生硬失效；第三，电路在正常工作时，电
源上会存在一定的噪声，由于时间常数较大，所述噪声会驱动NMOS沟道，使其处于弱开启的
状态，增加电路的功耗。

[0057] 基于此，提出了本实施例的以下技术方案。

[0058] 本发明一实施例提供了一种静电保护电路，包括：并联连接于静电端和接地端之间的检测单元、耦合单元和放电单元；其中，所述检测单元，用于检测所述静电端和所述接
地端之间的电信号，并基于第一检测结果输出用于控制所述耦合单元导通的第一控制信
号；所述耦合单元，基于所述第一控制信号导通，并耦合输出第二控制信号；所述放电单元，
基于所述第二控制信号进行静电泄放。

[0059] 下面，结合图2至图8详细描述本发明实施例所提供的静电放电电路的具体结构及电路组成。

[0060] 图2为本发明实施例提供的静电放电电路的单元构成示意图，如图所示，所述静电保护电路包括检测单元1、耦合单元2和放电单元3，所述检测单元1、耦合单元2和放电单元3
并联连接于静电端与接地端之间；所述静电端为静电信号输入端，静电信号产生时从该端
口输入。

[0061] 所述检测单元1的输出端与所述耦合单元2的输入端耦接；所述耦合单元2的输出端与所述放电单元3的输入端耦接。

[0062] 所述检测单元1用于检测所述静电端与所述接地端之间的电信号，当所述检测单元1检测到静电信号时，检测结果为第一检测结果，所述检测单元1基于所述第一检测结果
输出用于控制所述耦合单元2导通的第一控制信号；

[0063] 可以理解的是，所述检测单元1在未检测到静电信号时，检测结果为第二检测结果，此时，所述检测单元1会基于所述第二检测结果输出用于保持所述耦合单元2关闭的第
三控制信号。

[0064] 这里，所述第一控制信号与所述第三控制信号的电平不同，例如，所述第一控制信号为逻辑高电平，所述第三控制信号为逻辑低电平。

[0065] 在一实施例中，所述检测单元1包括频率检测子单元11、电压检测子单元12和判断子单元13，所述频率检测子单元11、电压检测子单元12和判断子单元13并联连接于所述静
电端和所述接地端之间。

[0066] 所述频率检测子单元11的输出端与所述判断子单元13的输入端耦接；所述电压检测子单元12的输出端与所述判断子单元13的输入端耦接；所述判断子单元13的输出端与所
述耦合单元2的输入端耦接。

[0067] 所述频率检测子单元11用于检测静电端的电信号的频率特性，所述电压检测子单元12用于检测静电端的电信号的电压特性，所述判断子单元13用于根据所述频率检测子单
元11和所述电压检测子单元12的检测结果输出用于控制所述耦合单元导通和关闭的控制
信号。

[0068] 在该实施例中，所述第一检测结果包括第一检测信号和第二检测信号；所述第一检测信号由所述频率检测子单元11在检测到所述静电端的电信号的频率在静电信号的频
率范围内时输出；所述第二检测信号由所述电压检测子单元12在检测到所述静电端的电信
号的频率在静电信号的频率范围内时输出。

[0069] 需要说明的是，静电信号具有高频率高电压的特性，采用频率检测子单元检测所述静电端的电信号的频率特性，同时采用电压检测子单元检测所述静电端的电信号的电压
特性，如此，可以大大提高静电信号检测的准确性，降低静电保护电路误开启的机率。

[0070] 在一实施例中，所述第一检测信号为逻辑高电平，所述第二检测信号也为逻辑高电平。

[0071] 在实际应用中，所述逻辑高电平可以是指电压值大于3.3V或5V的电压，例如，电压值为6V的电压。

[0072] 图3为本发明实施例提供的频率检测子单元的电路图，所述频率检测子单元11包括第一电阻R1、第一电容C1和反相器，所述反相器由晶体管Q4和晶体管Q5组成。

[0073] 所述第一电阻R1的一端与所述静电端耦接，所述第一电阻R1的另一端与所述第一电容C1耦接；所述第一电容C1的一端与所述第一电阻耦接，所述第一电容C1的另一端与所
述接地端耦接。

[0074] 所述第一电阻R1和所述第一电容C1串联连接构成第一电阻电容耦合电路，调整所述第一电阻R1和所述第一电容C1的值，使所述第一电阻电容耦合电路的时间常数(RC值)在
1‑50纳秒之间；在一具体的实施方式中，所述第一电阻电容耦合电路的时间常数在20‑40纳
秒之间。

[0075] 所述第一电阻电容耦合电路与所述反相器并联连接于所述静电端与所述接地端之间；所述第一电阻R1和所述第一电容C1之间相互耦接的一端与所述反相器的输入端耦
接，所述反相器的输出端与所述判断子单元13的输入端耦接。

[0076] 可以理解的，所述第一电阻电容耦合电路的时间常数与频率检测子单元11能够检测到的静电信号频率范围有关，通过调整所述时间常数的大小，可以调整所述频率检测子
单元11所能够检测到的静电信号的频率范围。

[0077] 当所述静电端的电信号的频率在静电信号的频率范围之外时，所述第一电容C1与所述第一电阻R1相互耦接的一端的电压为逻辑高电平，即所述反相器的输入端的电压为逻
辑高电平；此时，反相器内的晶体管Q5导通，晶体管Q4截止，该反相器输出逻辑低电平。换言
之，所述频率检测子单元11在没有检测到静电信号时，所述频率检测子单元11输出逻辑低
电平。

[0078] 当所述静电端的电信号的频率在静电信号的频率范围之内时，所述第一电容C1与所述第一电阻R1相互耦接的一端的电压为逻辑低电平，即所述反相器的输入端的电压为逻
辑低电平；此时，反相器内的晶体管Q4导通，晶体管Q5截止，该反相器输出逻辑高电平。换言
之，所述频率检测子单元11在检测到静电信号时输出逻辑高电平，该逻辑高电平为第一控
制信号。

[0079] 在一实施例中，所述晶体管Q4和所述晶体管Q5为金属氧化物半导体场效应晶体管(Metal‑Oxide‑Semiconductor Field‑Effect Transistor，MOSFET)；具体的，所述晶体管
Q4为P型MOSFET，所述晶体管Q5为N型MOSFET。不限于此，所述晶体管Q4和晶体管Q5还可以为
绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，IGBT)。

[0080] 在一实施中，所述频率检测子单元11还包括第一开关管Q1，所述第一开关管Q1的栅极与所述反相器的输出端耦接，所述第一开关管Q1的漏极与所述静电端耦接，所述第一
开关管Q1的源极与所述反相器的输入端耦接。所述第一开关管Q1具有锁相的功能，用于保
持所述反相器输出的第一检测信号。

[0081] 图4为本发明实施例提供的电压检测子单元的电路图，如图所示，所述电压检测子单元12包括单向导通器件D1、第二电阻R2和第二开关管Q2；所述单向导通器件D1、第二电阻
R2和第二开关管Q2串联连接于所述静电端和所述接地端之间。

[0082] 所述单向导通器件D1的一端与所述静电端耦接，所述单向导通器件D1的另一端与所述第二电阻R2及所述判断子单元13的输入端耦接。

[0083] 在一实施例中，所述单向导通器件D1包括至少一个二极管，所述至少一个二极管串联之后，多个二极管的开启电压之和可以作为静电信号电压的下限值。换言之，通过控制
所述单向导通器件D1中二极管的数量，调整所述电压检测子单元12能够检测的静电电压范
围。

[0084] 在一具体的实施例中，所述单向导通器件D1包括的二极管的数量在1‑10之间；更具体的，所述单向导通器件D1包括7个二极管。

[0085] 所述第二电阻R2的一端与所述单向导通器件D1及所述判断子单元13的输入端耦接，所述第二电阻R2的另一端与所述第二开关管Q2耦接；

[0086] 所述第二开关管Q2的栅极和漏极连接并与所述第二电阻R2耦接，所述第二开关管Q2的源极与所述接地端耦接。此处，所述第二开关管Q2具有单向导通的作用，相当于一个二
极管。

[0087] 当所述静电端的电信号在静电信号的电压范围之外时，所述单向导通器件D1不导通，所述电压检测子单元12输出逻辑低电平。

[0088] 当所述静电端的电信号在静电信号的电压范围之内时，所述单向导通器件D1导通，所述电压检测子单元12输出逻辑高电平，即输出第二检测信号。

[0089] 在一实施例中，所述第二开关管Q2为N型的MOSFET。不限于此，所述晶体管第二开关管Q2还可以为IGBT。

[0090] 在其他实施例中，所述第二开关管Q2还可以为一二极管。

[0091] 继续参见图2，所述判断子单元13基于所述频率检测子单元11输出的所述第一检测信号和所述电压检测子单元12输出的所述第二检测信号输出用于控制所述耦合单元2导
通的所述第一控制信号。

[0092] 在一实施例中，所述判断子单元13包括逻辑与非门。

[0093] 在一实施例中，所述第一控制信号为逻辑低电平。

[0094] 在一实施例中，所述逻辑低电平可以是指电压值小于0.5V的电压，例如，电压值为0V的电压。

[0095] 图5为本发明实施例提供的判断子单元的电路图，如图所示，所述判断子单元13包括由晶体管Q6，晶体管Q7，晶体管Q8和晶体管Q9组成的逻辑与非门。

[0096] 所述判断子单元13的一个输入端与所述频率检测子单元11耦接，用于接收第一检测信号；所述判断子单元13的另一个输入端与所述电压检测子单元12耦接，用于接收第二
检测信号，所述判断子单元13的输出端与所述耦合单元2的输入端耦合。所述判断子单元13
基于所述第一检测信号和所述第二检测信号输出用于控制所述耦合单元2导通的所述第一
控制信号。

[0097] 可以理解的是，只有在所述频率检测子单元11和所述电压检测子单元12同时输出逻辑高电平时，所述判断子单元13才输出逻辑低电平，使所述耦合单元2导通。

[0098] 在一实施例中，所述晶体管Q6和所述晶体管Q7为P型的MOSFET，所述晶体管Q8和所述晶体管Q9为N型的MOSFET。

[0099] 本发明实施例采用频率检测子单元来检测静电端的电信号的频率特性，并采用电压检测子单元来检测静电端的电信号的电压特性，只有当所述电信号的频率在静电信号的
频率范围内，所述电信号的电压在所述静电信号的电压范围内时，所述判断子单元才输出
让所述耦合单元导通的第一控制信号。所述频率检测子单元和所述电压检测子单元的设置
可以更有效的判断静电端的电信号是否为静电信号，从而可以较大程度上避免所述静电保
护电路的误开启，改善了静电保护电路频繁误开启导致的各种问题。

[0100] 继续参见图2，所述耦合单元2接收所述第一控制信号，所述第一控制信号使所述耦合单元2导通，所述耦合单元2在导通后耦合输出第二控制信号。

[0101] 在一实施例中，所述第二控制信号为逻辑高电平。

[0102] 图6为本发明实施例提供的耦合单元的电路图，如图所示，所述耦合单元2包括第二电容C2、第三开关管Q3和第三电阻R3，所述第二电容C2、第三开关管Q3和第三电阻R3串联
连接于所述静电端与所述接地端之间。

[0103] 所述第二电容C2的一端与所述静电端耦接，所述第二电容C2的另一端与所述第三开关管Q3耦接；

[0104] 所述第三开关管Q3的栅极与所述检测单元1的输出端耦接，所述第三开关管Q3的源极与所述第二电容C2耦接，所述第三开关管Q3的漏极与所述第三电阻R3及所述放电单元
3的输入端耦接；

[0105] 所述第三电阻R3的一端与所述第三开关管Q3及所述放电单元3的输入端耦接，所述第三电阻R3的另一端与所述接地端耦接；

[0106] 所述第二电容C2和所述第三电阻R3在所述第三开关管Q3导通后构成第二电容电阻电路。

[0107] 在一实施例中，所述第二电阻电容耦合电路的时间常数在50纳秒至5000纳秒之间；在一具体的实施方式中，所述第二电阻电容耦合电路的时间常数在500纳秒至2000纳秒
之间。

[0108] 值得注意的是，本发明实施例所提供的第二电阻电容耦合电路在芯片正常工作时，其处于不导通的状态，从而，其较大的时间常数不会引起静电保护电路发生误开启或者
是弱开启等问题。

[0109] 参见图6，当所述检测单元1检测到静电信号输出逻辑低电平时，所述耦合单元2导通，输出逻辑高电平。

[0110] 当所述检测单元2未检测到静电信号输出逻辑高电平时，所述耦合单元2不导通，输出逻辑低电平。

[0111] 继续参见图2，所述放电单元3接收所述耦合单元2输出的所述第二控制信号，并在所述第二控制信号的作用下导通，将静电端的静电信号进行泄放。

[0112] 在一实施例中，所述放电单元3包括开关管，所述开关管的控制端与所述耦合单元2的输出端耦接，在接收到所述第二控制信号后，所述开关管导通，将静电信号导通至接地
端。在一具体实施方式中，所述开关管为P型MOSFET。

[0113] 图7为本发明实施例提供的放电单元的电路图，如图所示，所述放电单元3包括第四开关管Q4，所述放电单元3位于所述静电端与所述接地端之间，用于将所述静电端产生的
静电信号输出至接地端。所述放电单元3的输入端与所述耦合单元2的输出端耦接，用于接
收所述耦合单元2输出的第二控制信号。

[0114] 可以理解的是，由于横向扩散金属氧化物半导体(LDMOS)晶体管的漏源击穿电压通常较大，在一些实施例中，所述检测单元1、耦合单元2和放电单元3中的开关管中的至少
一个可以是LDMOS晶体管。特别地，所述放电单元3中的第四开关管为LDMOS管。

[0115] 图8为本发明实施例提供的静电保护电路的电路图，如图所示，当所述静电端出现电信号时，检测单元对所述电信号进行检测。

[0116] 当所述电信号的频率范围在静电信号的频率范围内时，所述第一电阻R1和所述第一电容C1相互耦接的一端为逻辑低电平，所述逻辑低电平经过反相器后变为逻辑高电平，
即第一检测信号。

[0117] 当所述电信号的电压范围在静电信号的电压范围内时，所述单向导通器件D1导通，所述单向导通器件D1和第二电阻R2相互耦接的一端输出逻辑高电平，即第二检测信号。

[0118] 所述第一检测信号和所述第二检测信号经过由晶体管Q6、晶体管Q7、晶体管Q8和晶体管Q9组成的逻辑与非门后，输出第一控制信号，该第一控制信号为逻辑低电平。

[0119] 所述第三开关管Q3接收所述第一控制信号后导通，所述第三开关管Q3与所述第三电阻R3相互耦接的一端输出第二控制信号，所述第二控制信号为逻辑高电平。

[0120] 所述第四开关管Q4接收所述第二控制信号后导通，将静电信号传导至接地端。

[0121] 本发明实施例提供的静电保护电路位于输入/输出和芯片内部电路之间，或者是位于电源与芯片内部电路之间，所述静电保护电路通过所述静电端与所述输入/输出或所
述电源相耦接。

[0122] 上述输入/输出通常为芯片的焊盘、引脚等，当人体或外界物体接触芯片的焊盘、引脚，在所述输入/输出产生静电信号时，由于所述静电保护电路位于所述输入/输出与芯
片内部电路之间，所述静电信号通过所述静电保护电路进行释放，使得芯片内部电路不会
承受非常大的静电放电电流，避免静电放电产生的高压对芯片内部电路造成损伤。

[0123] 应当理解，本申请说明书通篇中提到的“一实施例”、“一些实施例”、“其他实施例”、“可选的实施例”或“一具体实施例”意味着与实施例有关的特定特征、结构或特性包括
在本申请的至少一个实施例中。因此，在整个说明书各处出现的“一实施例”、“一些实施
例”、“其他实施例”、“可选的实施例”或“一具体实施例”未必一定指相同的实施例。此外，这
些特定的特征、结构或特性可以任意适合的方式结合在一个或多个实施例中。应理解，在本
申请的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执
行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。上
述本申请实施例序号仅仅为了描述，不代表实施例的优劣。

[0124] 以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护
范围之内。