一种CMOS带隙基准源电路

摘要

本发明提供一种CMOS带隙基准源电路，该CMOS带隙基准源电路，包括供电模块，带隙核心电路，电流源调整电路，带隙核心电路的输出反馈至电流源调整电路，并调整电流源调整电路的电流，供电模块根据调整后的电流源调整电路的输出对带隙核心电路进行调整，实现了该带隙电路的稳定输出；电路具有反馈的电路结构，能够实现自适应的稳定调节，使电路输出稳定的电压，且通过CMOS器件实现，其能够实现电路的高集成度、低噪声和高信噪比。

权利要求

1.一种CMOS带隙基准源电路，其特征在于，包括：供电模块、带隙核心电路、电流源调整电路，其中，带隙核心电路的输出反馈至电流源调整电路并调整电流源调整电路的电流，

所述供电模块根据调整后的电流源调整电路的输出对带隙核心电路进行调整，以实现带隙核心电路的稳定输出；

所述电流源调整电路包括，MOS管N3‑N10，MOS管P1‑P3，供电模块中的MOS管N1的漏极输出至MOS管P2的漏极、MOS管P1的漏极、MOS管P3的漏极以及MOS管N10的栅极，MOS管P1的源极连接MOS管N3的漏极，MOS管P2的源极连接至MOS管P3的栅极，MOS管P2的栅极连接至MOS管P1的栅极；MOS管P2的源极连接至MOS管N4的漏极，MOS管P3的源极连接至MOS管N5的漏极，带隙核心电路的电阻R9和电阻R10的连接端连接至MOS管N10的漏极，MOS管N10的源极连接至MOS管N9的漏极，MOS管N9的源极连接至MOS管N8的漏极，MOS管N8与MOS管N9的栅极相连并连接至MOS管P3的漏极，MOS管N8的源极连接至MOS管N7的漏极，MOS管N7的源极连接至MOS管N6的漏极，MOS管N6和MOS管N7的栅极相连并连接至MOS管N3、MOS管N4、MOS管N5的栅极，MOS管N3的源极、MOS管N4的源极、MOS管N5的源极、MOS管N6的源极接地。

2.根据权利要求1所述的CMOS带隙基准源电路，其特征在于，所述CMOS带隙基准源电路具有，MOS管N1和MOS管N2构成的供电模块，MOS管N1的源极和MOS管N2的源极相连，并连接至电源VCC，MOS管N1的栅极和MOS管N2的栅极相连，并连接至MOS管N2的漏极。

3.据权利要求1或2所述的CMOS带隙基准源电路，其特征在于，所述带隙核心电路，包括供电模块中的MOS管N2的漏极分别连接至电阻R1和电阻R2的一端，电阻R1的另一端连接至MOS管N11的源极，电阻R2的另一端连接至MOS管N12的源极，MOS管N11的漏极连接至电阻R4的一端，电阻R4的另一端分别连接至电阻R5、电阻R6和电阻R8的一端，电阻R5的另一端连接至放大器A1的反相端和MOS管N13的漏极，MOS管N13的栅极连接至电阻R6的另一端和MOS管N14的漏极，MOS管N13的源极和MOS管N14的源极相连，并连接至电阻R7的一端，MOS管N14的漏极连接至放大器A1的同相端，MOS管N14的栅极连接至电阻R8的一端，电阻R8和电阻R7的另一端接地；

放大器A1的输出连接至MOS管N11和MOS管N12的栅极，并连接至电阻R3的一端，电阻R3的另一端连接至电容C1的一端，电容C1的另一端连接至电阻R4的另一端；

MOS管N12的漏极经电阻R9和R10接地。

说明书

一种CMOS带隙基准源电路

技术领域

[0001] 本发明涉及一种模拟集成电路设计领域，特别是涉及一种CMOS带隙基准源电路。

背景技术

[0002] 现在的电子技术发展趋向于小型化以及集成化程度越来越高，特别是最新出现的穿戴式设备，其产品的大小越来越小，这就对电路的设计要求越来越高，一方面需要电路大
小足够小，另一方面需要电路的稳定性要足够高；而电源电路是电子电路中最常用的模拟
电路。在越是小的设备中越需要稳定的供电电路，以保证电路的稳定工作。

[0003] 由于可穿戴设备产品的体积小，其更加容易受到外部环境的影响，且电路集成化程度增加后受到其他部件的干扰，其稳定性和减小电源电路输出的噪声是需要解决的一个
问题，因此，如何设计出集成度高且电源输出稳定和噪声低的电路，是一项重要的电路设计
难题。

发明内容

[0004] 针对以上存在的问题，本发明的目的在于：提供一种CMOS带隙基准源电路，该电路能够解决现有的带隙基准源电路的输出不够稳定以及噪声较大的问题。

[0005] 为了实现上述目的，本发明采用如下技术方案：

[0006] 一种CMOS带隙基准源电路，其特征在于，包括供电模块，带隙核心电路，电流源调整电路，带隙核心电路的输出反馈至电流源调整电路，并调整电流源调整电路的电流，供电
模块根据调整后的电流源调整电路的输出对带隙核心电路进行调整，实现了该带隙电路的
稳定输出。

[0007] 该电路具有MOS管N1和MOS管N2构成的供电模块，MOS管N1的源极和MOS管N2的源极相连，并连接至电源VCC，MOS管N1的栅极和MOS管N2的栅极相连，并连接至MOS管N2的漏极；

[0008] 带隙核心电路包括供电模块中的MOS管N2的漏极分别连接至电阻R1和电阻R2的一端，电阻R1的另一端连接至MOS管N11的源极，电阻R2的另一端连接至MOS管N12的源极，MOS
管N11的漏极连接至电阻R4的一端，电阻R4的另一端分别连接至电阻R5、电阻R6和电阻R8的
一端，电阻R5的另一端连接至放大器A1的反相端和MOS管N13的漏极，MOS管N13的栅极连接
至电阻R6的另一端和MOS管N14的漏极，MOS管N13的源极和MOS管N14的源极相连，并连接至
电阻R7的一端，MOS管N14的漏极连接至放大器A1的同相端，MOS管N14的栅极连接至电阻R8
的一端，电阻R8和电阻R7的另一端接地；放大器A1的输出连接至MOS管N11和MOS管N12的栅
极，并连接至电阻R3的一端，电阻R3的另一端连接至电容C1的一端，电容C1的另一端连接至
电阻R4的另一端；MOS管N12的漏极经电阻R9和R10接地；

[0009] 电流源调整电路包括MOS管N3‑N10，MOS管P1‑P3，MOS管N1的漏极输出至MOS管P2的漏极、MOS管P1的漏极、MOS管P3的漏极以及MOS管N10的栅极，MOS管P1的源极连接MOS管N3的
漏极，MOS管P2的源极连接至MOS管P3的栅极，MOS管P2的栅极连接至MOS管P1的栅极；MOS管
P2的源极连接至MOS管N4的漏极，MOS管P3的源极连接至MOS管N5的漏极，带隙核心电路的电
阻R9和电阻R10的连接端连接至MOS管N10的漏极，MOS管N10的源极连接至MOS管N9的漏极，
MOS管N9的源极连接至MOS管N8的漏极，MOS管N8与MOS管N9的栅极相连并连接至MOS管P3的
漏极，MOS管N8的源极连接至MOS管N7的漏极，MOS管N7的源极连接至MOS管N6的漏极，MOS管
N6和MOS管N7的栅极相连并连接至MOS管N3、MOS管N4、MOS管N5的栅极，MOS管N3的源极、MOS
管N4的源极、MOS管N5的源极、MOS管N6的源极接地。

[0010] 有益效果

[0011] 本发明提供的一种CMO带隙基准源电路，能够输出稳定、低噪声的电源，与现有技术相比具有如下的有益效果：

[0012] 1、电路具有反馈的电路结构，能够实现自适应的稳定调节，使电路输出稳定的电压；

[0013] 2、电路中的模块通过CMOS实现，其能够实现电路的高集成度，以及电路的低噪声；

[0014] 3、该电路的电路结构简单，且该电路能够工作在较低的供电电压下，其漏电流小，具有较高的信噪比。

附图说明

[0015] 图1是本发明实施例的CMOS带隙基准源电路；

具体实施方式

[0016] 下面结合附图和具体实施方式对本发明的内容做进一步详细说明。

[0017] 附图1所示，一种CMOS带隙基准源电路，包括供电模块，带隙核心电路，电流源调整电路，带隙核心电路的输出反馈至电流源调整电路，并调整电流源调整电路的电流，供电模
块根据调整后的电流源电路的输出对带隙核心电路进行调整，实现了该带隙电路的稳定输
出。

[0018] 该电路具有MOS管N1和MOS管N2构成的供电模块，MOS管N1的源极和MOS管N2的源极相连，并连接至电源VCC，MOS管N1的栅极和MOS管N2的栅极相连，并连接至MOS管N2的漏极；

[0019] 带隙核心电路包括供电模块中的MOS管N2的的漏极分别连接至电阻R1和电阻R2的一端，电阻R1的另一端连接至MOS管N11的源极，电阻R2的另一端连接至MOS管N12的源极，
MOS管N11的漏极连接至电阻R4的一端，电阻R4的另一端分别连接至电阻R5、电阻R6和电阻
R8的一端，电阻R5的另一端连接至放大器A1的反相端和MOS管N13的漏极，MOS管N13的栅极
连接至电阻R6的另一端和MOS管N14的漏极，MOS管N13的源极和MOS管N14的源极相连，并连
接至电阻R7的一端，MOS管N14的漏极连接至放大器A1的同相端，MOS管N14的栅极连接至电
阻R8的一端，电阻R8和电阻R7的另一端接地；放大器A1的输出连接至MOS管N11和MOS管N12
的栅极，并连接至电阻R3的一端，电阻R3的另一端连接至电容C1的一端，电容C1的另一端连
接至电阻R4的另一端；MOS管N12的漏极经电阻R9和R10接地；

[0020] 电流源调整电路包括MOS管N3‑N10，MOS管P1‑P3，MOS管N1的漏极输出至MOS管P2的漏极、MOS管P1的漏极、MOS管P3的漏极以及MOS管N10的栅极，MOS管P1的源极连接MOS管N3的
漏极，MOS管P2的源极连接至MOS管P3的栅极，MOS管P2的栅极连接至MOS管P1的栅极；MOS管
P2的源极连接至MOS管N4的漏极，MOS管P3的源极连接至MOS管N5的漏极，带隙核心电路的电
阻R9和电阻R10的连接端连接至MOS管N10的漏极，MOS管N10的源极连接至MOS管N9的漏极，
MOS管N9的源极连接至MOS管N8的漏极，MOS管N8与MOS管N9的栅极相连并连接至MOS管P3的
漏极，MOS管N8的源极连接至MOS管N7的漏极，MOS管N7的源极连接至MOS管N6的漏极，MOS管
N6和MOS管N7的栅极相连并连接至MOS管N3、MOS管N4、MOS管N5的栅极，MOS管N3的源极、MOS
管N4的源极、MOS管N5的源极、MOS管N6的源极接地。

[0021] 上述的MOS管N3、MOS管N4、MOS管N5、MOS管N6、MOS管N7、MOS管N8、MOS管N9、MOS管N10、全部描述时简写MOS管N3‑N10。MOS管P1、MOS管P2、MOS管P3全部描述时简写MOS管P1‑
P3。

[0022] 上述实施例只是为了说明本发明的技术构思及特点，其目的是在于让本领域内的普通技术人员能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡
是根据本发明内容的实质所做出的等效的变化或修饰，都应涵盖在本发明的保护范围内。