本发明公开了一种改善电流舵型DAC线性度的电流源及一种DAC，包括：带有正负阻并联结构的两组电流源管(Mn1、Mn3，Mn2、Mn4)、两只共栅管(Mcas)、两组差分开关管(Msw)；所述两组电流源管由正阻部件(Mn1、Mn4)、负阻部件(Mn2、Mn3)交叉耦合并联形成；所述正阻部件、负阻部件的漏极分别与两只共栅管的源极连接；所述两只共栅管的漏极分别连接到两组差分开关管的源极。本发明极大提升DAC电流源的输出阻抗，减小非理想输出阻抗带来非线性问题的影响，可大大改善由于有限输出阻抗带来的非线性失真问题；可节省电压空间，不需要额外的放大器电路，减小整体电路的复杂度并节约功耗。
1.一种改善电流舵型DAC线性度的电流源，其特征在于，包括：带有正负阻并联结构的两组电流源管(Mn1、Mn3，Mn2、Mn4)、两只共栅管(Mcas)、两组差分开关管(Msw)；
所述两组电流源管(Mn1、Mn3，Mn2、Mn4)由正阻部件(Mn1、Mn4)、负阻部件(Mn2、Mn3)交叉耦合并联形成；
所述正阻部件(Mn1、Mn4)、负阻部件(Mn2、Mn3)的漏极分别与两只共栅管(Mcas)的源极连接；所述两只共栅管(Mcas)的栅极分别与同一个偏置电压连接；
所述两只共栅管(Mcas)的漏极分别连接到两组差分开关管(Msw)的源极；每组的两个差分开关管(Msw)的漏极都分别与共同的输出节点(Outp、Outn)连接；所述两组差分开关管(Msw)的栅极分别与控制电压信号连接；
所述正阻部件包括第一晶体管(Mn1)、第四晶体管(Mn4)，所述负阻部件包括第二晶体管(Mn2)、第三晶体管(Mn3)；
所述第二晶体管(Mn2)的栅极连接到第一晶体管(Mn1)的漏极和栅极，第二晶体管(Mn2)的漏极连接到第四晶体管(Mn4)的漏极和栅极；
所述第三晶体管(Mn3)的栅极连接到第四晶体管(Mn4)的漏极和栅极，第三晶体管(Mn3)的漏极连接到第一晶体管(Mn1)的漏极和栅极；
所述第一晶体管(Mn1)、第二晶体管(Mn2)、第三晶体管(Mn3)和第四晶体管(Mn4)的源极分别接地。
2.如权利要求1所述的改善电流舵型DAC线性度的电流源，其特征在于，所述第一晶体管(Mn1)和第四晶体管(Mn4)的跨导一致，所述第二晶体管(Mn2)和第三晶体管(Mn3)的跨导一致。
3.如权利要求1所述的改善电流舵型DAC线性度的电流源，其特征在于，四个并联晶体管及其外围电路之间的连接关系设置使得电流源输出阻抗为四个并联晶体管跨导之差的倒数，其中一组输出节点阻抗的计算公式为： gm1和gm3分别为并联晶体管的跨导，gds1和gds3分别为并联晶体管的小信号输出阻抗的倒数。
4.如权利要求3所述的改善电流舵型DAC线性度的电流源，其特征在于，将四个并联晶体管均设置为原电流源晶体管(Mcs)的一半宽长比，通过调节其中一个并联晶体管的宽减小跨导差。
5.一种改善电流舵型DAC线性度的电流源，其特征在于，包括：带有正负阻并联结构的两组电流源管(Mn1、Mn3，Mn2、Mn4)、两只共栅管(Mcas)、两组差分开关管(Msw)；
所述两组电流源管(Mn1、Mn3，Mn2、Mn4)由正阻部件(Mn1、Mn4)、负阻部件(Mn2、Mn3)交叉耦合并联形成；
所述正阻部件(Mn1、Mn4)、负阻部件(Mn2、Mn3)分别与两组差分开关管(Msw)的源极连接；
所述正阻部件包括第一晶体管(Mn1)、第四晶体管(Mn4)，所述负阻部件包括第二晶体管(Mn2)、第三晶体管(Mn3)；
所述第二晶体管(Mn2)的栅极连接到第一晶体管(Mn1)的漏极和栅极，第二晶体管(Mn2)的漏极连接到第四晶体管(Mn4)的漏极和栅极；
所述第三晶体管(Mn3)的栅极连接到第四晶体管(Mn4)的漏极和栅极，第三晶体管(Mn3)的漏极连接到第一晶体管(Mn1)的漏极和栅极；
所述第一晶体管(Mn1)、第二晶体管(Mn2)、第三晶体管(Mn3)和第四晶体管(Mn4)的源极分别接地。
6.如权利要求5所述的改善电流舵型DAC线性度的电流源，其特征在于，所述第一晶体管(Mn1)和第四晶体管(Mn4)的跨导一致，所述第二晶体管(Mn2)和第三晶体管(Mn3)的跨导一致。
7.如权利要求5所述的改善电流舵型DAC线性度的电流源，其特征在于，四个并联晶体管及其外围电路之间的连接关系设置使得电流源输出阻抗为四个并联晶体管跨导之差的倒数，其中一组输出节点阻抗的计算公式为： gm1和gm3分别为并联晶体管的跨导，gds1和gds3分别为并联晶体管的小信号输出阻抗的倒数。
8.如权利要求7所述的改善电流舵型DAC线性度的电流源，其特征在于，将四个并联晶体管均设置为原电流源晶体管(Mcs)的一半宽长比，通过调节其中一个并联晶体管的宽减小跨导差。
9.一种改善线性度的电流舵型DAC，包括电流源阵列，其特征在于，所述电流源阵列包括如权利要求1‑8任一所述的电流源。
一种改善电流舵型DAC线性度的电流源及一种DAC
技术领域
[0001] 本发明涉及混合信号电路领域，特别是涉及一种带有负阻结构的提升DAC(数模转换器)电流源输出阻抗的电流源及应用该电流源的DAC。
背景技术
[0002] 在通信领域中，数模转换器(DAC)是一个非常重要的模块，被广泛应用于各个领域。在射频系统中，它是发射机的重要组成部分，将数字信号转换为模拟信号进行信号的传输。在广泛应用于各种电子仪器领域的直接数字频率合成(DDS)系统中，DAC是其核心模块，负责将相位查找后的数字信号转换为模拟信号实现函数波形的构建与输出。随着通信技术的不断更新换代，速度更快，精度更高也就成为了DAC的一个主流发展方向。
[0003] 电流舵型(current steering)DAC是目前高速高精度DAC的主流架构，图1A所示为一个的电流舵型DAC简单示意。该DAC主要由高速信号接口LVDS、二进制码‑温度计码数字解码器、锁存器、基准电压源、电压转电流电路以及电流源阵列等部分组成。由于高速传输数据的要求，通常会采用低摆幅的数字输入信号，并在高速信号接口LVDS的接收端接收，将其在DAC内部成为全摆幅的二进制输入数字信号。
[0004] 对于电流舵型DAC，输入的二进制数字信号通常会以两种编码形式的控制信号来控制电流源阵列输出对应的模拟信号。一种编码是二进制码，具有硬件成本低，面积小的优点，但是单调性差，高分辨率失配严重。另外一种是温度计码，相对于二进制码精度更高，但面积成本也会更高。因此，对于高分辨率的高速DAC，通常会采取两种编码形式相结合的形式，选择合适的分段形式得到适合设计指标的编码结构。因此对于分段式结构的DAC经过数字信号接口的二进制数字信号，会分成两路分别通过二进制码‑温度计码的解码器和延时模块后输入到下一级的开关驱动电路中。开关驱动电路根据输入的编码信号，产生合适的差分控制信号，驱动电流源开关产生输出电流，并由负载电阻转化为输出的模拟电压信号。
[0005] 高速DAC的一个重要的指标就是谐波失真比(SFDR)，这一指标反映了DAC输出的谐波失真的程度。DAC的失真谐波的一个重要原因是由于其输出级的电流源并非是理想的电流源，其输出阻抗并不是无限的，因此不可避免的会产生非线性失真。对于单端输出的DAC，二次谐波的的影响最大。采用差分的输出形式可以有效的抑制偶数次谐波的影响。最大谐波失真变为较小的奇数次谐波，三次谐波影响通常最大。在低频情况下，DAC的设计精度越高，为了达到对应的谐波失真(SFDR)指标所需要的电流源输出阻抗就会越高。对于高频情况，由于寄生电容的存在，输出阻抗会进一步恶化，非线性失真会变得更加严重。为了尽量减小失真影响，电流源的输出阻抗应该是越高越好，因此高速高精度的DAC的一个重要的问题就是，如何设计优化合适的电流源，以得到足够的输出阻抗，避免过大的非线性谐波失真的影响。
[0006] 现有技术之一通常在DAC的设计中会采用常用的共源共栅的电流源的设计结构来提高输出阻抗，如图1B所示的DAC电流源阵列结构，其中，Mcs是电流源管，Mcas是提升阻抗的共源共栅管，Msw是被二进制码或温度计码控制的开关管，当这些管子都工作在饱和区时，相当于两级共源共栅结构。这种结构可以成倍地提升电流源的输出阻抗，但在很多高速高精度的DAC的应用场景中这种结构的输出阻抗依然不满足设计要求，因此在这种电流源共源共栅的结构基础上，有些设计在开关和输出级之间再添加一级cascode(共源共栅结构)以便能够达到输出阻抗的要求，代价是多级的cascode结构会占据很大的电压空间。
[0007] 另一种现有技术(Fang‑Jie Luo,Yong‑Sheng Yin,Shang‑Quan Liang and Ming‑Lun Gao,"Current switch driver and current source designs for high‑speed current‑steering DAC,"2008 2nd International Conference on Anti‑counterfeiting,Security and Identification,Guiyang,2008,pp.364‑367,doi:10.1109/IWASID.2008.4688421.)采用放大器常用的gain boosting技术(增益提高技术)，在电流源管和共源共栅管的基础上添加放大器形成gain boosting的结构，将共源共栅结构的输出阻抗再提升放大器增益的倍数,由于需要额外的放大器电路，整体电路较为复杂且功耗较大。
发明内容
[0008] 为了弥补上述现有技术非线性失真较大的不足，本发明提出一种改善电流舵型DAC线性度的电流源及应用该电流源的DAC。
[0009] 本发明的技术问题通过以下的技术方案予以解决：本发明提出一种改善电流舵型DAC线性度的电流源，包括：带有正负阻并联结构的两组电流源管、两只共栅管、两组差分开关管；所述两组电流源管由正阻部件、负阻部件交叉耦合并联形成；所述正阻部件、负阻部件的漏极分别与两只共栅管的源极连接；所述两只共栅管的漏极分别连接到两组差分开关管的源极。
[0010] 在一些实施例中，所述正阻部件包括第一晶体管、第四晶体管，所述负阻部件包括第二晶体管、第三晶体管；其中，所述第一晶体管和第四晶体管组成一对差分晶体管；所述第二晶体管的栅极连接到第一晶体管的漏极和栅极，第二晶体管的漏极连接到第四晶体管的漏极和栅极；所述第三晶体管的栅极连接到第四晶体管的漏极和栅极，第三晶体管的漏极连接到第一晶体管的漏极和栅极。
[0011] 在一些实施例中，所述第一晶体管和第四晶体管的跨导一致，所述第二晶体管和第三晶体管的跨导一致。
[0012] 在一些实施例中，四个并联晶体管及其外围电路之间的连接关系设置使得电流源输出阻抗为四个并联晶体管跨导之差的倒数，其中一组输出节点阻抗的计算公式为：gm1和gm3分别为并联晶体管的跨导，gds1和gds3分
别为并联晶体管的小信号输出阻抗的倒数。
[0013] 在一些实施例中，将四个并联晶体管均设置为原电流源晶体管的一半宽长比，通过调节其中一个并联晶体管的宽减小跨导差。
[0014] 本发明还提出一种改善电流舵型DAC线性度的电流源，包括：带有正负阻并联结构的两组电流源管、两只共栅管、两组差分开关管；所述两组电流源管由正阻部件、负阻部件交叉耦合并联形成；所述正阻部件、负阻部件分别与两组差分开关管的源极连接。
[0015] 在一些实施例中，所述正阻部件包括第一晶体管、第四晶体管，所述负阻部件包括第二晶体管、第三晶体管；其中，所述第一晶体管和第四晶体管组成一对差分晶体管；所述第二晶体管的栅极连接到第一晶体管的漏极和栅极，第二晶体管的漏极连接到第四晶体管的漏极和栅极；所述第三晶体管的栅极连接到第四晶体管的漏极和栅极，第三晶体管的漏极连接到第一晶体管的漏极和栅极。
[0016] 在一些实施例中，所述第一晶体管和第四晶体管的跨导一致，所述第二晶体管和第三晶体管的跨导一致。
[0017] 在一些实施例中，四个并联晶体管及其外围电路之间的连接关系设置使得电流源输出阻抗为四个并联晶体管跨导之差的倒数，其中一组输出节点阻抗的计算公式为：gm1和gm3分别为并联晶体管的跨导，gds1和gds3分
别为并联晶体管的小信号输出阻抗的倒数。
[0018] 在一些实施例中，将四个并联晶体管均设置为原电流源晶体管的一半宽长比，通过调节其中一个并联晶体管的宽减小跨导差。
[0019] 本发明还提出一种改善线性度的电流舵型DAC，包括电流源阵列，所述电流源阵列包括上述任一所述的电流源。
[0020] 本发明与现有技术对比的有益效果包括：本发明基于非理想电流源的输出阻抗并非无穷大，有限的输出阻抗的电流源会产生一个失配电流，在输出端就会产生一个频率与输入频率成倍数关系的失真谐波，同时电流源的输出阻抗越大这种失配电流带来的谐波失真就会越小的科学现象，提出一种带有交叉耦合并联负阻部件的DAC电流源，存在正负阻并联，通过调节正负阻的绝对值差值可以得到不同的输出阻抗阻值，理论上可以实现无穷大的输出电阻，可以极大地提升DAC电流源的输出阻抗，减小了非理想输出阻抗带来的非线性问题的影响，可以大大改善由于有限输出阻抗带来的非线性失真问题；相对现有的叠加共源共栅结构，节省了电压空间同时对于输出阻抗提升也大得多；而相对于增益提高结构，不需要额外的放大器电路，减小了整体电路的复杂度并节约了功耗。
附图说明
[0021] 图1A是现有技术中带有共栅结构电流源的电流舵DAC结构示意图。
[0022] 图1B是现有技术中电流舵DAC中带有共栅结构的电流源结构示意图。
[0023] 图2是本发明实施例的改善电流舵型DAC线性度的方法的交叉耦合负阻结构示意图。
[0024] 图3是本发明实施例的改善电流舵型DAC线性度的方法的带有负阻补偿的电流舵DAC示意图(带共栅管)。
[0025] 图4是本发明实施例的改善电流舵型DAC线性度的方法的带有负阻补偿的电流舵DAC示意图(无共栅管)。
[0026] 图5是本发明实施例的改善电流舵型DAC线性度的方法的三种情况下输出阻抗随频率变化曲线图。
具体实施方式
[0027] 下面对照附图并结合优选的实施方式对本发明作进一步说明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
[0028] 本发明提出了一种带有并联负阻结构的DAC电流源的设计方法。基本原理是将在原有的阻抗上替换并联一个负阻抗部件(例如负阻抗晶体管)，通过并联电阻的特点，将输出阻抗转化为正负阻抗之和的倒数，正负阻抗绝对值越接近，并联阻抗就会越大。所以在本发明中我们在通常的DAC的电流源晶体管基础上替换并联一个负阻抗部件，具体做法是将接成并联正负阻结构的两组电流源管的正阻部件、负阻部件的漏极分别与两只共栅管的源极连接；所述两只共栅管的漏极分别连接到两组差分开关管的源极。此时电流源的输出阻抗不再由电流源晶体管本身的输出阻抗所决定，而是与两路晶体管的跨导之差成反比，理论上通过这种做法可以将跨导之差调整到无限接近，得到一个无穷大地输出阻抗。由于实际工艺等条件的限制，无限的输出阻抗难以到达，但可以通过调节并联管的尺寸得到一个很小的跨导差，由此产生的并联输出阻抗依然较之前的单管情况有数倍的提升。通过这种方法极大地提升DAC电流源的输出阻抗，减小了非理想输出阻抗带来的非线性问题的影响。
[0029] 本发明提出了一种带有并联正负阻部件结构的电流源，这种电流源通过采用漏极交叉耦合的连接方式在单管电流源的基础上引入了并联的负数阻抗从而大大提升电流源的输出节点阻抗。图2代表了一种交叉耦合连接的并联负阻部件结构，其中包含了四个晶体管。将这一方案应用于图1B中的带有共源共栅结构的电流源单元中，如图3所示带有共栅管的电流舵DAC示意，该电流源包括：带有正负阻并联结构的两组电流源管、两只共栅管、两组差分开关管；所述两组电流源管由正阻部件、负阻部件交叉耦合并联形成；所述正阻部件、负阻部件的漏极分别与两只共栅管的源极连接；所述两只共栅管的漏极分别连接到两组差分开关管的源极。所述正阻部件包括第一晶体管、第四晶体管，所述负阻部件包括第二晶体管、第三晶体管；其中，所述第一晶体管和第四晶体管组成一对差分晶体管，其差分电阻为正；第二晶体管和第三晶体管将第一晶体管和第四晶体管的漏极和栅极进行交叉耦合，其差分电阻为负；所述第二晶体管的栅极连接到第一晶体管的漏极和栅极，第二晶体管的漏极连接到第四晶体管的漏极和栅极；所述第三晶体管的栅极连接到第四晶体管的漏极和栅极，第三晶体管的漏极连接到第一晶体管的漏极和栅极。所述第一晶体管和第四晶体管的跨导一致，所述第二晶体管和第三晶体管的跨导一致。
[0030] 本发明还提出一种无共栅管的电流源，如图4所示，该电流源包括：带有正负阻并联结构的两组电流源管、两组差分开关管；所述两组电流源管由正阻部件、负阻部件交叉耦合并联形成；所述正阻部件、负阻部件分别与两组差分开关管的源极连接。所述正阻部件包括第一晶体管、第四晶体管，所述负阻部件包括第二晶体管、第三晶体管；其中，所述第一晶体管和第四晶体管组成一对差分晶体管，其差分电阻为正；第二晶体管和第三晶体管将第一晶体管和第四晶体管的漏极和栅极进行交叉耦合，其差分电阻为负；所述第二晶体管的栅极连接到第一晶体管的漏极和栅极，第二晶体管的漏极连接到第四晶体管的漏极和栅极；所述第三晶体管的栅极连接到第四晶体管的漏极和栅极，第三晶体管的漏极连接到第一晶体管的漏极和栅极。所述第一晶体管和第四晶体管的跨导一致，所述第二晶体管和第三晶体管的跨导一致。
[0031] 由于存在正负阻并联，因此通过调节正负阻的绝对值差值可以得到不同的阻值，理论上可以实现无穷大的输出电阻。四个并联晶体管及其外围电路之间的连接关系设置使得电流源输出阻抗为四个并联晶体管跨导之差的倒数，其中一组的输出节点的阻抗可以表示为：
[0032]
[0033] gm1和gm3分别是第一晶体管和第三晶体管的跨导，gds1和gds3分别表示第一晶体管和第三晶体管的小信号输出阻抗的倒数，gds1和gds3相对于gm1和gm3是小量可以近似省略。第一晶体管和第三晶体管两管形成了一组带有负阻的并联结构，图2的Mn1和Mn3是负阻结构示意图，图3和图4的Mn1和Mn3是一对并联负阻的晶体管，相当于图1B结构中的Mcs原电流源管拆分成两个尺寸为一半的管子。
[0034] 表达式中，输出阻抗最终可近似表示为Mn1和Mn3两管的跨导之差的倒数。可以看到当Mn1和Mn3的跨导接近时，输出节点的阻抗可以在理论上可以达到无穷大。在高输出阻抗下，并联的两个管子的参数以及工作状态几乎是一样的。流值。将四个并联晶体管都设置为原单管电流源共栅管的一半宽长比，即将并联负阻晶体管的宽度设置为原电流源晶体管宽度的一半，并联负阻晶体管的长度与原电流源晶体管的长度一样。通过实际仿真对其中一个并联晶体管的宽进行微调可以达到原输出阻抗数倍的输出阻抗值，即通过调节其中一组的一个并联负阻晶体管的宽减小跨导差。
[0035] 如图5所示显示的DAC电流源的输出阻抗随频率变化的曲线，横轴表示频率，纵轴表示输出阻抗；经过在40nm工艺下的仿真验证数据，表明并联负阻抗的结构在较低频率下可以达到原单管电流源输出阻抗的几百倍之高。
[0036] 曲线L1代表了图3所示的添加共源共栅结构的带负阻的电流源结构的输出阻抗曲线，当频率为643.278Hz时，其输出阻抗为829.647MΩ；曲线L2代表了图4所示的未添加共源共栅结构的带负阻的电流源结构输出阻抗曲线，当频率为643.278Hz时，其输出阻抗为38.7718MΩ；曲线L3代表了图1所示的现有共源共栅结构的输出阻抗曲线，当频率为
643.278Hz时，其输出阻抗为1.52048MΩ；可见，添加共源共栅结构的带负阻的电流源将输出阻抗提升了400多倍；未添加共源共栅结构的带负阻的电流源也可以将输出阻抗提升几十倍，同时此结构少了一级cascode管会缓解电压空间的问题，很适合在低电压供电的场景使用。本发明提出的带有并联负阻部件的电流源，可以大大改善由于有限输出阻抗带来的非线性失真问题，而且不需要额外的电路，无需增加电路功耗。
[0037] 本发明还提出一种改善线性度的电流舵型DAC，包括电流源阵列，所述电流源阵列包括上述任一所述的电流源。以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的技术人员来说，在不脱离本发明构思的前提下，还可以做出若干等同替代或明显变型，而且性能或用途相同，都应当视为属于本发明的保护范围。
