扫描与发光驱动电路、扫描与发光驱动系统、显示面板

摘要

本申请提供一种体积较小、成本较低的扫描与发光驱动电路、扫描与发光驱动电路，以及本申请提供的包含前述扫描与发光驱动电路的显示面板满足窄边框、高屏占比的设计需求。扫描与发光驱动电路包括第一控制电路、第二控制电路、扫描驱动输出电路与发光驱动输出电路。第一控制电路电性连接扫描驱动输出电路与发光驱动输出电路，用于在一个扫描周期内的数据写入时间段控制扫描驱动输出电路输出扫描信号。第二控制电路电性连接发光驱动输出电路，用于在扫描周期内的发光时间段控制发光驱动输出电路输出发光信号。

权利要求

1.一种扫描与发光驱动电路，其特征在于，包括第一控制电路、第二控制电路、扫描驱动输出电路与发光驱动输出电路,所述第一控制电路电性连接所述扫描驱动输出电路与发光驱动输出电路，用于在一个扫描周期内的数据写入时间段控制所述扫描驱动输出电路输出扫描信号，所述扫描信号用于控制像素单元接收图像数据；

所述第二控制电路电性连接所述发光驱动输出电路，用于在所述扫描周期内的发光时间段控制所述发光驱动输出电路输出发光信号，所述发光信号用于控制所述像素单元显示所述图像数据的时间；

所述第一控制电路通过下拉节点与所述扫描驱动输出电路电性连接以及还通过上拉节点与所述发光驱动输出电路电性连接；

在所述数据写入时间段，所述第一控制电路接收第一时钟信号，并依据所述第一时钟信号调节所述下拉节点的电位以及上拉节点的电位，所述发光驱动输出电路在所述上拉节点的电位的控制下接收第二时钟信号，并且依据所述第二时钟信号输出所述发光信号中的第二参考电压，所述第二参考电压用于控制所述像素单元停止显示所述图像数据；

所述第二控制电路通过上拉节点与所述发光驱动输出电路电性连接，在所述发光时间段，所述第二控制电路接收第三时钟信号，并依据所述第三时钟信号调节所述上拉节点的电位，所述发光驱动输出电路在所述上拉节点的电位的控制下输出所述发光信号中的第一参考电压，所述第一参考电压用于控制所述像素单元显示所述图像数据的时间。

2.根据权利要求1所述的扫描与发光驱动电路，其特征在于，

所述扫描驱动输出电路在所述下拉节点的电位的控制下接收预启动扫描信号与第二时钟信号，并且依据所述预启动扫描信号与所述第二时钟信号输出所述扫描信号。

3.根据权利要求2所述的扫描与发光驱动电路，其特征在于，所述第二控制电路还通过所述下拉节点与所述扫描驱动输出电路电性连接；

在所述发光时间段，所述第二控制电路接收所述第三时钟信号，并依据所述第三时钟信号调节所述下拉节点的电位；

在所述发光时间段，所述扫描驱动输出电路在所述下拉节点的电位的控制下停止输出所述扫描信号。

4.根据权利要求3所述的扫描与发光驱动电路，其特征在于，

当所述上拉节点的电压为第二电位时，所述第一控制电路控制所述下拉节点的电压为第一电位；

当所述上拉节点的电压为第一电位时，通过连接于所述上拉节点与下拉节点之间的第一反相电路控制所述下拉节点为第二电位。

5.根据权利要求4所述的扫描与发光驱动电路，其特征在于，所述发光驱动输出电路包括：发光上拉输出电路，所述发光上拉输出电路的控制端电性连接于所述上拉节点，输入端电性连接所述第一参考电压端，所述第一参考电压端用于提供所述第一参考电压，所述发光上拉输出电路的输出端用于输出所述发光信号，在所述发光时间段，在所述上拉节点的电位的控制下，所述发光上拉输出电路的输出端输出所述第一参考电压；

发光下拉输出电路，所述发光下拉输出电路的控制端电性连接所述下拉节点，输入端电性连接于第二参考电压端，所述第二参考电压端用于提供所述第二参考电压，在所述数据写入时间段，在所述下拉节点的电位的控制下，所述发光下拉输出电路的输出端输出所述第二参考电压，所述发光信号包括所述第一参考电压与所述第二参考电压。

6.根据权利要求5所述的扫描与发光驱动电路，其特征在于，扫描驱动输出电路包括：

扫描上拉输出电路，所述扫描上拉输出电路的控制端电性连接于所述上拉节点，输入端电性连接所述第二参考电压端，在所述发光时间段，在所述上拉节点的电位的控制下，所述扫描上拉输出电路的输出端输出第四参考电压，所述第四参考电压用于控制所述像素单元停止接收所述图像数据；

扫描下拉输出电路，所述扫描下拉输出电路的控制端电性连接所述下拉节点，输入端电性连接第二时钟端以接收所述第二时钟信号，输出端电性连接所述扫描信号输出端，在所述数据写入时间段，在所述下拉节点的电位的控制下，所述扫描上拉输出电路的输出端输出第三参考电压，所述第三参考电压用于控制所述像素单元接收所述图像数据；

所述扫描信号包括所述第三参考电压与所述第四参考电压。

7.根据权利要求6所述的扫描与发光驱动电路，其特征在于，所述扫描与发光驱动电路还包括脉宽控制电路，所述脉宽控制电路电性连接于所述发光驱动输出电路，用于控制所述发光信号中所述发光上拉输出单元输出所述第一参考电压的频率以及控制所述发光下拉输出单元输出所述第二参考电压的频率，且所述第一参考电压与所述第二参考电压输出的频率相同并在所述发光时间段内的输出所述第一参考电压的次数大于1。

8.根据权利要求7所述的扫描与发光驱动电路，其特征在于，所述脉宽控制电路包括第一脉宽控制电路与第二脉宽控制电路；

第一脉宽控制电路的控制端接收具有第一占空比的第一脉宽信号，输入端电性连接所述第一参考电压端，输出端电性连接所述发光上拉输出电路；所述第一脉宽控制电路在第一脉宽信号控制下导通，在所述发光时间段，当所述第一脉宽控制电路导通时，所述第一参考电压经由所述第一脉宽控制电路并从所述发光上拉输出电路的输出端输出；

第二脉宽控制电路的控制端接收具有第二占空比的第二脉宽信号，输入端电性连接所述第二参考电压端，输出端电性连接所述发光下拉输出电路，所述第二脉宽控制电路在第二脉宽信号控制下导通，在所述数据写入时间段，当所述第二脉宽控制电路导通时，所述第二参考电压经由所述第二脉宽控制电路并从所述发光下拉输出电路的输出端输出；

所述第一占空比与所述第二占空比之和为1，所述第一脉宽信号与所述第二脉宽信号的相位相反。

9.根据权利要求8所述的扫描与发光驱动电路，其特征在于，

所述第一脉宽控制电路包括第一脉冲晶体管，所述第一脉冲晶体管的栅极接收所述第一脉冲控制信号，所述第一脉冲晶体管的源极电性连接所述第一参考电压端，所述第一脉冲晶体管的漏极电性连于所述发光上拉输出电路的输入端；

所述第二脉宽控制电路包括第二脉冲晶体管，所述第二脉冲体管的栅极接收所述第二脉冲控制信号，所述第二脉冲晶体管的源极电性连接所述第二参考电压端，所述第二脉冲体管的漏极电性连于所述发光下拉输出电路的输出端。

10.根据权利要求9所述的扫描与发光驱动电路，其特征在于，所述扫描与发光驱动电路还包括复位电路，所述复位电路电性连接在所述上拉节点与所述下拉节点之间，用于在复位时间段控制所述上拉节点的电位，以使所述发光驱动输出电路停止所述发光信号，以及控制所述下拉节点的电位，以使所述扫描驱动输出电路停止输出扫描信号。

11.根据权利要求9所述的扫描与发光驱动电路，其特征在于，

所述第一控制电路包括第一晶体管、第三晶体管与第一电容；

所述第一晶体管的栅极用于接收所述第一时钟信号，所述第一晶体管的漏极电性连接于所述下拉节点；

所述第三晶体管的源极电性连接至第二参考电压端以接收所述第二参考电压，所述第三晶体管的漏极电性连于所述上拉节点；

所述第一电容电性连接于所述第一时钟信号端与所述上拉节点之间。

12.根据权利要求11所述的扫描与发光驱动电路，其特征在于，

所述第二控制电路包括双栅极晶体管，其中，所述双栅极晶体管的两个栅极均电性连接第三时钟终端以接收所述第三时钟信号，所述双栅极晶体管的源极电性连接于所述第一参考电压端，所述双栅极晶体管的漏极电性连接于所述上拉节点。

13.根据权利要求11所述的扫描与发光驱动电路，其特征在于，

所述发光上拉输出电路包括第四晶体管，所述发光下拉输出电路包括第五晶体管与第二电容；

所述第四晶体管的栅极电性连接所述发光上拉输出电路的控制端，所述第四晶体管的源极电性连于所述发光上拉输出电路的输入端，所述第四晶体管的漏极电性连接于所述发光上拉输出电路的输出端；

所述第五晶体管的栅极电性连接所述发光下拉输出电路的控制端，所述第四晶体管的源极电性连于所述发光下拉输出电路的输入端，所述第五晶体管的漏极电性连接于所述发光下拉输出电路的输出端；

所述第二电容电性连接于所述下拉节点与所述第二参考电压端之间。

14.根据权利要求11所述的扫描与发光驱动电路，其特征在于，

所述第一反相电路包括第六晶体管，所述第六晶体管的栅极电性连接于所述上拉节点，所述第六晶体管的源极电性连于所述第二参考电压端，所述第六晶体管的漏极电性连接于所述下拉节点；

当所述第六晶体管在所述上拉节点的控制下导通时，所述第六晶体管控制所述下拉节点的电压为与第二参考电压相同的第二电位。

15.根据权利要求11所述的扫描与发光驱动电路，其特征在于，

所述扫描上拉输出电路包括第七晶体管，所述扫描下拉输出电路包括第八晶体管，所述第七晶体管的栅极为所述扫描上拉输出电路的控制端，所述第七晶体管的源极为所述扫描上拉输出电路的输入端，所述第七晶体管的漏极为所述扫描上拉输出电路的输出端；

所述第八晶体管的栅极为所述扫描下拉输出电路的控制端，所述第八晶体管的源极为所述扫描下拉输出电路的输入端，所述第八晶体管的漏极为所述扫描下拉输出电路的输出端。

16.根据权利要求10所述的扫描与发光驱动电路，其特征在于，

所述复位电路包括第十晶体管与第十一晶体管；

所述第十晶体管的栅极电性连接复位端以接收复位信号，所述第十晶体管的源极电性连于所述第一参考电压端，所述第十晶体管的漏极电性连接于所述上拉节点；

所述第十一晶体管的栅极电性连接所述复位端以接收所述复位信号，所述第十一晶体管的源极电性连于所述第二参考电压端，所述第十一晶体管的漏极电性连接于所述下拉节点。

17.一种扫描与发光驱动系统，包括多级级联的如权利要求16所述的扫描与发光驱动电路，其中，第n‑1级的扫描与发光驱动电路的扫描信号输出端电性连接于第n级的扫描与发光驱动电路的第一控制电路，且第n‑1级的扫描与发光驱动电路输出的扫描信号作为所述预启动扫描信号，所述n为大于1的整数；所述第一控制电路包括第一晶体管、第三晶体管与第一电容；

所述第一晶体管的栅极用于接收所述第一时钟信号，所述第一晶体管的源极电性连于所述第n‑1级的扫描与发光驱动电路的扫描信号输出端，所述第一晶体管的漏极电性连接于所述下拉节点；

所述第三晶体管的栅极电性连接所述第n‑1级的扫描与发光驱动电路的扫描信号输出端，所述第三晶体管的源极电性连接至第二参考电压端以接收所述第二参考电压，所述第三晶体管的漏极电性连于所述上拉节点；

所述第一电容电性连接于所述第一时钟信号端与所述上拉节点之间。

18.一种显示面板，其特征在于，在所述显示面板的非显示区域包括权利要求1‑17项任意一项所述的扫描与发光驱动电路。

19.一种扫描与发光驱动电路，其特种在于，包括发光驱动电路与脉宽控制电路，所述发光驱动电路用于输出发光信号，所述发光信号用于控制像素单元显示图像数据的时间，所述脉宽控制电路电性连接于所述发光驱动电路，用于控制所述发光驱动电路输出所述发光信号的频率，其中，所述发光驱动电路包括：第一控制电路通过上拉节点电性连接上拉输出电路与下拉输出电路，在一个扫描周期内的数据写入时间段依据接收的第一时钟信号控制上拉节点的电压，以使得所述上拉输出电路时输出第一参考电压，所述第一参考电压控制像素单元停止显示图像数据；

第二控制电路通过上拉节点电性连接上拉输出电路，在所述扫描周期内的发光时间段依据接收的第二时钟信号输出第二参考电压，所述第二参考电压用于控制所述像素单元显示图像数据，所述发光信号包括所述第一参考电压与所述第二参考电压；

所述脉宽控制电路电性连接于所述发光驱动电路，用于控制所述上拉输出电路输出所述第一参考电压的频率以及所述下拉输出电路输出所述第二参考电压的频率，且所述第一参考电压与所述第二参考电压输出的频率相同并在所述发光时间段内的输出所述第一参考电压的次数大于1。

20.根据权利要求19所述的扫描与发光驱动电路，其特征在于，所述发光驱动电路包括第一脉宽控制电路与第二脉宽控制电路，第一脉宽控制电路的控制端接收具有第一占空比的第一脉宽信号，输入端电性连接所述第一参考电压端，输出端电性连接所述发光驱动电路中用于输出所述发光信号的发光上拉输出电路，所述第一脉宽控制电路在第一脉宽信号控制下按照第一频率导通，在所述发光时间段当所述第一脉宽控制电路导通时，所述第一参考电压经由第一脉宽控制电路的输入端、所述输出端、所述输出端以及所述发光上拉输出端电路输出至所述发光信号输出端；

第二脉宽控制电路的控制端接收具有第二占空比的第二脉宽信号，输入端电性连接所述第二参考电压端，输出端电性连接所述发光信号输出端，所述第二脉宽控制电路在第二脉宽信号控制下按照第二频率导通，在所述发光时间段当所述第二脉宽控制电路导通时，所述第二参考电压经由第二脉宽控制电路的输入端、所述输出端输出至所述发光信号输出端；

所述第一占空比与所述第二占空比之和为1，所述第一脉宽信号与所述第二脉宽信号的相位相反。

21.根据权利要求20所述的扫描与发光驱动电路，其特征在于，

所述上拉输出电路包括第四晶体管，所述第四晶体管的栅极电性连接所述上拉节点，所述第四晶体管的源极电性连接至所述第一脉宽控制电路，所述第四晶体管的漏极电性连于所述发光信号输出端；

所述第一控制电路通过上拉节点与所述发光驱动输出电路电性连接，所述下拉输出电路包括第十二晶体管以及第三电容，所述第三电容电性连接于下拉节点与所述第一参考电压端之间，所述第一参考电压端提供所述第一参考电压；

所述第十二晶体管的栅极电性连接下拉节点，所述第十二晶体管的源极电性连接第一参考电压端，所述第二参考电压端提供所述第二参考电压，所述第十二晶体管的漏极电性连于发光信号输出端。

22.根据权利要求21所述的扫描与发光驱动电路，其特征在于，

所述第一脉宽控制电路包括第一脉冲晶体管，所述第一脉冲晶体管的栅极电性连接第一脉冲信号输出端以接收第一脉冲控制信号，所述第一脉冲晶体管的源极电性连接第二参考电压端，所述第一脉冲晶体管的漏极电性连于第四晶体管的漏极；

所述第二脉宽控制电路包括第二脉冲晶体管，所述第二脉冲晶体管的栅极电性连接第二脉冲信号输出端以接收第二脉冲控制信号，所述第二脉冲晶体管的源极电性连接所述第一参考电压端，所述第二脉冲晶体管的漏极电性连于发光信号输出端。

23.一种显示面板，其特征在于，在所述显示面板的非显示区域包括权利要求19‑22任一项所述的扫描与发光驱动电路。

说明书

扫描与发光驱动电路、扫描与发光驱动系统、显示面板

技术领域

[0001] 本申请涉及图像显示技术领域，尤其涉及扫描与发光驱动电路、扫描与发光驱动系统以及显示面板技术领域。

背景技术

[0002] 对于自发光显示面板图像显示过程中，需要设置在非显示区域的扫描驱动电路提供扫描信号与发光信号配合数据驱动电路提供图像数据信号驱动设置在图像显示区的像素阵列执行图像显示。近年来，为了提高显示面板的集成度，将栅极扫描驱动电路、发光扫描驱动电路与像素阵列一并制作于阵列基板上，亦称为栅极驱动阵列基板(GOA，GateonArray)与发光阵列(EOA，Emissionon Array)电路。

[0003] 每个扫描驱动电路中包括多个扫描与发光驱动电路，通常被设计成级联形式以依次输出移位后的扫描信号至像素阵列。其中，每个扫描驱动电路均包括相互独立的GOA电路与EOA电路。导致现有的扫描驱动电路电子元器件较多、体积较大，使得非显示区域的面积无法减小，导致显示面板的屏占比较小同时无法满足窄边框的需求。

发明内容

[0004] 本申请实施例中，提供一种电子元器件较少、体积较小的扫描与发光驱动电路、扫描与发光驱动系统，以使得包含前述发光驱动电路的显示面板能够满足窄边框、高屏占比的设计需求。

[0005] 第一方面，在一种可能实现的方式中，扫描与发光驱动电路包括第一控制电路、第二控制电路、扫描驱动输出电路与发光驱动输出电路。所述第一控制电路电性连接所述扫描驱动输出电路与发光驱动输出电路，用于在一个扫描周期内的数据写入时间段控制所述扫描驱动输出电路输出扫描信号，所述扫描信号用于控制像素单元接收图像数据。所述第二控制电路电性连接所述发光驱动输出电路，用于在所述扫描周期内的发光时间段控制所述发光驱动输出电路输出发光信号，所述发光信号用于控制所述像素单元显示所述图像数据的时间。

[0006] 扫描与发光驱动电路通过第一控制电路与第二控制电路配合，在不同时间段控制扫描驱动电路输出扫描信号，控制发光驱动电路输出发光信号。也即是扫描与发光驱动电路中通过公用第一控制电路与第二控制电路的方式，采用同一个电路分时输出扫描信号与发光信号，从而有效减小了扫描与发光驱动电路中电子元件的数量、体积以及占用的面积，为设置有扫描与发光驱动电路的区的面积减小提供了更大的可能。

[0007] 一种可能实现的方式中，所述第一控制电路通过下拉节点与所述扫描驱动输出电路电性连接；在所述数据写入时间段，所述第一控制电路接收第一时钟信号，并依据所述第一时钟信号调节所述下拉节点的电位。所述扫描驱动输出电路在所述下拉节点的电位的控制下接收预启动扫描信号与第二时钟信号，并且依据所述预启动扫描信号与所述第二时钟信号输出所述扫描信号。所述第二控制电路通过所述上拉节点与所述发光驱动输出电路电性连接，在所述发光时间段，所述第二控制电路接收第三时钟信号，并依据所述第三时钟信号调节所述上拉节点的电位。在所述发光时间段，所述发光驱动输出电路在所述上拉节点的电位的控制下输出所述发光信号中的第一参考电压，所述第一参考电压用于控制所述像素单元显示所述图像数据的时间。

[0008] 具体地，所述第一控制电路还通过上拉节点与所述发光驱动输出电路电性连接；在所述数据写入时间段，所述第一控制电路接收第一时钟信号，并依据所述第一时钟信号调节所述上拉节点的电位。所述数据写入时间段，所述发光驱动输出电路在所述上拉节点的电位的控制下接收第二时钟信号，并且依据所述第二时钟信号输出所述发光信号中的第二参考电压，所述第二参考电压用于控制所述像素单元停止显示所述图像数据。

[0009] 具体地，所述第二控制电路还通过所述下拉节点与所述扫描驱动输出电路电性连接；在所述发光时间段，所述第二控制电路接收所述第三时钟信号，并依据所述第三时钟信号调节所述下拉节点的电位。在所述发光时间段，所述扫描驱动输出电路在所述下拉节点的电位的控制下停止输出所述扫描信号。

[0010] 前述实现方式中，第一控制电路与第二控制电路通过针对上拉节点与下拉节点电压的控制，使得扫描驱动电路输、发光驱动电路在不同时间段准确输出扫描信号发光信号。

[0011] 一种可能实现的方式中，当所述上拉节点的电压为第二电位时，所述第一控制电路控制所述下拉节点的电压为第一电位。当所述上拉节点的电压为第一电位时，通过连接于所述上拉节点与下拉节点之间的第一反相电路控制所述下拉节点为第二电位。通过第一反相电路的设置，当，能够准确控制下拉节点为第一电位，进而保证在上拉节点为第一电位期间无需第一控制电路即可准确维持下拉节点位于第二电位，以使得针对第一控制电路控制更为简便。

[0012] 一种可能实现的方式中，所述发光驱动输出电路包括发光上拉输出电路与发光下拉输出电路。所述发光上拉输出电路的控制端电性连接于所述上拉节点，输入端电性连接所述第一参考电压端，所述第一参考电压端用于提供所述第一参考电压，所述发光上拉输出电路的输出端用于输出所述发光信号。在所述发光时间段，在所述上拉节点的电位的控制下，所述发光上拉输出电路的输出端输出所述第一参考电压。所述发光下拉输出电路的控制端电性连接所述下拉节点，输入端电性连接于第二参考电压端，所述第二参考电压端用于提供所述第二参考电压。在所述数据写入时间段，在所述下拉节点的电位的控制下，所述发光下拉输出电路的输出端输出所述第二参考电压，所述发光信号包括所述第一参考电压与所述第二参考电压。

[0013] 所述发光驱动输出电路中发光上拉输出电路与发光下拉输出电路分别在上拉节点与下拉节点电压控制下在不同时间段输出不同的参考电压，进而能够在数据写入时间段准确输出发光信号中控制像素单元接收图像数据的电压，以及在发光时间段输出发光信号中控制像素单元停止接收图像数据的电压。

[0014] 一种可能实现的方式中，扫描驱动输出电路包括扫描上拉输出电路与扫描下拉输出电路。其中，所述扫描上拉输出电路的控制端电性连接于所述上拉节点，输入端电性连接所述第二参考电压端。在所述发光时间段，在所述上拉节点的电位的控制下，所述扫描上拉输出电路的输出端输出第四参考电压，所述第四参考电压用于控制所述像素单元停止接收所述图像数据。所述扫描下拉输出电路的控制端电性连接所述下拉节点，输入端电性连接第二时钟端以接收所述第二时钟信号，输出端电性连接所述扫描信号输出端。在所述数据写入时间段，在所述下拉节点的电位的控制下，所述扫描上拉输出电路的输出端输出所述第三参考电压，所述第三参考电压用于控制所述像素单元接收所述图像数据，所述扫描信号包括所述第三参考电压与所述第四参考电压。

[0015] 所述扫描驱动输出电路中扫描上拉输出电路与扫描下拉输出电路分别在上拉节点与下拉节点电压控制下在不同时间段输出不同的参考电压，进而能够在数据写入时间段准确输出扫描信号中控制像素单元接收图像数据的电压，以及在发光时间段输出扫描信号中控制像素单元停止接收图像数据的电压。

[0016] 一种可能实现的方式中，所述扫描与发光驱动电路还包括脉宽控制电路，所述脉宽控制电路电性连接于所述发光驱动输出电路，用于控制所述发光信号中所述发光上拉输出单元输出所述第一参考电压的频率以及控制所述发光下拉输出单元输出所述第二参考电压的频率，且所述第一参考电压与所述第二参考电压输出的频率相同并在所述发光时间段内的输出所述第一参考电压的次数大于1。

[0017] 在发光时间段内，发光信号的占空比能够随时进行灵活的调整，而并非位置在同一个电压(占空比为100％)下持续驱动像素单元进行显示，那么，在像素单元发光显示期间，就能够通过调整发光信号中控制像素单元执行图像显示的第一参考电压的输出频率来调整像素单元的亮度，从而有效防止像素单元的显示频率无法与当前图像刷新频率相匹配而产生的频闪现象。

[0018] 一种可能实现的方式中，所述脉宽控制电路包括第一脉宽控制电路与第二脉宽控制电路。第一脉宽控制电路的控制端接收具有第一占空比的第一脉宽信号，输入端电性连接所述第一参考电压端，输出端电性连接所述发光上拉输出电路；所述第一脉宽控制电路在第一脉宽信号控制下导通，在所述发光时间段，当所述第一脉宽控制电路导通时，所述第一参考电压经由所述第一脉宽控制电路并从所述发光上拉输出电路的输出端输出。第二脉宽控制电路的控制端接收具有第二占空比的第二脉宽信号，输入端电性连接所述第二参考电压端，输出端电性连接所述发光下拉输出电路，所述第二脉宽控制电路在第二脉宽信号控制下导通，在所述数据写入时间段，当所述第二脉宽控制电路导通时，所述第二参考电压经由所述第二脉宽控制电路并从所述发光下拉输出电路的输出端输出；所述第一占空比与所述第二占空比之和为1，所述第一脉宽信号与所述第二脉宽信号的相位相反。

[0019] 在发光时间段内，发光信号的占空比能够随着第一脉冲信号与第二脉冲信号随时进行灵活的调整，那么，在像素单元发光显示期间，就能够通过调整第一脉冲信号与第二脉冲信号的占空比来准确调整发光信号的占空比，从而有效防止像素单元的显示频率无法与当前图像刷新频率相匹配而产生的频闪现象。

[0020] 一种可能实现的方式中，所述第一脉宽控制电路包括第一脉冲晶体管，所述第一脉冲晶体管的栅极接收所述第一脉冲控制信号，所述第一脉冲晶体管的源极电性连接所述第一参考电压端，所述第一脉冲晶体管的漏极电性连于所述发光上拉输出电路的输入端。所述第二脉宽控制电路包括第二脉冲晶体管，所述第二脉冲体管的栅极接收所述第二脉冲控制信号，所述第二脉冲晶体管的源极电性连接所述第二参考电压端，所述第二脉冲体管的漏极电性连于所述发光下拉输出电路的输出端。第一脉宽控制电路与第二脉宽控制电路分别通过一个晶体管作为开关元件来执行第一参考电压与第二参考电压的输出控制，从而使得脉宽控制电路电路结构简单，为扫描与发光驱动电路的元件简化以及减小体积提供了更多的可能性。

[0021] 一种可能实现的方式中，所述扫描与发光驱动电路还包括复位电路，所述复位电路电性连接在所述上拉节点与所述下拉节点之间，用于在复位时间段控制所述上拉节点的电位，以使所述发光驱动输出电路停止所述发光信号，以及控制所述下拉节点的电位，以使所述扫描驱动输出电路停止输出扫描信号。通过在复位时间段针对上拉节点与下拉节点进行复位，使得上拉节点与下拉节点的电位处于初始状态，从而能够准确在数据写入时间段与发光时间段准确处于相应的电位，防止残留上拉节点与下拉节点残留电荷影响对发光驱动输出电路与扫描驱动输出电路的工作。

[0022] 一种可能实现的方式中，所述第一控制电路包括第一晶体管、第三晶体管与第一电容。所述第一晶体管的栅极用于接收所述第一时钟信号，所述第一晶体管的漏极电性连接于所述下拉节点。所述第三晶体管的源极电性连接至第二参考电压端以接收所述第二参考电压，所述第三晶体管的漏极电性连于所述上拉节点。所述第一电容电性连接于所述第一时钟信号端与所述上拉节点之间。

[0023] 一种可能实现的方式中，所述第二控制电路包括双栅极晶体管，其中，所述双栅极晶体管的两个栅极均电性连接第三时钟终端以接收所述第三时钟信号，所述双栅极晶体管的源极电性连接于所述第一参考电压端，所述双栅极晶体管的漏极电性连接于所述上拉节点。

[0024] 第一控制电路分别通过两个晶体管作为开关元件与一个电容，第二控制电路通过一个双栅极晶体管作为开关元件，在不同时间段对上拉节点与下拉节点电压的控制，从而使得第一控制电路与第二控制电路的电路结构简单，为扫描与发光驱动电路的元件简化以及减小体积提供了更多的可能性。

[0025] 一种可能实现的方式中，所述发光上拉输出电路包括第四晶体管，所述发光下拉输出电路包括第五晶体管与第二电容。所述第四晶体管的栅极电性连接所述发光上拉输出电路的控制端，所述第四晶体管的源极电性连于所述发光上拉输出电路的输入端，所述第四晶体管的漏极电性连接于所述发光上拉输出电路的输出端。所述第五晶体管的栅极电性连接所述发光下拉输出电路的控制端，所述第四晶体管的源极电性连于所述发光下拉输出电路的输入端，所述第五晶体管的漏极电性连接于所述发光下拉输出电路的输出端。所述第二电容电性连接于所述下拉节点与所述第二参考电压端之间。

[0026] 发光上拉输出电路与发光下拉输出电路分别通过两个晶体管作为开关元件与一个电容，在不同时间段输出发光信号中的两个不同参考电压，从而使得发光驱动输出电路的电路结构简单，为扫描与发光驱动电路的元件简化以及减小体积提供了更多的可能性。

[0027] 一种可能实现的方式中，所述第一反相电路包括第六晶体管，所述第六晶体管的栅极电性连接于所述上拉节点，所述第六晶体管的源极电性连于所述第二参考电压端，所述第六晶体管的漏极电性连接于所述下拉节点。当所述第六晶体管在所述上拉节点的控制下导通时，所述第六晶体管控制所述下拉节点的电压为与第二参考电压相同的第二电位。第一反相电路采用一个晶体管即可实现下拉节点的电压与上拉节点的电压不同，电路结构简单，为扫描与发光驱动电路的元件简化以及减小体积提供了更多的可能性。

[0028] 一种可能实现的方式中，所述扫描上拉输出电路包括第七晶体管，所述扫描下拉输出电路包括第八晶体管。所述第七晶体管的栅极为所述扫描上拉输出电路的控制端，所述第七晶体管的源极为所述扫描上拉输出电路的输入端，所述第七晶体管的漏极为所述扫描上拉输出电路的输出端。所述第八晶体管的栅极为所述扫描下拉输出电路的控制端，所述第八晶体管的源极为所述扫描下拉输出电路的输入端，所述第八晶体管的漏极为所述扫描下拉输出电路的输出端。

[0029] 扫描上拉输出电路与扫描下拉输出电路分别通过两个晶体管作为开关元件与一个电容，在不同时间段输出扫描信号中的两个不同参考电压，从而使得发光驱动输出电路的电路结构简单，为扫描与发光驱动电路的元件简化以及减小体积提供了更多的可能性。

[0030] 一种可能实现的方式中，所述复位电路包括第十晶体管与第十一晶体管。所述第十晶体管的栅极电性连接复位端以接收复位信号，所述第十晶体管的源极电性连于所述第一参考电压端，所述第十晶体管的漏极电性连接于所述上拉节点。所述第十一晶体管的栅极电性连接所述复位端以接收所述复位信号，所述第十一晶体管的源极电性连于所述第二参考电压端，所述第十一晶体管的漏极电性连接于所述下拉节点。复位电路采用两个晶体管即可实现下拉节点的电压与上拉节点的电压的复位，电路结构简单，为扫描与发光驱动电路的元件简化以及减小体积提供了更多的可能性。

[0031] 第二方面，本申请提供一种扫描与发光驱动电路，该扫描与发光驱动系统包括多级级联的前述扫描与发光驱动电路，其中，第n‑1级的扫描与发光驱动电路的扫描信号输出端电性连接于第n级的扫描与发光驱动电路的第一控制电路，且第n‑1级的扫描与发光驱动电路输出的扫描信号作为所述预启动扫描信号，所述n为大于1的整数；所述第一控制电路包括第一晶体管、第三晶体管与第一电容。所述第一晶体管的栅极用于接收所述第一时钟信号，所述第一晶体管的源极电性连于所述第n‑1级的扫描与发光驱动电路的扫描信号输出端，所述第一晶体管的漏极电性连接于所述下拉节点。所述第三晶体管的栅极电性连接所述第n‑1级的扫描与发光驱动电路的扫描信号输出端，所述第三晶体管的源极电性连接至第二参考电压端以接收所述第二参考电压，所述第三晶体管的漏极电性连于所述上拉节点。所述第一电容电性连接于所述第一时钟信号端与所述上拉节点之间。

[0032] 扫描与发光驱动系统中通过扫描与发光驱动电路的相互级联，使得相互级联的扫描与发光驱动电路之间部分工作时间重叠，从而有效提高了像素单元的刷新率，满足高频图像显示的需求。

[0033] 第三方面，一种可能的实现的方式中，提供一种显示面板，在所述显示面板的非显示区域包括前述扫描与发光驱动电路。由于扫描与发光驱动电路采用电子元件较少、体积较小，从而使得显示面板的非显示区有能够进一步减小，为窄边框化与提高屏占比提供了更大的设计空间。

[0034] 第四方面，一种可能的实现的方式中，提供一种扫描与发光驱动电路，包括发光驱动电路与脉宽控制电路，所述发光驱动电路用于输出发光信号，所述发光信号用于控制所述像素单元显示所述图像数据的时间，所述脉宽控制电路电性连接于所述发光驱动电路，用于控制所述发光驱动电路输出所述发光信号的频率。

[0035] 在发光时间段内，发光信号的占空比能够随时进行灵活的调整，而并非位置在同一个电压(占空比为100％)下持续驱动像素单元进行显示，那么，在像素单元发光显示期间，就能够通过调整发光信号中控制像素单元执行图像显示的第一参考电压的输出频率来调整像素单元的亮度，从而有效防止像素单元的显示频率无法与当前图像刷新频率相匹配而产生的频闪现象。

[0036] 一种可能实现的方式中，所述发光驱动电路包括第一控制电路、第二控制电路、上拉输出电路与下拉输出电路。其中，第一控制电路通过上拉节点电性连接上拉输出电路与下拉输出电路，在一个扫描周期内的数据写入时间段依据接收的第一时钟信号控制上拉节点的电压，以使得所述上拉输出电路时输出第一参考电压，所述第一参考电压控制像素单元停止显示图像数据。第二控制电路通过上拉节点电性连接上拉输出电路，在所述扫描周期内的发光段依据接收的第二时钟信号输出第二参考电压，所述第二参考电压用于控制所述像素单元显示图像数据，所述发光信号包括所述第一参考电压与所述第二参考电压。所述脉宽控制电路电性连接于所述发光驱动电路，用于控制所述上拉输出电路输出所述第一参考电压的频率以及所述下拉输出电路输出所述第二参考电压的频率，且所述第一参考电压与所述第二参考电压输出的频率相同并在所述发光时间段内的输出所述第一参考电压的次数大于1。

[0037] 具体地，所述发光驱动电路包括第一脉宽控制电路与第二脉宽控制电路。第一脉宽控制电路的控制端接收具有第一占空比的第一脉宽信号，输入端电性连接所述第一参考电压端，输出端电性连接所述发光上拉输出电路，所述第一脉宽控制电路在第一脉宽信号控制下按照第一频率导通，在所述发光时间段当所述第一脉宽控制电路导通时，所述第一参考电压经由第一脉宽控制电路的输入端、所述输出端、所述输出端以及所述发光上拉输出端电路输出至所述发光信号输出端。第二脉宽控制电路的控制端接收具有第二占空比的第二脉宽信号，输入端电性连接所述第二参考电压端，输出端电性连接所述发光信号输出端，所述第二脉宽控制电路在第二脉宽信号控制下按照第二频率导通，在所述发光时间段当所述第二脉宽控制电路导通时，所述第二参考电压经由第二脉宽控制电路的输入端、所述输出端输出至所述发光信号输出端。所述第一占空比与所述第二占空比之和为1，所述第一脉宽信号与所述第二脉宽信号的相位相反。

[0038] 在发光时间段内，发光信号的占空比能够随着第一脉冲信号与第二脉冲信号随时进行灵活的调整，那么，在像素单元发光显示期间，就能够通过调整第一脉冲信号与第二脉冲信号的占空比来准确调整发光信号的占空比，从而有效防止像素单元的显示频率无法与当前图像刷新频率相匹配而产生的频闪现象。

[0039] 一种可能实现的方式中，所述上拉输出电路包括第四晶体管，所述第四晶体管的栅极电性连接所述上拉节点，所述第四晶体管的源极电性连接至所述第一脉宽控制电路，所述第四晶体管的漏极电性连于所述发光信号输出端。所述下拉输出电路包括第十二晶体管以及第三电容，所述第三电容电性连接于所述下拉节点与所述第一参考电压端之间，所述第一参考电压端提供所述第一参考电压。所述第十二晶体管的栅极电性连接下拉节点，所述第十二晶体管的源极电性连接第一参考电压端，所述第二参考电压端提供所述第二参考电压，所述第十二晶体管的漏极电性连于发光信号输出端。

[0040] 发光上拉输出电路与发光下拉输出电路分别通过两个晶体管作为开关元件与一个电容，在不同时间段输出发光信号中的两个不同参考电压，从而使得发光驱动输出电路的电路结构简单，为扫描与发光驱动电路的元件简化以及减小体积提供了更多的可能性。

[0041] 一种可能实现的方式中，所述第一脉宽控制电路包括第一脉冲晶体管，所述第一脉冲晶体管的栅极电性连接第一脉冲信号输出端以接收第一脉冲控制信号，所述第一脉冲晶体管的源极电性连接第二参考电压端，所述第一脉冲晶体管的漏极电性连于第四晶体管的漏极。所述第二脉宽控制电路包括第二脉冲晶体管，所述第二脉冲晶体管的栅极电性连接第二脉冲信号输出端以接收第二脉冲控制信号，所述第二脉冲晶体管的源极电性连接所述第一参考电压端，所述第二脉冲晶体管的漏极电性连于发光信号输出端。

[0042] 第一脉宽控制电路与第二脉宽控制电路分别通过一个晶体管作为开关元件来执行第一参考电压与第二参考电压的输出控制，从而使得脉宽控制电路电路结构简单，为扫描与发光驱动电路的元件简化以及减小体积提供了更多的可能性。

[0043] 第五方面，一种可能实现的方式中，提供一种显示面板，在所述显示面板在非显示区设置有所述的扫描与发光驱动电路。由于扫描与发光驱动电路采用电子元件较少、体积较小，从而使得显示面板的非显示区有能够进一步减小，为窄边框化与提高屏占比提供了更大的设计空间。

附图说明

[0044] 为更清楚地阐述本申请的构造特征和功效，下面结合附图与具体实施例来对其进行详细说明。

[0045] 图1为本申请一实施例中显示面板的平面结构示意图；

[0046] 图2为图1所示显示面板的侧面结构示意图；

[0047] 图3为图2所示显示面板中阵列基板的平面结构示意图；

[0048] 图4为本申请一实施例中扫描与发光驱动系统的功能框图；

[0049] 图5为目前通常采用的扫描与发光驱动系统的功能框图；

[0050] 图6为图5所示任意一个扫描驱动单元的具体电路结构示意图；

[0051] 图7为图5所示任意一个扫描驱动单元的具体电路结构示意图；

[0052] 图8为图3或图4所示的像素矩阵中任意一个像素单元的电路结构示意图；

[0053] 图9为图8所示像素单元的工作时序图；

[0054] 图10为本申请第一实施例中如图4所示任一个扫描与发光驱动电路的电路框图；

[0055] 图11为图10所示扫描与发光驱动电路的具体电路结构示意图；

[0056] 图12为图11所示扫描与发光驱动电路工作时的时序图；

[0057] 图13为本申请第二实施例中如图4所示任一个扫描与发光驱动电路的具体电路结构图；

[0058] 图14为图13所示扫描与发光驱动电路工作时序图；

[0059] 图15为本申请第三实施例中如图4所示任一个扫描与发光驱动电路的具体电路结构图；

[0060] 图16为图15所示扫描与发光驱动电路工作时的时序图；

[0061] 图17为本申请第四实施例中如图4所述任一个扫描与发光驱动电路的具体电路结构图；

[0062] 图18为图17所示扫描与发光驱动电路工作时的时序图。

[0063] 图19为本申请第五实施例中如图4所述任一个扫描与发光驱动电路中发光驱动电路的电路框图；

[0064] 图20为图19所示发光驱动电路的具体电路结构示意图；

[0065] 图21为图20所示发光驱动电路工作时的时序图；

[0066] 图22为本申请第六实施例中如图4所述任一个扫描与发光驱动电路中发光驱动电路的具体电路结构图；

[0067] 图23为图22所示发光驱动电路工作时的时序图。

具体实施方式

[0068] 下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。

[0069] 请参阅图1，其为本申请一实施例中显示面板DP(Display Panel)的平面结构示意图。显示面板DP应用于显示装置10以执行图像显示，本实施例中，显示装置10例如可以为移动通信终端、显示器、电视等，当然，显示装置需要执行图像显示，还需要设置其他元部件(图未示)，例如电源模组、信号处理器模组、信号感测模组等。

[0070] 显示面板DP包括显示区AA(Active Area)与非显示区NA(Non active Area)，其中，显示区AA用于执行图像显示。非显示区域NA围绕显示区域AA设置，并不执行图像显示，而用于设置驱动、控制电路以及导电走线。

[0071] 请参阅图2，其为图1所示显示面板DP的侧面结构示意图。如图2所示，显示面板DP包括有阵列基板11c与对向基板11d，以及夹设于阵列基板11c与对向基板11d的显示介质层11e。本实施例中，显示介质层11e中的显示介质为有机发光半导体材料(Organic Electroluminescence Diode，OLED)，在本申请其他实施例中，显示介质也可以为微型发光二极管(Micro‑Light Emitting Diode,Micro‑LED)或者发光二极管(Light Emitting Diode,LED)。

[0072] 请参阅图3，其为图2所示显示面板DP中阵列基板11c的平面结构示意图。如图3所示，阵列基板11c中对应图像显示区11a包括多个呈矩阵排列的m*n像素单元(Pixel)P、m条数据线(Data Line)120、2n条扫描驱动线(Scan Line)130以及2n条发光驱动线(Emission Line)140，m、n为大于1的自然数。

[0073] 其中，该多条数据线120沿X方向间隔第一预定距离排布，且该多条数据线120相互绝缘且平行排列。每条数据线120沿Y方向Y延伸。值得注意的是，X方向与Y方向是相互垂直的。

[0074] 该多条扫描驱动线130沿Y方向亦间隔第二预定距离排布，且该多条扫描驱动线130相互绝缘且平行排列。每条扫描驱动线130沿X方向延伸。

[0075] 该多条发光驱动线140沿Y方向亦间隔第二预定距离排布，且该多条发光驱动线140相互绝缘且平行排列。每条发光驱动线140沿X方向延伸。

[0076] 值得注意的是，多条扫描驱动线130、多条发光驱动线140与多条数据线120相互绝缘。

[0077] 为便于说明，所述m条数据线120按照位置顺序分别定义为D1、D2、……，Dm‑1、Dm；所述2n条扫描驱动线130按照位置顺序分别定义为G1、……，Gn‑1、Gn、Gn+1……，G2n；所述
2n条发光驱动线140按照位置顺序分别定义为E1、……，En‑1、En、en+1、……，E2n。每一个像素单元P对应电性连接一条沿着X方向延伸设置的扫描驱动线130、一条沿着X方向延伸设置的发光驱动线140以及沿着Y方向延伸设置的数据线120。

[0078] 对应显示面板DP的非显示区NA，设置有用于驱动像素单元进行图像显示的时序控制电路101、数据驱动电路(Data Driver)102和扫描与发光驱动系统(Scan and Emission Driver)103，这些电路可以设置于阵列基板11c。其中，时序控制电路101与数据驱动电路(Data Driver)102也可以设置于显示面板DP的非显示区NA之外的位置，例如设置于阵列基板11c的背面等，其中，该阵列基板11c设置有像素单元P的表面为该阵列基板11c的正面。

[0079] 其中，数据驱动电路102与该多条数据线120电性连接，用于将待显示用的图像数据(data)通过该多条数据线120以电压的形式传输至该多个像素单元P。

[0080] 扫描与发光驱动系统103分别与该多条扫描驱动线130以及多条发光驱动线140电性连接，并用于通过该多条扫描驱动线130输出扫描信号Sc用于控制像素单元P何时接收图像数据，以及通过该多条发光驱动线140输出发光信号EM用于控制像素单元P何时依据接收图像数据进行发光。

[0081] 其中，扫描与发光驱动系统103基于该多条扫描驱动线130的位置排列顺序按照扫描周期依次自扫描驱动线G1、……，Gn‑1、Gn、Gn+1……，G2n，输出扫描信号Sc1、……，Sc n‑1、Scn、Scn+1……，Sc2n，以及基于该多条发光驱动线140的位置排列顺序，扫描与发光驱动系统103按照扫描周期依次自发光驱动线E1、……，En‑1、En、En+1、……，E2n输出发光信号E1、……，EMn‑1、EMn、EMn+1、……，EM2n。

[0082] 时序控制电路101分别与数据驱动电路102和扫描与发光驱动系统103电性连接，用于控制数据驱动电路102以及扫描与发光驱动系统103的工作时序，也即时序控制电路101输出对应的时序控制信号至数据驱动电路102，以控制数据驱动电路102何时输出图像数据data；以及输出对应的时序控制信号至扫描与发光驱动系统103，以控制扫描与发光驱动系统103何时输出对应的扫描信号Gn和发光信号En。

[0083] 本实施例中，扫描与发光驱动系统103中的电路元件与显示面板11中的像素单元P同一制程制作于显示面板11中。可以理解，显示终端10还包括有其他辅助电路用于共同完成图像的显示，例如图像接收处理电路(Graphics Processing Unit，GPU)或电源电路等，本实施例中不再对其进行赘述。

[0084] 请参阅图4，其为本申请一实施例中扫描与发光驱动系统103的功能框图。如图4所示，扫描与发光驱动系统103包括相互级联的2n个扫描与发光驱动电路103u，所述相互级联的多个扫描与发光驱动电路103u与2n组扫描线(未标示)分别连接。多个扫描与发光驱动电路103u相互级联时，其中，每个扫描与发光驱动电路103u中的扫描信号输出至与之电性连接的扫描线的同时，还输出至下一级扫描与发光驱动电路103u，以作为下一级扫描与发光驱动电路103u的工作使能(Enable)信号。其中，所述工作使能信号为控制扫描与发光驱动电路103u中的部分电子元件启动并初始化，为扫描与发光驱动电路103u的输出扫描信号与发光信号做准备。

[0085] 具体举例来说，所述2n个扫描与发光驱动电路103u相互级联的方式为：所述第n‑1级的扫描与发光驱动电路的扫描输出端电性连接于第n级的扫描与发光驱动电路103u的初始使能端Enable。其中，第n‑1级扫描与发光驱动电路103u中的扫描信号也同时输出至第n级扫描与发光驱动电路103u的初始使能端Enable，那么，第n‑1级扫描与发光驱动电路103u中的扫描信号还作为第n级扫描与发光驱动电路103u的预启动扫描信号，也即是说本实施例所述的工作使能(Enable)信号即为预启动扫描信号。

[0086] 本实施例中，每一个扫描与发光驱动电路103u采用同一个电路输出扫描信号与发光信号，也即是说输出扫描信号的电路与输出发光信号的电路为同一个，而完全无需单独为扫描信号与发光信号的输出各自单独设置电路，有效节省了电子元器件的数量并简化了电路。

[0087] 如图4所示，对于任意相邻三个级联的扫描与发光驱动电路103u而言，例如，第n‑1级、第n级以及第n+1级扫描与发光驱动电路103u的方式为：

[0088] 第n‑1级的扫描与发光驱动电路103u通过扫描信号输出端Scan将扫描信号Sc、通过发光信号输出端Eout将发光信号EM输出至第n‑1组扫描线，同时，第n‑1级的扫描与发光驱动电路103u还将扫描信号Sc输出至第n级的扫描与发光驱动电路103u的初始使能端Enable，作为预启动扫描信号以驱动第n级的扫描与发光驱动电路103u开始工作。

[0089] 第n级的扫描与发光驱动电路103u将扫描信号与发光信号输出至第n组扫描线，同时，第n级的扫描与发光驱动电路103u还将扫描信号输出至第n+1级的扫描与发光驱动电路103u，以驱动第n+1级的扫描与发光驱动电路103u开始工作。

[0090] 以此类推，其他级的扫描与发光驱动电路103u按照前述级联方式进行级联，本实施例不再赘述。

[0091] 每一组扫描线包括一条栅极扫描线Gk与一条发光驱动线Ek，k为大于1小于2n的任意一个正整数。多个扫描与发光驱动电路103u则依次向像素阵列中的多组扫描驱动线提供扫描信号，以及向多组发光驱动线提供发光信号。

[0092] 其中，在一帧图像(1Frame)的驱动显示中，每个扫描与发光驱动电路103u输出一个扫描周期的扫描信号与发光信号至与该扫描与发光驱动电路103u连接的一组扫描线。可以理解，对于2n组扫描线而言，一帧图像(1Frame)的驱动显示时间中，包括有2n个扫描周期，也即2n个扫描与发光驱动电路103u各自输出一个扫描周期的扫描信号和发光信号至对应的一组扫描线。

[0093] 每个扫描与发光驱动电路103u通过与之电性连接的时序控制电路101接收时钟信号CLK，同时通过与之电性连接的复位电路(未标示)接收复位信号Reset。本实施例中，复位电路可以设置于阵列基板11c的非显示区NA。请继续参阅图4，每一个像素单元P中均包括像素驱动电路(未标示)与发光器件(未标示)，像素驱动电路在扫描信号控制下开始接收图像数据data，然后在发光信号控制下发光器件开始依据图像数据data出射光线。而显示区AA内的全部像素单元P依据图像数据data输出光线时则完成图像显示。也即是说，扫描信号用于选择扫描开启与其中一组扫描线连接的像素单元内的像素驱动电路，以使该像素驱动电路因为被扫描开启而接收图像数据data。发光信号则用于控制何时将对应图像数据data的驱动电流提供至发光器件执行图像显示，或者说，发光信号用于控制像素单元P中发光器件发光时间的调节。

[0094] 请参阅图5，其为目前通常采用的扫描与发光驱动电路103的功能框图。如图5所示，本实施例中，每个扫描与发光驱动电路103u包括独立的扫描驱动电路GU与发光驱动电路EU。其中，扫描驱动电路GU用于输出扫描信号，而发光驱动电路EU用于输出发光信号。

[0095] 具体地，请参阅图6‑图7，其中，图6为图5所示任意一个扫描驱动单元GUn的具体电路结构示意图，图7为图5所示任意一个扫描驱动单元EUn的具体电路结构示意图。

[0096] 如图6所示，用于输出扫描信号的扫描驱动电路GU包括8个晶体管M1～M8以及2个电容C1～C2，而如图7所示，用于输出发光信号的发光驱动电路EU包括有12个晶体管M1～M12以及3个电容C1～C3。

[0097] 由图5‑图7可知，扫描驱动电路GU与发光驱动电路EU并未公用任何电子元件，那么，包含有相互独立的扫描驱动电路GU与发光驱动电路EU的每个扫描与发光驱动电路103u中，至少一共包括有20个晶体管与5个电容。可见，每个扫描与发光驱动电路103u中电子元件数量较庞大、占用的面积较大而无法小型化，进而使得非显示区的面积减小更为困难。

[0098] 然而，本实施例中每一个扫描与发光驱动电路103u由于采用同一个电路输出扫描信号与发光信号，也即是说扫描与发光驱动电路103u中输出扫描信号的扫描驱动电路与输出发光信号的发光驱动电路能够公用同一个电路来实现，从而有效减小了扫描与发光驱动电路103u以及扫描与发光驱动电路103中电子元件的数量，对应一并减小了扫描与发光驱动电路103的体积以及占用的面积，为非显示区的面积减小提供了更大的可能性。

[0099] 具体地，请参阅图8，其为图3或图4所示的像素矩阵中任意一个像素单元P的电路结构示意图。所述像素矩阵包括多个呈阵列分布且用于执行图像显示的像素单元P。如图8所示，为所述像素矩阵中任意一个像素单元P的内部电路结构图，例如位于像素矩阵中第n行第j列一个像素单元P。该像素单元P包括一个6T1C的像素驱动电路和一个发光器件OLED。值得注意的是，k为大于或等于1且小于或等于2n的整数，j的取值为大于或等于1且小于或等于m的整数。

[0100] 具体地，该像素单元P内的6T1C像素驱动电路包括第一像素晶体管T1、第二像素晶体管T2、第三像素晶体管T3、第四像素晶体管T4、第五像素晶体管T5、第六像素晶体管T6和驱动电容CP1。

[0101] 对于位于第k行第j列的像素单元P来说，位于该像素单元P内的第六像素晶体管T6的栅极电性连接至第n‑1行的扫描驱动线G(n‑1)，用于接收扫描信号Sc(n‑1)；第六像素晶体管T6的漏极电性连接至初始化端，以接收初始化电压VINIT，第六像素晶体管T6的源极电性连接至第一像素晶体管T1的栅极。

[0102] 驱动电容CP1一端连接发光高压驱动端ELVDD，另一端连接第六像素晶体管T6的源极。

[0103] 第五像素晶体管T5的栅极电性连接于第k行的发光驱动线E(n)，用于接收发光信号EM(n)；第五像素晶体管T5的漏极电性连接至发光高压驱动端ELVDD以接收发光驱动电压VDD，第五像素晶体管T5的源极电性连接至第二像素晶体管T2的源极。

[0104] 第二像素晶体管T2的栅极电性连接于第k‑1行的扫描驱动线G(n)，用于接收扫描信号Scan(n)，第二像素晶体管T2的漏极电性连接至第j列数据线，用于接收图像数据data的书电压VDATA。

[0105] 第一像素晶体管T1的漏极电性连接至第二像素晶体管T2的源极，第一像素晶体管T1的源极电性连接至第四像素晶体管T4的漏极。

[0106] 第三像素晶体管T3的栅极电性连接于第n‑1行的扫描驱动线G(n)，用于接收扫描信号Sc(n)，第三像素晶体管T3的漏极电性连接至第一像素晶体管T1的栅极，第三像素晶体管T3的源极电性连接至第四像素晶体管T4的漏极。

[0107] 第四像素晶体管T4的栅极电性连接于于第n行的发光驱动线E(n)，用于接收发光信号EM(n)，第四像素晶体管T4的源极电性连接至发光器件OLED的阳极端Anode。

[0108] 发光器件OLED的阴极电性连接低压驱动端ELVSS。

[0109] 对于第k行中任意一个像素单元P而言，需要通过自扫描驱动线Gn与Gn‑1接收栅极扫描信号来执行像素单元的选择，同时通过自发光驱动线En接收发光信号来执行图像数据data的电压VDATA的加载。也即是，每个像素单元P至少需要发光信号、扫描信号、图像数据、时钟信号以及复位信号的配合才能够准确执行图像数据的正确显示。

[0110] 本实施例中，像素晶体管T1～T6均为P型的薄膜晶体管(Thin Film Transistor，TFT)，由此，在不同的时间段中，发光信号、扫描信号、图像数据、时钟信号以及复位信号，在低电平时控制像素晶体管T1～T6导通，在高电平时控制像素晶体管T1～T6截止。其中，像素晶体管T1～T6在不同的时间段中，在发光信号、扫描信号、图像数据、时钟信号以及复位信号控制下导通与截止的状态可以具体结合图9进行说明。

[0111] 在本申请其他实施例中，像素晶体管T1～T6也可以均为N型的薄膜晶体管(TFT)，由此，在不同的时间段中，发光信号、扫描信号、图像数据、时钟信号以及复位信号在高电平时控制像素晶体管T1～T6导通，在低电平时控制像素晶体管T1～T6截止。

[0112] 另外，在本申请其他实施例中，像素驱动电路中像素晶体管的数量以及包含的电容的数量均可以依据实际需求进行调整，例如由2个像素晶体管与1个电容构成的2T1C像素驱动电路；由4个像素晶体管与1个电容构成的4T1C像素驱动电路；由4个像素晶体管与2个电容构成的4T2C像素驱动电路；由5个像素晶体管与1个电容构成的5T1C像素驱动电路；由5个像素晶体管与2个电容构成的2T1C像素驱动电路；由7个像素晶体管与1个电容构成的7T1C像素驱动电路；或，由7个像素晶体管与2个电容构成的7T2C像素驱动电路。

[0113] 本实施例中，在一帧图像显示期间的一个扫描周期内，包括按照时间先后排列的复位时间段(Reset)Tr、数据写入时间段(Data)Td及发光时间段(Emission)Te，其中，所述三个时间段在时间上连续不间断且无间隔。也即是说，复位时间段Tr、数据写入时间段Td及发光时间段Te在时间上连续不间断、无间隔并且无重叠。其中，所述像素单元P的一个扫描周期为显示一帧图像的过程中，像素单元P的工作周期。

[0114] 请参阅图9，其为图8所示像素单元P的工作时序图，现结合图8与图9具体说明像素单元P的工作过程。

[0115] 复位时间段Tr，扫描驱动线Gn‑1提供的扫描信号Sc(n‑1)为低电平，初始化电压VINIT提供至第一像素晶体管T1的栅极，针对第一像素晶体管T1栅极所在的节点进行初始化，同时驱动电容CP1执行初始化，保证像素单元P中的残留的前一次扫描周期中的电信号释放干净。

[0116] 数据写入时间段Td，扫描驱动线Gn提供的扫描信号Sc(n)为低电平，第一像素晶体管T1、第二像素晶体管T2、第三像素晶体管T3导通，图像数据data对应的电压VDATA加载至发光元件OLED的阳极端(Anode)。

[0117] 发光时间段Te，发光驱动线En提供的发光信号EM(n)为低电平，第四像素晶体管T4与第五像素晶体管T5开始导通，发光用驱动电压VDD通过第五像素晶体管T5、第一像素晶体管T1以及第四像素晶体管T4构成的驱动通路配合图像数据Data的电压VDATA输出驱动电流至发光器件OLED，从而驱动发光器件OLED依据图像数据data进行发光从而执行图像显示。

[0118] 请参阅图10，其为本申请第一实施例作为图4中任意一个扫描与发光驱动电路103u的扫描与发光驱动电路100的电路框图。

[0119] 如图8所示，扫描与发光驱动电路100包括第一控制电路11、第二控制电路12、发光驱动输出电路13、扫描驱动输出电路14、第一反相电路15、缓冲电路16以及复位电路18。

[0120] 第一控制电路11与第二控制电路12均通过上拉节点B电性连接发光输出电路13，同时，第一控制电路11与第二控制电路12均通过上拉节点B电性连接扫描输出电路14，发光输出电路13还电性连接于发光信号输出端Eout，扫描输出电路14还电性连接扫描信号输出端Scan。

[0121] 第一控制电路11用于在数据写入时间段Td依据自第一时钟端CK1接收的第一时钟信号CLK1控制上拉节点B的电压为第二电位(该第二电位为低电位)，同时控制下拉节点C的电压为第一电位(该第一电位为高电位)。

[0122] 在数据写入时间段Td，当下拉节点C的电压为第一电位时，控制发光驱动电路13则在下拉节点C的电压为第一电位控制下输出第二参考电压(VSS)作为发光信号EM至发光信号输出端Eout，其中，当发光信号EM为第二参考电压(VSS)时无法驱动像素单元P图像显示；当下拉节点C的电压为第一电位时，控制扫描输出电路14依据自第二时钟端CK2接收的第二时钟信号CLK2输出第三参考电压(高电压)作为扫描信号Sc自扫描信号输出端Scan输出，扫描信号Sc中的第三参考电压则通过对应的扫描驱动线加载至像素单元P中，并控制像素单元P接收图像数据data。

[0123] 在数据写入时间段Td，当上拉节点B的电压为第二电位时，则控制发光驱动输出电路13输出第一参考电压(VDD)作为发光信号EM，其中，发光信号EM为第一参考电压(VDD)能够驱动像素单元执行图像显示；同时控制扫描驱动电路14停止输出第四参考电压(VSS)作为扫描信号Sc，其中，扫描信号Sc第四参考电压(VSS)能够驱动像素单元停止接收图像数据。

[0124] 本实施例中，第一参考电压与第三参考电压均为高电平的电压，第二参考电压与第四参考电压为低电平的电压。

[0125] 第二控制电路12用于在发光时间段Te依据自第三时钟端CK3接收到的第三时钟信号CLK3控制上拉节点B的电压为第一电位(高)，同时上拉节点B的第一电位通过第一反相电路15控制下拉节点C的电压为第二电位(低)。其中，第一反相电路15电性连接于上拉节点B与下拉节点C之间，用于控制当上拉节点B处于第一电位时控制下拉节点C的电压为第二电位。

[0126] 在发光时间段Te，当上拉节点B的电压为第一电位时，则控制发光驱动输出电路13输出第一参考电压(VDD)，其中，第一参考电压(VDD)用于控制像素单元P中像素驱动电路将驱动电流加载至发光器件OLED中，以驱动发光器件OLED发光并使得像素单元P执行图像显示。当上拉节点B的电压为第一电位时，控制扫描驱动电路14输出第四参考电压(VSS)作为扫描信号Sc。

[0127] 在发光时间段Te，当下拉节点C的电压为第二电位时，控制发光驱动输出电路13停止输出第二参考电压(VSS)，并且控制扫描驱动输出电路14输出第二参考电压(低)作为扫描信号自扫描信号输出端Scan输出，此时加载扫描信号的扫描驱动线Scan(n)将未被执行有效扫描，也即是说加载扫描信号Sc的扫描驱动线的像素电路P均无法被开启，那么此时图像数据data则无法加载至对应的像素电路P中。

[0128] 缓冲电路16电性连接于下拉节点C与第二控制电路12，用于在数据写入时间段Td在下拉节点C的第一电位控制下，自第二控制单元12获得第二参考电压(VSS)并输出至发光信号输出端Eout，从而准确控制发光信号输出端Eout维持在第二参考电压(VSS)。

[0129] 复位电路18分别电性连接于上拉节点B与下拉节点C，用于在复位时间段Tr依据在复位端Re提供的复位信号Reset控制上拉节点B的电压为第一电位，同时控制下拉节点C的电压为第二电位。本实施例中，复位端Re电性连接于复位电路(图4)以接收所述复位信号Reset。

[0130] 本实施例中，第一控制电路11、第二控制电路12与发光输出电路13、第一反相电路15、缓冲电路16以及复位电路18配合构成发光驱动电路，而第一控制电路11、第二控制电路
12与扫描输出电路14、第一反相电路15、缓冲电路16以及复位电路18电路配合构成扫描驱动电路。也即是发光驱动电路与扫描驱动电路共用了第一控制电路11、第二控制电路12、第一反相电路15、缓冲电路16以及复位电路18，从而有效减少了扫描与发光驱动电路103u的电子元件与体积，提高了扫描与发光驱动电路103u的集成度。

[0131] 请参阅图11，其为图10所示扫描与发光驱动电路100的具体电路结构示意图，如图11所示，第一控制电路11包括第一晶体管M1、第三晶体管M3与第一电容C1。

[0132] 第一晶体管M1的栅极电性连接第一时钟信号端CK1，用接收第一时钟信号CK1，第一晶体管M1的源极电性连于第n‑1级的扫描与发光驱动电路103u的扫描信号输出端Scan(n‑1)，第一晶体管M1的漏极电性连接于下拉节点B。

[0133] 第三晶体管M3的栅极电性连接第n‑1级的扫描与发光驱动电路103u的扫描信号输出端Scan(n‑1)，第三晶体管M3的源极电性连接至第二参考电压端VSS，第三晶体管M3的漏极电性连于上拉节点B。

[0134] 第一缓存电容C1电性连接于第一时钟信号端CK1与上拉节点B之间。

[0135] 第二控制电路12包括双栅极晶体管M2，其中，双栅极晶体管M2由2个子晶体管串联构成，所述2个串联子晶体管可以为晶体管M2a与晶体管M2b。

[0136] 晶体管M2a的栅极电性连接第三时钟终端CK3，晶体管M2a的源极电性连接于第一参考电压端VDD，晶体管M2a的漏极电性连接晶体管M2b的源极。

[0137] 晶体管M2b的栅极电性连接第三时钟终端CK3，晶体管M2a的漏极电性连接于上拉节点B。

[0138] 发光输出电路13还包括发光上拉输出电路131与发光下拉输出电路132。其中，发光上拉输出电路131电性连接于上拉节点B与发光信号输出端Eout，当上拉节点B处于第二电位时输出第一参考电压VDD。

[0139] 发光下拉输出电路132电性连接下拉节点C与发光信号输出端Eout，当下拉节点C的电压为第二电位时，输出第二参考电压(VSS)，所述第一参考电压(VDD)与所述第二参考电压(VSS)构成所述发光信号，其中，发光信号为第一参考电压(VDD)时驱动像素单元P执行图像显示。

[0140] 本实施例中，发光上拉输出电路131包括第四晶体管M4，发光下拉输出电路132包括第五晶体管M5与第二电容C2。

[0141] 第四晶体管M4的栅极电性连接上拉节点B，第四晶体管M4的源极电性连于第一参考电压端VDD，第四晶体管M4的漏极电性连接于发光信号输出端Eout。

[0142] 第五晶体管M5的栅极电性连接下拉节点C，第四晶体管M5的源极电性连于第二参考电压端VSS，第五晶体管M5的漏极电性连接于发光信号输出端Eout。

[0143] 第二电容C2电性连接于下拉节点B与第二参考电压端VSS之间。

[0144] 第一反相电路15包括第六晶体管M6，第六晶体管M6的栅极电性连接上拉节点B，第六晶体管M6的源极电性连于第二参考电压端VSS，第六晶体管M6的漏极电性连接于下拉节点C。

[0145] 当第六晶体管M6在上拉节点B的控制下处于导通时，则控制下拉节点C的电压为与第二参考电压相同的第二电位。也即是说，当上拉节点B处于能够控制第六晶体管M6处于导通状态的第一电位时，就能够控制下拉节点C处于与上拉节点B相反电位的第二电位，从而使得上拉节点B与下拉节点C的电压处于相反相位。

[0146] 扫描输出电路14电性连接于上拉节点B与下拉节点C，用于在数据写入时间段Td输出扫描信号Sc，包括扫描上拉输出电路141与扫描下拉输出电路142。

[0147] 其中，扫描上拉输出电路141电性连接于上拉节点B与扫描信号输出端Scan，当上拉节点B处于第一电位时控制扫描上拉输出电路141输出第二参考电压(VSS)。扫描下拉输出电路142电性连接下拉节点C与扫描信号输出端Scan，当下拉节点C处于第一电位时控制扫描上拉输出电路141输出第一参考电压(CLK的高电位)至扫描信号输出端Scan，所述第一参考电压作为扫描信号Sc。

[0148] 本实施例中，扫描上拉输出电路141包括第七晶体管M7，扫描下拉输出电路142包括第八晶体管M8。

[0149] 第七晶体管M7的栅极电性连接上拉节点B，第七晶体管M7的源极电性连于第二参考电压端VSS，第七晶体管M7的漏极电性连接于扫描信号输出端Scan。

[0150] 第八晶体管M8的栅极电性连接下拉节点C，第八晶体管M8的源极电性连于第二时钟端CK2，用于接收第二时钟信号CLK2，第八晶体管M8的漏极电性连接于扫描信号输出端Scan。

[0151] 缓冲电路16包括第九晶体管M9，第九晶体管M9的栅极电性连接下拉节点C，第九晶体管M9的源极电性连于双栅极二极管M2，第九晶体管M9的漏极电性连接于发光信号输出端Eout。

[0152] 第九晶体管M9在下拉节点C处于第一电位的数据写入时间段Td将第一参考电压加载至发光信号输出端Eout，保证发光信号输出端Eout在数据写入时间段Td的电压为第一参考电压，以保证数据信号准确写入的像素单元P。

[0153] 复位电路18包括第十晶体管M10与第十一晶体管M11。

[0154] 第十晶体管M10的栅极电性连接复位端Re，用于接收复位信号Reset，第十晶体管M10的源极电性连于第一参考电压端VDD，第十晶体管M10的漏极电性连接于上拉节点B。本实施例中，复位端Re可以为复位电路用于输出复位信号Reset的信号端。

[0155] 第十一晶体管M11的栅极电性连接复位端Re，用于接收复位信号Reset，第十一晶体管M11的源极电性连于第二参考电压端VSS，第十一晶体管M11的漏极电性连接于下拉节点C。

[0156] 本实施例中，第一晶体管M1～第十一晶体管M11均为N型薄膜晶体管(TFT)，由此，第一电位为高电位，第二电位为低电位，第一参考电压为高电压，第二参考电压为低电位。

[0157] 需要说明的是，由于第一参考电压VDD为高电压，第二参考电压VSS为低电位，由此，扫描信号Sc中具有第二参考电压时作为像素单元P的扫描开启电压，由此，像素单元P中接收扫描信号Sc的像素晶体管应为高电位导通的N型TFT，发光信号EM中具有第二参考电压时作为像素单元P的发光开启电压，由此，像素单元P中接收发光信号Sc的像素晶体管应为高电位导通的N型TFT。

[0158] 请参阅图12，其为图11所示扫描与发光驱动电路100工作时的时序图。其中，图12中的标示符号具体为：Sc(n‑1)为第n‑1级的扫描与发光驱动电路100的扫描信号输出端Scan输出的扫描信号的电压波形。CLK1表征第一时钟信号的电压波形图，CLK2表征第二时钟信号的电压波形图，CLK3表征第三时钟信号的电压波形图，Reset表征复位端Re输出的复位信号的电压波形图，VB表征上拉节点B的电压波形图，VC表征下拉节点C的电压波形图，EM(n)表征第n级的扫描与发光驱动电路100自发光扫描输出端Eout输出的发光信号EM的电压波形图，Sc(n)表征第n级的的扫描与发光驱动电路100d的扫描信号输出端Scan输出的扫描信号Scan的电压波形图。

[0159] 现结合图11‑图12，具体说明发光扫描驱动电路在一帧图像扫描期间1st Frame时的工作过程。

[0160] 在图12所示的在复位时间段Tr，复位端Re输出的复位信号Reset为高电位，由此第十晶体管M10与第十一晶体管M11导通。

[0161] 第一参考电压端VDD提供的第一参考电压通过第十晶体管M10加载至上拉节点B，使得上拉节点B处于第一电位。第二参考电压端VSS提供的第二参考电压通过第十一晶体管M11加载至下拉节点C，使得下拉节点C处于第二电位。由此完成上拉节点B与下拉节点C的复位操作。

[0162] 在数据写入时间段Td中的调整时间段Td1，

[0163] 第一时钟端CK1输出第一时钟信号CLK1，同时第n‑1级扫描与发光驱动电路103u的扫描信号输出端Scan输出扫描信号Sc，由此，第一控制电路11中的第一晶体管M1、第三晶体管M3均导通。

[0164] 第二参考电压端VSS提供的第二参考电压通过导通的第一晶体管M3加载至上拉节点B，使得上拉节点B的电压为第二电位。扫描信号中的第二参考电压通过导通的第一晶体管M1加载至下拉节点C，使得下拉节点C的电压为第一电位。

[0165] 由于上拉节点B处于第二电位，第三晶体M4与第七晶体管M7截止，下拉节点C处于第一电位，第五晶体M5导通，第二参考电压端VSS提供的第二参考电压加载至发光信号输出Eout；第八晶体管M8导通，但是由于此时第二时钟信号端CK2此时并未输出第二时钟信号，因此第二时钟信号端CK2则将第一参考电压加载至扫描信号输出端Sc。

[0166] 在数据写入时间段Td中写入时段Td2，

[0167] 上拉节点B由于第一电容C1的储能作用，电压在第二电位基础上进一步降低；下拉节点C在第二电容C2的储能作用下，电压在第一电位基础上进一步升高。

[0168] 第二时钟端CK2输出第二时钟信号CLK2，第八晶体管M8导通，第二时钟信号端CK2则将第二电位的第二时钟信号CLK2加载至扫描信号输出端Scan，使得第一扫描信号输出端Scan输出第一参考电压的扫描信号Sc。

[0169] 本实施例中，加载第一参考电压的扫描信号Sc的扫描驱动线上的全部像素单元开启，从而使得图像数据加载写入像素单元P中。

[0170] 在发光时间段Tr，第三时钟端输出第三时钟信号CLK3，双栅极晶体管M2导通，第一参考电压端VDD将第一参考电压VDD加载至上拉节点B，使得上拉节点B的电压跳变为第一电位，上拉节点B的电压为第一电位时，第六晶体管M6导通，从而使得下拉节点C的电压为第二电位。

[0171] 上拉节点B的电压为第一电位，下拉节点C的电压为第二电位时，第四晶体管M4与第七晶体管M7导通，第五晶体管M5与第八晶体管截止。

[0172] 第一参考电压端VDD提供的第一参考电压通过第四晶体管M4传输至发光信号输出端Eout，第二参考电压端VSS提供的第二参考电压通过第七晶体管M7传输至扫描信号输出端Scan。

[0173] 由于扫描信号输出端Scan停止输出扫描信号Sc，因此，对应连接于扫描驱动线的像素单元P并不会接收图像数据data，发光信号输出端Eout输出具有第一参考电压的发光信号EM，控制像素单元P开始针对接收到的图像数据data进行发射光线而执行图像显示，也即是说发光信号中具有第一参考电压用于控制像素单元P的发光时间对应，由此，发光信号通过控制第一参考电压的持续时间与频率即可针对像素单元P的发光时间时间进行调节，并且能够防止像素单元P在发光时间段Tr受到其他图像数据的影响，保证像素单元P正确执行图像显示。

[0174] 本实施例中，扫描与发光驱动电路100能够在一帧图像显示期间的扫描显示周期中输出发光输出信号与扫描信号，从而有效提高了扫描与发光驱动电路100的集成度，减少了晶体管的数量，降低成本的同时，还能够减小扫描与发光驱动电路100的体积，为显示面板的窄边框需求提供了更大的可能性。

[0175] 请参阅图13，其为本申请第二实施例中如图4所示任一个扫描与发光驱动电路200的具体电路结构图，本实施例中，扫描与发光驱动电路200与图11所示的扫描与发光驱动电路100的电路结构基本相同，区别仅在于扫描与发光驱动电路200还包括脉宽控制电路17。

[0176] 脉宽控制电路17电性连接于上拉输出电路13、下拉输出电路14以及发光信号输出端Eout，用于控制上拉输出电路13输出所述第一参考电压以及的频率以及下拉输出电路14输出所述第二参考电压的频率。

[0177] 脉宽控制电路17包括第一脉宽控制电路171与第二脉宽控制电路172。

[0178] 第一脉宽控制电路171与发光上拉输出电路131串联于第二参考电压端VSS与发光信号输出端Eout，且第一脉宽控制电路171在第一脉宽信号P1控制下按照第一频率处于导通状态。

[0179] 当上拉输出电路13在上拉节点B控制下处于导通状态时，第一脉宽控制电路171按照第一频率将所述第一参考电压输出至所述发光信号输出端Eout。

[0180] 第二脉宽控制电路172与发光下拉输出电路132并联于第二参考电压端VDD与发光信号输出端Eout，第二脉宽控制电路172在第二脉宽信号P2控制下按照第二频率处于导通状态。

[0181] 当下拉输出电路14在下拉节点B控制下处于未导通状态，第二脉宽控制电路172按照第一频率将所述第二参考电压输出至所述发光信号输出端Eout。

[0182] 第一脉宽信号P1与第二脉宽信号P2的占空比与所述第二占空比之和为1，且第一脉宽信号与所述第二脉宽信号的相位相反。

[0183] 第一脉宽控制电路171包括第十三晶体管M13，第十三晶体管M13的栅极电性连接第一脉冲信号输出端P1，用于自第一脉冲信号输出端P1接收第一脉冲控制信号P1，第十三晶体管M13的源极电性连接第一参考电压端VDD，第十三晶体管M13的漏极电性连于第四晶体管M4的漏极。

[0184] 第二脉宽控制电路172包括第十四晶体管M14，第十四晶体管M15的栅极电性连接第二脉冲信号输出端P2，用于自第二脉冲信号输出端P2接收第二脉冲控制信号P2，第十四晶体管M14的源极电性连接第二参考电压端VSS，第十四晶体管M14的漏极电性连于发光扫描输出端Eout。

[0185] 请参阅图14，其为图13所示扫描与发光驱动电路200工作时序图。在图14中，Sc(n‑1)表征第n‑1级扫描与发光驱动电路200的扫描信号输出端Scan输出的扫描信号的电压波形图，CLK1表征第一时钟信号的电压波形图，CLK2表征第二时钟信号的电压波形图，CLK3表征第三时钟信号的电压波形图，Reset表征复位端Re输出的复位信号的电压波形图，VB表征上拉节点B的电压波形图，VC表征下拉节点C的电压波形图，P1表征第一脉宽控制信号的电压波形图，P2表征第二脉宽控制信号的电压波形图，EM(n)表征自发光扫描输出端Eout输出的发光信号的电压波形图，Sc(n)表征第n级扫描与发光驱动电路200的扫描信号输出端Scan输出的扫描信号电压波形图。

[0186] 现结合图13‑图14，具体说明发光扫描驱动电路200在一帧图像扫描期间1Frame时的工作过程。

[0187] 在如图14所示的复位时间段Tr，复位端Re输出的复位信号Reset为高电位，由此第十晶体管M10与第十一晶体管M11导通。

[0188] 第一参考电压端VDD提供的第一参考电压通过第十晶体管M10加载至上拉节点B，使得上拉节点B处于第一电位。第二参考电压端VSS提供的第二参考电压通过第十一晶体管M11加载至下拉节点C，使得下拉节点C处于第二电位。由此完成上拉节点B与下拉节点C的复位操作。

[0189] 在数据写入时间段Td中的调整时间段Td1，

[0190] 第一时钟端CK1输出第一时钟信号CLK1，同时第n‑1级扫描与发光驱动电路的扫描信号输出端Scan输出扫描信号，由此，第一控制电路11中的第一晶体管M1、第三晶体管M3均导通。

[0191] 第二参考电压端VSS提供的第二参考电压通过导通的第一晶体管M3加载至上拉节点B，使得上拉节点B的电压为第二电位。扫描信号中的第二参考电压通过导通的第一晶体管M1加载至下拉节点C，使得下拉节点C的电压为第一电位。

[0192] 由于上拉节点B处于第二电位，第三晶体M4与第七晶体管M7截止，下拉节点C处于第一电位，第五晶体M5导通，第二参考电压端VSS提供的第二参考电压加载至发光信号输出Eout；第八晶体管M8导通，但是由于此时第二时钟信号端CK2此时并未输出第二时钟信号，因此第二时钟信号端CK2则将第一参考电压加载至扫描信号输出端Scan。

[0193] 在数据写入时间段Td中写入时段Td2，

[0194] 上拉节点B由于第一电容C1的储能作用，电压在第二电位基础上进一步降低；下拉节点C在第二电容C2的储能作用下，电压在第一电位基础上进一步升高。

[0195] 第二时钟端CK2输出第二时钟信号CLK2，第八晶体管M8导通，第二时钟信号端CK2则将第二参考电压的第二时钟信号CLK2加载至扫描信号输出端Scan，使得扫描信号输出端Scan输出第一参考电压的扫描信号Sc。

[0196] 本实施例中，加载第一参考电压的扫描信号Sc的扫描驱动线上的全部像素单元开启，从而使得图像数据加载写入像素单元P中。

[0197] 在数据写入时间段Td中，由于下拉节点B的电压维持在第一电位，也即是说第五晶体M5一直处于导通状态，从而使得发光信号输出端Eout也一直维持在第二参考电压的状态，由此，发光信号输出端Eout的电压并不会收到脉宽控制电路17的影响。

[0198] 在发光时间段Tr，第三时钟端输出第三时钟信号CLK3，双栅极晶体管M2导通，第一参考电压端VDD将第一参考电压VDD加载至上拉节点B，使得上拉节点B的电压跳变为第一电位，上拉节点B的电压为第一电位时，第六晶体管M6导通，从而使得下拉节点C的电压为第二电位。

[0199] 上拉节点B的电压为第一电位，下拉节点C的电压为第二电位时，第四晶体管M4与第七晶体管M7导通，第五晶体管M5与第八晶体管截止。

[0200] 第十三晶体管M13则在第一脉冲信号P1控制下按照第一频率输出第一参考电压至发光扫描输出端Eout，第十四晶体管M14则在第二脉冲信号P2控制下按照第二频率输出第二参考电压至发光扫描输出端Eout。

[0201] 可见，在发光时间段，发光信号EM的占空比能够随着第一脉冲信号P1与第二脉冲信号P2随时进行灵活的调整，那么，在像素单元P发光显示期间，就能够通过调整第一脉冲信号P1与第二脉冲信号P2的占空比来准确调整发光信号EM的占空比，从而有效防止像素单元P的显示频率无法与当前图像刷新频率相匹配而产生的频闪现象。

[0202] 请参阅图15，其为本申请第三实施例中如图4所示任一个扫描与发光驱动电路300的具体电路结构图，本实施例中，扫描与发光驱动电路300与图11所示的扫描与发光驱动电路100的电路结构基本相同，区别仅在于本实施例中扫描与发光驱动电路300中的全部晶体管(第一晶体管M1～第十一晶体管M11)均为P型薄膜晶体管。

[0203] 并且，在复位电路18中，第十晶体管M10与第十一晶体管M11。

[0204] 第十晶体管M10的栅极电性连接复位端Re，用于接收复位信号Reset，第十晶体管M10的源极电性连于第二参考电压端VSS，第十晶体管M10的漏极电性连接于上拉节点B。

[0205] 第十一晶体管M11的栅极电性连接复位端Re，用于接收复位信号Reset，第十一晶体管M11的源极电性连于第一参考电压端VDD，第十一晶体管M11的漏极电性连接于下拉节点C。

[0206] 本实施例中，第一晶体管M1～第十一晶体管M11均为P型薄膜晶体管(TFT)，由此，第一电位为低电位，第二电位为高电位，第一参考电压为低电压，第二参考电压为高电位。

[0207] 需要说明的是，由于第一参考电压为低电压，第二参考电压为高电位，由此，扫描信号Sc中具有第一参考电压时作为像素单元P的扫描开启电压，由此，像素单元P中接收扫描信号Sc的像素晶体管应为低电位导通的P型TFT，发光信号EM中具有第一参考电压时作为像素单元P的发光开启电压，由此，像素单元P中接收发光信号Sc的像素晶体管应为低电位导通的P型TFT。

[0208] 请参阅图16，其为图15所示扫描与发光驱动电路300工作时的时序图。其中，图16中的标示符号具体为：Sc(n‑1)为第n‑1级的扫描与发光驱动电路100的扫描信号输出端Scan输出的扫描信号的电压波形。CLK1表征第一时钟信号的电压波形图，CLK2表征第二时钟信号的电压波形图，CLK3表征第三时钟信号的电压波形图，Reset表征复位端Re输出的复位信号的电压波形图，VB表征上拉节点B的电压波形图，VC表征下拉节点C的电压波形图，EM(n)表征第n级的扫描与发光驱动电路100自发光扫描输出端Eout输出的发光信号EM的电压波形图，Sc(n)表征第n级的的扫描与发光驱动电路100d的扫描信号输出端Scan输出的扫描信号Scan的电压波形图。

[0209] 扫描与发光驱动电路300的工作时序与图12所示扫描与发光驱动电路100的工作时序相同，本实施例中不再继续赘述。

[0210] 请参阅图17，其为本申请第四实施例中如图4所示任一个扫描与发光驱动电路400的具体电路结构图，本实施例中，扫描与发光驱动电路400与图13所示的扫描与发光驱动电路200的电路结构基本相同，区别仅在于扫描与发光驱动电路400中的全部晶体管(第一晶体管M1～第十一晶体管M11)均为P型薄膜晶体管。

[0211] 并且，在复位电路18中，第十晶体管M10与第十一晶体管M11。

[0212] 第十晶体管M10的栅极电性连接复位端Re，用于接收复位信号Reset，第十晶体管M10的源极电性连于第二参考电压端VSS，第十晶体管M10的漏极电性连接于上拉节点B。

[0213] 第十一晶体管M11的栅极电性连接复位端Re，用于接收复位信号Reset，第十一晶体管M11的源极电性连于第一参考电压端VDD，第十一晶体管M11的漏极电性连接于下拉节点C。

[0214] 本实施例中，第一晶体管M1～第十一晶体管M11均为P型薄膜晶体管(TFT)，由此，第一电位为低电位，第二电位为高电位，第一参考电压为低电压，第二参考电压为高电位。

[0215] 需要说明的是，由于第一参考电压为低电压，第二参考电压为高电位，由此，扫描信号Sc中具有第一参考电压时作为像素单元P的扫描开启电压，由此，像素单元P中接收扫描信号Sc的像素晶体管应为低电位导通的P型TFT，发光信号EM中具有第一参考电压时作为像素单元P的发光开启电压，由此，像素单元P中接收发光信号Sc的像素晶体管应为低电位导通的P型TFT。

[0216] 请参阅图18，其为图17所示扫描与发光驱动电路400工作时的时序图。扫描与发光驱动电路400的工作时序与图14所示扫描与发光驱动电路200的工作时序相同，本实施例中不再继续赘述。

[0217] 如图19所示，其为本申请第五实施例中如图4所示任一个扫描与发光驱动电路500中发光驱动电路的电路框图，本实施例中，发光驱动电路包括第一控制电路11、第二控制电路12、发光输出电路13、第一反相电路15、缓冲电路16以及脉宽控制电路17。其中，发光输出电路13包括发光上拉输出电路13与发光下拉输出电路14，脉宽控制电路171包括第一脉宽控制电路171与第二脉宽控制电路172。

[0218] 第一控制电路11通过第一节点A电性连接第二控制电路12，并且通过上拉节点B电性连接所述上拉输出电路13，第二控制电路12通过下拉节点C电性连接下拉输出电路14，第一反相电路15电性连接于上拉节点B与下拉节点C之间。

[0219] 第一控制电路11电性连接第一时钟端CK1、第一调整信号端Vin、第二参考电压端VSS以及第一节点A。

[0220] 第一时钟信号端CK1用于按照第一预设频率输出第一时钟信号CLK1。

[0221] 第一调整信号端Vin用于输出第一调整信号Vi。

[0222] 第二参考电压端VSS用于输出第二参考电压VSS。

[0223] 第一控制电路11自第一时钟信号端CK1接收第一时钟信号CLK1，从而在一个扫描周期T内的数据写入时间段Td依据第一时钟信号CLK1在不同时间段将第一电位(高)以及第二电位(低)传输至上拉节点B。本实施例中，一个扫描周期T内的数据写入时间段Td在两个不同时间段接收到第一时钟信号CLK1，由此，在不同时间段将第一电位(高)以及第二电位(低)传输至上拉节点B。

[0224] 本实施例中，数据写入时间段Td包括在时间上连续以及无重叠的调整时段Td1、上拉时段Td2和下拉时段Td3。

[0225] 第一时钟信号端CK1分别在调整时段Td1与下拉时段Td3输出第一时钟信号，由此，第一控制电路11分别在调整时段Td1与下拉时段Td3依据第一时钟信号CLK1将第一电位(高)以及第二电位(低)传输至上拉节点B。

[0226] 当所述上拉节点B处于第二电位时，通过连接于上拉节点与下拉节点之间的第一反相电路15控制下拉节点C为第二电位。

[0227] 第二控制电路12电性连接于第二时钟端CK2以及第一参考电压端VDD。

[0228] 第二时钟端CK2用于输出时钟信号CLK2，第一参考电压端VDD用于输出第一参考电压。

[0229] 本实施例中，第一参考电压高于第二参考电压，例如，第一参考电压为高参考电压，第二参考电压为低参考电压。

[0230] 第二控制电路12在在数据写入时间段Td内的上拉时段Td2接收第二时钟信号CLK2，并且在第二时钟信号CLK2控制下将第一电位(高)传输至上拉节点B，以及，当上拉节点B处于第一电位时，输出第二电位至下拉节点C。

[0231] 发光上拉输出电路131电性连接于上拉节点B与发光信号输出端Eout，当上拉节点B处于第二电位时，发光上拉输出电路131处于导通状态，以便于输出第二参考电压。

[0232] 发光下拉输出电路141电性连接下拉节点C与发光信号输出端Eout，当下拉节点C处于第一电位时，输出第一参考电压。本实施例中，所述第一参考电压与所述第二参考电压相互配合构成所述发光信号。

[0233] 缓冲电路16电性连接于第一控制电路11与第一节点A之间，用于控制第一节点A缓冲一定时间段维持与第一时钟信号CLK1的电压转换。

[0234] 脉宽控制电路17电性连接于发光上拉输出电路13、发光下拉输出电路14以及发光信号输出端Eout，用于控制上拉输出电路13输出所述第一参考电压以及的频率以及下拉输出电路14输出所述第二参考电压的频率。

[0235] 脉宽控制电路17包括第一脉宽控制电路171与第二脉宽控制电路172。

[0236] 第一脉宽控制电路171与上拉输出电路13串联于第二参考电压端VSS与发光信号输出端Eout，且第一脉宽控制电路171在第一脉宽信号P1控制下按照第一频率处于导通状态。

[0237] 当上拉输出电路13在上拉节点B控制下处于导通状态时，第一脉宽控制电路171按照第一频率将所述第一参考电压输出至所述发光信号输出端Eout。

[0238] 第二脉宽控制电路172与下拉输出电路14并联于第二参考电压端VDD与发光信号输出端Eout，第二脉宽控制电路172在第二脉宽信号P2控制下按照第二频率处于导通状态。

[0239] 当下拉输出电路14在下拉节点B控制下处于未导通状态，第二脉宽控制电路172按照第一频率将所述第二参考电压输出至所述发光信号输出端Eout。

[0240] 第一脉宽信号P1与第二脉宽信号P2的占空比与所述第二占空比之和为1，且第一脉宽信号与所述第二脉宽信号的相位相反。

[0241] 更为具体地，请参阅图20，其为图19所示发光驱动电路的具体电路结构示意图。如图20所示，

[0242] 第一控制电路11包括第一晶体管M1、第二晶体管M2以及第三晶体管M3。

[0243] 第一晶体管M1的栅极电性连接第一时钟信号端CK1，用接收第一时钟信号CK1，第一晶体管M1的源极电性连接至第一调整信号端Vin，第一晶体管M1的漏极电性连于缓冲电路16。

[0244] 第二晶体管M2的栅极电性连接第一时钟信号端CK1，第二晶体管M2的源极电性连接至第二参考电压VSS，第二晶体管M2的漏极电性连于第一节点A。

[0245] 第三晶体管M3的栅极电性连接第一时钟信号端CK1，第三晶体管M3的源极电性连接至第二参考电压VSS，第三晶体管M3的漏极电性连于上拉节点B。

[0246] 上拉输出电路13包括第四晶体管M4，第四晶体管M4的栅极电性连接上拉节点B，第四晶体管M4的源极电性连接至第一脉宽控制电路171，第四晶体管M4的漏极电性连于发光信号输出端Eout。

[0247] 缓冲电路16包括第四晶体管M5、第六晶体管M6与第四电容C4。

[0248] 第五晶体管M5的栅极电性连接第一晶体管M1的漏极，第五晶体管M5的源极电性连接于第一时钟信号端CK1，第五晶体管M5的漏极电性连于第六晶体管M6。

[0249] 第六晶体管M6的栅极电性连接第一晶体管M1的漏极，第六晶体管M6的源极电性连接于第五晶体管M5的漏极，第六晶体管M6的漏极电性连于第一节点A。

[0250] 第四电容C4电性连接于第五晶体管M5的栅极与第一参考电压端VDD之间。

[0251] 第二控制电路12包括子上拉控制电路121以及子下拉控制电路122。其中，子上拉控制电路121用于控制上拉节点B的电压处于第一电位，子下拉控制电路122用于控制下拉节点C的电压处于第二电位。

[0252] 具体地，子上拉控制电路121电性连接第一节点A、第二时钟信号端CK2、第一参考电压端VDD以及上拉节点B。

[0253] 当第一控制电路12在未接收到在第一时钟信号CLK1而输出第一电位或者第二电位的信号至上拉节点B时，子上拉控制电路121在第一节点A与的第二时钟信号端CK2控制下将第二参考电压端VDD输出至上拉节点B，进而控制上拉节点B的电压为第一电位。

[0254] 子下拉控制电路122电性连接第一节点A、第二时钟信号端CK2、第一参考电压端VDD以及下拉节点C。

[0255] 当上拉节点B由于处于第一电位无法针对下拉节点C的电压进行控制时，子下拉控制电路122在第一节点A与的第二时钟信号端CK2控制下将第二电位输出至下拉节点C，进而控制下拉节点B的电压为第二电位。

[0256] 更为具体地，子上拉控制电路121包括第七晶体管M7、第八晶体管M8以及第一电容C1，子下拉控制电路122包括第九晶体管M9、第十晶体管M10以及第二电容C2。

[0257] 第七晶体管M7的栅极电性连接第一节点A，第七晶体管M7的源极电性连接于第一参考电压端VDD，第七晶体管M7的漏极电性连于第八晶体管M8。

[0258] 第八晶体管M8的栅极电性连接第二时钟端CK2，用于接收第二时钟信号CLK2，第八晶体管M8的源极电性连接于第七晶体管M7的漏极，第八晶体管M8的漏极电性连于上拉节点B。

[0259] 第一电容C1电性连接在第二时钟信号的CK2与第二节点之间。

[0260] 第二电容C2电性连接在第一节点A第二节点D之间。

[0261] 第九晶体管M9的栅极电性连接第一节点A，第九晶体管M9的源极电性连接于第二时钟信号的CK2，第七晶体管M7的漏极电性连于第二节点D。

[0262] 第十晶体管M10的栅极电性连接第二时钟信号的CK2，用于接收第二时钟信号CLK2，第十晶体管M10的源极电性连接于第二节点D，第十晶体管M10的漏极电性连于下拉节点C。

[0263] 第一反相电路15包括第十一晶体管M11，第十一晶体管M11的栅极电性连接上拉节点B，第十一晶体管M11的源极电性连接于第一参考电压端VDD，第十一晶体管M11的漏极电性连于下拉节点C。

[0264] 下拉输出电路132包括第十二晶体管M12以及第三电容C3。其中，

[0265] 第三电容C3电性连接于下拉节点C与第一参考电压端VDD之间。

[0266] 第十二晶体管M12的栅极电性连接下拉节点C，第十二晶体管M12的源极电性连接第一参考电压端VDD，第十二晶体管M12的漏极电性连于发光信号输出端Eout。

[0267] 第一脉宽控制电路171包括第十三晶体管M13，第十三晶体管M13的栅极电性连接第一脉冲信号输出端P1，用于自第一脉冲信号输出端P1接收第一脉冲控制信号P1，第十三晶体管M13的源极电性连接第二参考电压端VSS，第十三晶体管M13的漏极电性连于第四晶体管M4的漏极。

[0268] 第二脉宽控制电路172包括第十四晶体管M14，第十四晶体管M15的栅极电性连接第二脉冲信号输出端P2，用于自第二脉冲信号输出端P2接收第二脉冲控制信号P2，第十四晶体管M14的源极电性连接第一参考电压端VDD，第十四晶体管M14的漏极电性连于发光信号输出端Eout。

[0269] 本实施例中，第一晶体管M1～第十四晶体管M14均为P型薄膜晶体管(TFT)，由此，第一电位为高电位，第二电位为低电位，第一参考电压为高电压，第二参考电压为低电位。其中，第一晶体管M1～第十四晶体管M14在高电压控制截止，而在低电压控制下导通。

[0270] 请参阅图21，其为图20所示发光驱动电路工作时的时序图。其中，图21中的标示符号具体为：Vi表征第一调整信号Vi的电压波形图，CLK1表征第一时钟信号的电压波形图，CLK2表征第二时钟信号的电压波形图，VA表征第一节点A的电压波形图，VB表征上拉节点B的电压波形图，VC表征下拉节点C的电压波形图，P1表征第一脉宽控制信号的电压波形图，P2表征第二脉宽控制信号的电压波形图，EM(n)表征扫描与发光驱动电路500自发光扫描输出端Eout输出的发光信号EM的电压波形图。

[0271] 现一并结合图20‑图21，具体说明发光扫描驱动电路在一帧图像扫描期间1Frame时的工作过程。

[0272] 如图21所示，在复位时间段Tr，第一时钟端CK1并未输出第一时钟信号CLK1，由此，第一控制电路11中的第一晶体管M1～第三晶体管M3均处于截止状态，由此，第一节点A与上拉节点B均为低电位。

[0273] 由于上拉节点B均为低电位，第四晶体管M4处于导通改状态，第十三晶体管M13则在第一脉冲信号P1控制下按照第一频率输出第二参考电压至发光扫描输出端Eout。

[0274] 第二时钟端CK2输出第二时钟信号CLK2然后停止输出第二时钟信号CLK2，第一电容C1通过第二时钟端CK2释放残留的电荷，进一步保证上拉节点B的电压为低电位，当停止输出第二时钟信号CLK2后，第八晶体管M8、第十晶体管M10截止，下拉节点C的电压由第一参考电压端VDD通过第三电容C3钳位在高电位。由此完成上拉节点B与下拉节点C的复位操作。

[0275] 由于下拉节点C均为低电位，第十二晶体管M12处于截止改状态，第十四晶体管M14则在第二脉冲信号P2控制下按照第二频率输出第一参考电压至发光扫描输出端Eout。

[0276] 在数据写入时间段Td中的调整时间段Td1，

[0277] 第一时钟端CK1输出第一时钟信号CLK1，同时第一调整信号端Vin输出第一调整信号，由此，第一控制电路11中的第一晶体管M1～第三晶体管M3均处于导通状态，第一节点A通过第三晶体管M3加载第一参考电压而处于低电位，上拉节点B由于入第一调整信号而处于高电位。

[0278] 由于上拉节点B的电压为高电位，第四晶体管M4与第十一晶体管M11截止，上拉节点B无法通过第一反相电路15中的第十一晶体管M11控制下拉节点B的电压为低电位。

[0279] 第二时钟端CK2未输出第二时钟信号CLK2，第八晶体管M8、第十晶体管M10截止，下拉节点C的电压仍然维持在高电位。

[0280] 由于下拉节点C均为低电位，第十二晶体管M12处于截止改状态，第十四晶体管M14则在第二脉冲信号P2控制下按照第二频率输出第一参考电压至发光扫描输出端Eout。

[0281] 在数据写入时间段Td中上拉时段Td2，第一时钟端CK1停止输出第一时钟信号CLK1，同时第一调整信号端Vin停止输出第一调整信号，由此，第一控制电路11中的第一晶体管M1～第三晶体管M3均处于截止状态。

[0282] 第一节点A的电压因为第二电容C2的作用维持在低电位，由此，第九晶体管M9与第七晶体管M7均导通。

[0283] 第二时钟端CK2输出第二时钟信号CLK2，第八晶体管M8、第十晶体管M10导通，[0284] 由此，第七晶体管M7与第八晶体管M8构成的子上拉控制电路121将第一参考电压端VDD提供第一参考电压提供至上拉节点B，控制上拉节点B的电压继续维持在高电位。

[0285] 由第九晶体管M9与第十晶体管M10构成的子下拉控制电路122将第二时钟信号CLK2中的低电位传输至下拉结点C，使得下拉节点C的电压从高电位跳变为低电位。

[0286] 当下拉节点C的电压为低电位时，第十二晶体管M12处于导通状态，由此，第一参考电压端VDD提供第一参考电压输出至光扫描输出端Eout，此时，光扫描输出端Eout为维持在高电位，并不会随着第二脉冲信号P2发生变化。

[0287] 在数据写入时间段Td中下拉时段Td3，第一时钟端CK1输出第一时钟信号CLK1，由此，第一控制电路11中的第一晶体管M1～第三晶体管M3均处于截止状态。第一节点A通过第三晶体管M3加载第一参考电压而处于低电位，上拉节点B由于入第一调整信号而处于高电位。

[0288] 当上拉节点B的电压为低电位时，通过第一反相电路15中导通的第十一晶体管M11将下拉节点C的电压控制跳变为高电位，第十二晶体管M12截止，第十四晶体管M14则在第二脉冲信号P2控制下输出第一参考电压至发光扫描输出端Eout。

[0289] 可见，在数据写入时间段Td中，发光扫描输出端Eout的电压维持在高电位而不会开启像素单元P中驱动电流的通路使得发光器件发光，从而保证数据的正确写入。

[0290] 在发光时间段Tr，上拉节点B在第一时钟信号CLK1与第二时钟时钟信号CLK2控制下一直维持在低电位。

[0291] 第十三晶体管M13则在第一脉冲信号P1控制下按照第一频率输出第二参考电压至发光扫描输出端Eout，第十四晶体管M14则在第二脉冲信号P2控制下按照第二频率输出第一参考电压至发光扫描输出端Eout。

[0292] 可见，在发光时间段，发光信号EM的占空比能够随着第一脉冲信号P1与第二脉冲信号P2随时进行灵活的调整，那么，在像素单元P发光显示期间，就能够通过调整第一脉冲信号P1与第二脉冲信号P2的占空比来准确调整发光信号EM的占空比，也即是通过调整两个脉冲信号中低电位在一个脉冲周期内的时间来准确调整发光信号EM中低电位时间，进而有效调整像素单元P中提供至发光器件驱动电流的时间，从而有效防止像素单元P的显示频率无法与当前图像刷新频率相匹配而产生的频闪现象。

[0293] 请参阅图22，其为本申请第六实施例中如图4所示任一个扫描与发光驱动电路600中发光驱动电路的具体电路结构图，本实施例中，扫描与发光驱动电路600与图20所示的扫描与发光驱动电路500的电路结构基本相同，区别仅在于发光电路中的全部晶体管(第一晶体管M1～第十四晶体管M14)均为N型薄膜晶体管。

[0294] 本实施例中，第一晶体管M1～第十一晶体管M11均为N型薄膜晶体管(TFT)，由此，第一电位为高电位，第二电位为低电位，第一参考电压为高电压，第二参考电压为低电位。其中，第一晶体管M1～第十四晶体管M14在低电压控制截止，而在高电压控制下导通。需要说明的是，由于第一参考电压为高电压，第二参考电压为低电位，由此，扫描信号Sc中具有第一参考电压时作为像素单元P的扫描开启电压，由此，像素单元P中接收扫描信号Sc的像素晶体管应为高电位导通的N型TFT，发光信号EM中具有第一参考电压时作为像素单元P的发光开启电压，由此，像素单元P中接收发光信号Sc的像素晶体管应为高电位导通的N型TFT。

[0295] 请参阅图23，其为图22所示发光驱动电路工作时的时序图。其中，发光驱动电路的工作时序与图21所示发光驱动电路的工作时序完全相同，本实施例中不再继续赘述。

[0296] 以上所述为本申请的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本申请的保护范围。