PCB制作方法及PCB、盲孔孔底铜箔的浮离监测方法

摘要

本发明涉及PCB技术领域，公开了一种PCB制作方法及PCB、盲孔孔底铜箔的浮离监测方法。PCB制作方法包括：叠板压合前，根据孔深设计值，确定待监测盲孔的孔底所位内层，将下一内层按照相同阻抗设计参数制作间隔布置的监测阻抗线和至少一条参考阻抗线；叠板压合制得PCB，在PCB上制作待监测盲孔、与监测阻抗线电连接的监测测试孔、以及与参考阻抗线电连接的参考测试孔，且待监测盲孔的中心线与监测阻抗线相交，参考阻抗线的正上方未制作有过孔。应用本发明实施例，在后续的诸如成品、焊接、测试等各个阶段均可以持续高效的根据阻抗变化程度来进行孔底浮离监测，而无需对PCB进行切片抽样测试，大大提高了监测的效率和准确性。

权利要求

1.一种PCB制作方法，其特征在于，包括：

叠板压合前，根据待制作的待监测盲孔的孔深设计值，确定所述待监测盲孔的孔底所位内层，将预设叠板位置设于所述孔底所位内层的下一内层确定为阻抗线路层，在所述阻抗线路层上按照相同阻抗设计参数制作间隔布置的监测阻抗线和至少一条参考阻抗线；

叠板压合制得PCB，在所述PCB上制作所述待监测盲孔、与所述监测阻抗线电连接的监测测试孔、以及与所述参考阻抗线电连接的参考测试孔，且所述待监测盲孔的中心线与所述监测阻抗线相交，所述参考阻抗线的正上方未制作有过孔；

所述制作方法还包括：在制作所述监测阻抗线之前，通过阻抗模拟软件进行仿真实验，以确定所述监测阻抗线的所述阻抗设计参数，使得在浮离现象发生前后所述监测阻抗线的最小阻抗变化幅度大于阻抗测量设备的理论测量误差。

2.根据权利要求1所述的PCB制作方法，其特征在于，所述制作方法还包括：在制作所述待监测盲孔的同时，在所述待监测盲孔的外周制作多个辅助盲孔，所述辅助盲孔与所述待监测盲孔形成盲孔孔阵。

3.根据权利要求2所述的PCB制作方法，其特征在于，所述盲孔孔阵的相邻盲孔间距小于12mil。

4.根据权利要求1所述的PCB制作方法，其特征在于，所述阻抗设计参数包括线宽，所述线宽小于所述待监测盲孔的孔径。

5.根据权利要求1所述的PCB制作方法，其特征在于，所述阻抗设计参数包括形状，所述形状为直线形、蛇形或者环形。

6.根据权利要求1所述的PCB制作方法，其特征在于，所述监测阻抗线和参考阻抗线的间距大于0.5mm。

7.一种PCB，其特征在于，所述PCB按照权利要求1至6任意一项所述的PCB制作方法制成。

8.一种盲孔孔底铜箔的浮离监测方法，其特征在于，应用于权利要求7所述的PCB，所述浮离监测方法包括：应用阻抗测试设备，利用所述监测测试孔对所述监测阻抗线进行阻抗测试以获得第一阻抗值，利用所述参考测试孔对所述参考阻抗线进行阻抗测试以获得第二阻抗值；

确定所述第一阻抗值与所述第二阻抗值的差值，通过比较所述差值和预设阈值来判断所述待监测盲孔的孔底是否出现浮离现象。

9.根据权利要求8所述的盲孔孔底铜箔的浮离监测方法，其特征在于，在所述参考阻抗线的数量为M条且所述M为大于1的自然数时，将所述监测阻抗线与每条所述参考阻抗线组成一个对比组，共获得M个对比组；

所述判断待监测盲孔的孔底是否出现浮离现象，包括：在所述M个对比组中超过预设数量对比组的差值同时大于所述预设阈值时，判定所述待监测盲孔的孔底出现浮离现象。

说明书

PCB制作方法及PCB、盲孔孔底铜箔的浮离监测方法

技术领域

[0001] 本发明涉及PCB(PrintedCircuitBoard，印制线路板)技术领域，尤其涉及一种PCB制作方法及PCB、盲孔孔底铜箔的浮离监测方法。

背景技术

[0002] 高密度互连技术的大量使用的基础是激光盲孔的应用，在激光盲孔的生产中，为了保证孔内介质被完全烧蚀，同时规避设备加工时的能量波动，使用的能量通常会比材料汽化所需的能量大很多。

[0003] 高能量产生的高温会降低孔底铜箔与粘结片的结合力，PCB经过多次波峰焊或回流焊后，激光盲孔的孔底铜箔有出现浮离的隐患。

[0004] 虽然孔底铜箔浮离，但盲孔与内层铜之间的电气连接并未断开，故常规的通断测试、绝缘电阻测试、低阻测试等电性能检测手段失效。因此，现有的浮离监测方法通常是在PCB出货前从PCB中抽取检测样本，对检测样本进行热应力或回流焊测试完成后做金相切片来监控，不仅效率低，而且只能作为抽检方法使用，代表性有限。如果具有浮离隐患的产品出货至客户，公司和客户均需要承担相关部件的失效风险。

发明内容

[0005] 本发明的目的在于提供一种PCB制作方法及PCB、PCB的盲孔孔底铜箔的浮离监测方法，能够在各个阶段持续且高效地监测PCB的盲孔孔底的质量状况，克服现有的切片抽样检测方式存在的效率低和漏检率高的问题。

[0006] 为达此目的，本发明采用以下技术方案：

[0007] 一种PCB制作方法，包括：

[0008] 叠板压合前，根据待制作的待监测盲孔的孔深设计值，确定所述待监测盲孔的孔底所位内层，将预设叠板位置设于所述孔底所位内层的下一内层确定为阻抗线路层，在所述阻抗线路层上按照相同阻抗设计参数制作间隔布置的监测阻抗线和至少一条参考阻抗线；

[0009] 叠板压合制得PCB，在所述PCB上制作所述待监测盲孔、与所述监测阻抗线电连接的监测测试孔、以及与所述参考阻抗线电连接的参考测试孔，且所述待监测盲孔的中心线与所述监测阻抗线相交，所述参考阻抗线的正上方未制作有过孔。

[0010] 可选的，所述制作方法还包括：在制作所述待监测盲孔的同时，在所述待监测盲孔的外周制作多个辅助盲孔，所述辅助盲孔与所述待监测盲孔形成盲孔孔阵。

[0011] 可选的，所述盲孔孔阵的相邻盲孔间距小于12mil。

[0012] 可选的，所述制作方法还包括：在制作所述监测阻抗线之前，通过阻抗模拟软件进行仿真实验，以确定所述监测阻抗线的所述阻抗设计参数，使得在所述浮离现象发生前后所述监测阻抗线的最小阻抗变化幅度大于阻抗测量设备的理论测量误差。

[0013] 可选的，所述阻抗设计参数包括线宽，所述线宽小于所述待监测盲孔的孔径。

[0014] 可选的，所述阻抗设计参数包括形状，所述形状为直线形、蛇形或者环形。

[0015] 可选的，所述监测阻抗线和参考阻抗线的间距大于0.5mm。

[0016] 一种PCB，所述PCB按照上述任意一项所述的PCB制作方法制成。

[0017] 一种盲孔孔底铜箔的浮离监测方法，应用于上述的PCB，所述浮离监测方法包括：

[0018] 应用阻抗测试设备，利用所述监测测试孔对所述监测阻抗线进行阻抗测试以获得第一阻抗值，利用所述参考测试孔对所述参考阻抗线进行阻抗测试以获得第二阻抗值；

[0019] 确定所述第一阻抗值与所述第二阻抗值的差值，通过比较所述差值和预设阈值来判断所述待监测盲孔的孔底是否出现浮离现象。

[0020] 可选的，在所述参考阻抗线的数量为M条且所述M为大于1的自然数时，将所述监测阻抗线与每条所述参考阻抗线组成一个对比组，共获得M个对比组；

[0021] 所述判断待监测盲孔的孔底是否出现浮离现象，包括：在所述M个对比组中超过预设数量对比组的差值同时大于预设阈值时，判定所述待监测盲孔的孔底出现浮离现象。

[0022] 与现有技术相比，本发明的有益效果为：

[0023] 本发明实施例在PCB的内层制作了能够用于监测孔底浮离现象的监测阻抗线和参考阻抗线，在后续的诸如成品、焊接、测试等各个阶段均可以持续高效的根据阻抗变化程度来进行孔底浮离监测，而无需对PCB进行切片抽样测试，大大提高了监测的效率和准确性。

附图说明

[0024] 为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

[0025] 图1为本发明实施例提供的PCB制作方法流程图。

[0026] 图2为本发明实施例提供的PCB的剖视结构图。

[0027] 图3为本发明实施例提供的孔底无浮离时的阻抗模拟结果视图。

具体实施方式

[0028] 为使得本发明的发明目的、特征、优点能够更加的明显和易懂，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，下面所描述的实施例仅仅是本发明一部分实施例，而非全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

[0029] 请参阅图1，本发明实施例提供了一种PCB制作方法，包括步骤：

[0030] 步骤101、叠板压合前，根据待制作的待监测盲孔1的孔深设计值，确定待监测盲孔1的孔底所位内层，将预设叠板位置设于孔底所位内层的下一内层确定为阻抗线路层，在阻抗线路层上按照相同阻抗设计参数制作间隔布置的监测阻抗线2和至少一条参考阻抗线3。

[0031] 需要指出的是，待监测盲孔1即为后续需要进行孔底质量监测的激光盲孔，其数量可以为一个或者两个及以上，而孔底质量监测的具体监测内容至少包括孔底的铜箔是否发生浮离现象。在后续的孔底质量监测操作中，需要利用由监测阻抗线2和至少一条参考阻抗线3组成的这组阻抗线来实现对待监测盲孔1的监测功能。

[0032] 步骤102、叠板压合制得PCB，在PCB上制作待监测盲孔1、与监测阻抗线2电连接的监测测试孔、以及与参考阻抗线3电连接的参考测试孔，且待监测盲孔1的中心线与监测阻抗线2相交，参考阻抗线3的正上方未制作有过孔。

[0033] 换言之，按照叠板方向，每个待监测盲孔1的孔底与对应的监测阻抗线2相比较，两者所在内层为相邻的上下层，且两者上下位置一致；而参考阻抗线3的位置设计只需要满足正上方未制作有过孔的条件即可。

[0034] 基于此，对于具有不同孔深设计值的多个待监测盲孔1，由于这些待监测盲孔1对应的阻抗线路层位于不同内层，因此需要在步骤101中为每个待监测盲孔1分别制作对应的一组阻抗线(包括监测阻抗线2和参考阻抗线3)。而对于具有相同孔深设计值的多个待监测盲孔1，由于这些待监测盲孔1对应的阻抗线路层位于同一内层，因此在步骤101中只需要为每个待监测盲孔1单独设置对应的监测阻抗线2，可设置较少数量的参考阻抗线3，以供这些待监测盲孔1复用，这样可加快制作程序，节省制作空间。

[0035] 由于监测阻抗线2和参考阻抗线3位于内层，为了方便测试，本发明实施例制作了与监测阻抗线2连通的监测测试孔和与参考阻抗线3连通的参考测试孔，后续可应用阻抗测试设备在PCB外层对这些测试孔进行测试操作，方便快捷。

[0036] 相应的，本发明实施例还提供了一种PCB，该PCB应用上述制作方法制成，创新的设计了监测阻抗线2和参考阻抗线3，该PCB可以作为测试条，设计于线路板主体的边部以用于实现测试功能，在实际生产时通常与线路板主体一体制成。

[0037] 综上，不同于常规的PCB制作方法，本发明实施例在PCB的内层制作了能够用于监测孔底浮离现象的监测阻抗线2和参考阻抗线3，在后续的诸如成品、焊接、测试等各个阶段均可以持续地利用这些阻抗线来进行孔底质量监测，而无需对PCB进行切片抽样测试，大大提高了监测的效率和准确性。

[0038] 根据特性阻抗理论公式模拟，在待监测盲孔1的孔底未发生铜箔浮离时，以孔底所在内层为参考层，参考层与阻抗线之间的介质仅为粘结片，介质厚度和Dk(DielectricConstant，介电常数)即是粘结片的厚度和Dk；若待监测盲孔1的孔底发生铜箔浮离浮离，参考层与阻抗线之间的介质将变为粘结片和真空两层，阻抗线的特性阻抗会变大，所以本发明实施例通过监测阻抗变化程度来判断孔底是否出现浮离。

[0039] 具体的，基于上述PCB，本发明实施例还提供了一种盲孔孔底铜箔的浮离监测方法，包括步骤：

[0040] 应用阻抗测试设备，利用监测测试孔对监测阻抗线2进行阻抗测试以获得第一阻抗值，利用参考测试孔对参考阻抗线3进行阻抗测试以获得第二阻抗值；

[0041] 确定第一阻抗值与第二阻抗值的差值，通过比较差值和预设阈值来判断待监测盲孔1的孔底是否出现浮离现象。

[0042] 在实际操作时，阻抗测试设备提供有正极探测针和负极探测针，在测试时将正极探测针与监测测试孔/参考测试孔电接触，将负极探测针接地，即可实现对相应阻抗线的阻抗测试。

[0043] 在阻抗测试前，可先对PCB进行热应力、回流焊等条件下的可靠性测试。

[0044] 为提高监测准确率，优选设计参考阻抗线3的数量为M条且M为大于1的自然数，将监测阻抗线2与每条参考阻抗线3组成一个对比组，即可获得适用于单个待监测盲孔1的M个对比组；在M个对比组中超过预设数量对比组的差值同时大于预设阈值时，判定待监测盲孔1的孔底出现浮离现象。

[0045] 需要说明的是，阻抗设计参数包括线宽、形状和线厚等，其中的形状为直线形、蛇形或者环形等各种类型，本发明实施例对具体参数值不作限定，可根据实际情况来设计。

[0046] 实际应用中，受限于金相显微镜的分辨率和粘结片中的树脂颗粒特性，通常实际孔底浮离高度＞2um的浮离才会被定性为孔底浮离。由于本发明实施例通过监测阻抗变化程度来识别孔底浮离现象，因此为放大孔底浮离对监测阻抗线2的阻抗影响程度，以提高浮离监测精度，在一种优选的实施方式中，可设计监测阻抗线2的线宽小于待监测盲孔1的孔径，这种情况下监测阻抗线2的敏感度较高，在浮离高度较小时监测阻抗线2也能发生较大程度的阻抗值变化，这样有利于识别出较小程度的浮离现象。为确保检测的准确性，监测阻抗线和参考阻抗线的间距可选大于0.5mm。

[0047] 在制作待监测盲孔1的同时，还可在待监测盲孔1的外周制作多个辅助盲孔4，辅助盲孔4与待监测盲孔1形成盲孔孔阵，盲孔孔阵的相邻盲孔间距可选小于12mil(例如，间距在5mil至12mil之间)。通过在周围设置密集孔阵的方式，由于孔阵中各个盲孔的孔底铜箔相连，相互之间具有连带影响力，因此可对待监测盲孔1孔底出现的浮离现象起到扩大作用，增大浮离程度，有利于浮离现象的识别。

[0048] 此外，在制作监测阻抗线2之前，可通过阻抗模拟软件进行仿真实验，调整监测阻抗线2的各项阻抗设计参数，使得在浮离现象发生前后监测阻抗线2的阻抗理论值R均在阻抗测量设备的可测量范围内。在确定监测阻抗线2的阻抗设计参数，据此得出未发生浮离现象时监测阻抗线2的阻抗理论值R后，可进一步结合阻抗测量设备的测量误差D来设计后续用以判断是否发生浮离的预设阈值L。示例性的，可按照以下公式来选取L：L>2R＊D+M，其中M为其他影响参数(可根据实际经验来设定)。

[0049] 下面以阻抗测量设备的可测量范围为45Ω‑85Ω、测量误差为1％为例，针对图2所示结构的参数设计及预设阈值选取进行示例性的说明。图2所示为四层板，待监测盲孔1位于L1/L2层，监测阻抗线2和参考阻抗线3位于L3层。

[0050] 首先，确定阻抗设计参数：如图3所示，使用阻抗模拟软件PolarSI9000，调整L3层监测阻抗线2的线宽、线厚等各项阻抗设计参数，使L3层未发生浮离时监测阻抗线2的阻抗理论值(即通过前述阻抗模拟软件基于设定的各项阻抗设计参数计算得出的阻抗值)位于阻抗测量设备的45Ω‑85Ω测量范围内，如55.2Ω，这样即可确定监测阻抗线2和参考阻抗线3在阻抗理论值R为55.2Ω时的阻抗设计参数。

[0051] 然后，根据监测阻抗线2在未发生浮离时的阻抗理论值55.2Ω和阻抗测量设备的测量误差1％来设计预设阈值。一方面，由于测量误差为1％，则监测阻抗线2须在发生浮离后的阻抗理论值的变化幅度超出1％(即55.2Ω*1％＝0.552Ω)，该变化才能够被阻抗测量设备识别出；另一方面，由于线宽等参数存在制作公差的因素，监测阻抗线2与参考阻抗线3的阻抗存在相反公差的情况；再一方面，实测阻抗时介质厚度H、介电常数Er、铜厚T、阻抗线宽W的差异可忽略，根据经验及阻抗模拟软件，各因素对实测阻抗的影响在1Ω以内，因此，预设阈值可选择大于2*0.552Ω+1Ω的数值。

[0052] 以下提供一应用实例：当监测阻抗线2的阻抗实测值为51.4Ω、监测阻抗线2的阻抗实测值为54Ω时，可计算得到阻抗差异为2.6Ω，按照本实施例的判断方法，该阻抗差异超出预设阈值2.2Ω，因此识别为发生浮离现象。为验证该结果的准确性，对该PCB进行切片检测，检测结果是孔底发生了5um的浮离。因此，本发明实施例的检测方法不仅简单且准确，而且不具有任何破坏性，可应用性强。

[0053] 以上所述，以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。