一种微纳射频器件及制备方法，方法包括：在SOI片上生长隔离层；图形化隔离层，以在SOI片上形成谐振单元、电极引线、信号屏蔽层及封装环；在谐振单元的侧壁生长微纳级间隔层；去除电极引线、信号屏蔽层及封装环表面的隔离层，在SOI表面生长一层导电层，对导电层图形化，保留电极引线、信号屏蔽层、封装环部分上的导电层，以及在谐振单元与电极引线之间形成输入电极及输出电极；去除谐振单元表面的隔离层及SOI片上正对谐振单元的绝缘层。该方法可在微纳射频器件谐振单元侧壁制备微纳级间隔层，进而实现微纳级电容间隙，突破微纳射频器件机电转换效率低、驱动电压高等技术瓶颈，且制备垂直引线结构，可实现低寄生、小尺寸封装。
图形化所述隔离层，以在所述SOI片上形成谐振单元、电极引线、信号屏蔽层及封装环；
去除所述电极引线、所述信号屏蔽层及所述封装环表面的隔离层，在所述SOI的整个表面生长一层导电层，对所述导电层图形化，保留所述电极引线、所述信号屏蔽层、所述封装环部分的导电层，并在所述谐振单元与电极引线之间形成输入电极及输出电极；其中，所述电极引线、所述信号屏蔽层、所述封装环部分的导电层用于传输电信号；
去除所述谐振单元表面的隔离层及所述SOI片上正对所述谐振单元的绝缘层。
2.根据权利要求1所述的制备方法，所述方法还包括：制备封装盖片，包括：
在所述垂直传输线周围沟槽内填充绝缘材料形成同轴屏蔽层；
对所述基片的两侧进行打磨，直至所述两侧均显露所述垂直传输线及所述同轴屏蔽层；
对所述基片的一面进行刻蚀，以形成封装空腔，其中，所述垂直传输线位于所述封装空腔的外围。
3.根据权利要求2所述的制备方法，所述方法还包括：在所述电极引线表面制备电极焊盘；
在所述封装空腔的一侧制备面内引线，其中，所述面内引线连接所述垂直传输线；
在所述基片上形成有封装空腔的一面制备盖片封装焊盘；
将所述封装焊盘与所述盖片封装焊盘键合，以使所述面内引线与所述电极焊盘连接以及所述封装空腔将所述谐振单元密封。
4.根据权利要求3所述的制备方法，其中，采用剥离或刻蚀或电镀制备所述电极焊盘、所述封装焊盘、所述面内引线和所述盖片封装焊盘。
5.根据权利要求3所述的制备方法，其中，采用阳极键合或共晶键合或中间层键合的方式键合所述封装焊盘与所述盖片封装焊盘。
6.根据权利要求1所述的制备方法，所述方法还包括：在所述信号屏蔽层内部制备接地通孔阵列。
7.根据权利要求1所述的制备方法，所述方法还包括：完全去除或部分去除所述间隔层。
8.根据权利要求1所述的制备方法，所述方法还包括：对所述导电层图形化，保留所述谐振单元上的部分导电层，其中，所述部分导电层用于支撑所述微纳射频器件和/或调节所述微纳射频器件的机械特性。
9.根据权利要求1所述的制备方法，其中，所述在SOI片上生长的隔离层包括：生长绝缘材料作为所述隔离层，其中，所述绝缘材料包括氧化硅或氮化硅。
10.根据权利要求1所述的制备方法，其中，所述在所述谐振单元的侧壁生长微纳级间隔层，包括：采用热氧化、化学气相沉积、ALD技术中的至少一种方法制备所述间隔层。
11.根据权利要求1所述的制备方法，其中，采用氧化硅、氮化硅、氧化铪中的至少之一制备所述间隔层。
12.根据权利要求1所述的制备方法，其中，在所述SOI的整个表面生长一层导电层包括：采用沉积或外延的方式生长所述导电层，其中，所述导电层包括金属或半导体材料，通过掺杂的方式实现所述半导体材料的导电性。
13.根据权利要求12所述的制备方法，其中，在所述SOI的整个表面生长一层导电层包括：采用溅射的方式生长所述导电层，其中，通过离子注入的方式实现所述半导体材料的导电性。
14.根据权利要求2所述的制备方法，其中，采用金属或高掺杂的半导体制备所述垂直传输线，采用氧化硅或氮化硅或玻璃填充所述垂直传输线周围的沟槽。
15.根据权利要求2所述的制备方法，其中，所述基片包括Si、Ge、SiC或III‑V族半导体圆片。
16.根据权利要求2所述的制备方法，其中，采用湿法腐蚀或干法刻蚀对所述基片的一面进行刻蚀，以形成所述封装空腔，所述湿法腐蚀或干法刻蚀包括各项同性或各项异性。
17.一种基于权利要求1‑16任一项所述制备方法的微纳射频器件，包括：器件结构部分及封装盖片；
SOI片，其表面形成有谐振单元、电极引线、信号屏蔽层及封装环，所述谐振单元与电极引线之间形成有输入电极及输出电极，所述输入电极及输出电极均与电极引线连接，所述谐振单元与所述输入电极及输出电极之间均形成有微纳级间隔；所述电极引线表面制备有电极焊盘，所述封装环表面制备封装焊盘；
基片，所述基片上形成有垂直传输线，所述垂直传输线周围沟槽内形成有同轴屏蔽层，所述基片的两侧均显露所述垂直传输线及所述同轴屏蔽层；所述基片的一面形成有封装空腔，其中，所述垂直传输线位于所述封装空腔的外围；所述封装空腔的两侧制备有面内引线，其中，所述面内引线连接所述垂直传输线；所述基片上形成有封装空腔的一面制备有盖片封装焊盘；
其中，所述封装焊盘与所述盖片封装焊盘键合，以使所述面内引线与所述电极焊盘连接以及所述封装空腔将所述谐振单元密封。
微纳射频器件及其制备方法
技术领域
[0001] 本公开涉及射频微微纳机电系统领域，尤其涉及一种微纳射频器件及其制备方法。
背景技术
[0002] MEMS谐振器采用的转能方式主要包括压电转换和静电转换。其中，压电式谐振器具有低动态阻抗，易于实现高频率，但压电材料本征损耗大，Q值不够高，且压电薄膜加工难度较大。静电式谐振器主要基于硅材料，利用电极与谐振子形成平行板电容，通过静电力驱动器件振动，具有Q值高，与CMOS工艺兼容性良好等优势，在实现全硅集成的单片射频前端系统方面具有广阔的应用前景。然而，现有高Q值谐振器大多在低频范围，且制备过程中器件和电极经同版刻蚀形成，电容间隙受限于光刻精度难以进一步缩小，因此机电转换效率低，动态电阻大，信号容易被噪声淹没或扭曲，Q值下降，对后端电路增益需求苛刻。此外，器件所需驱动电压大，在后端电路中需配置升压模块，导致系统的复杂度和功耗上升。
[0003] 随着未来无线通信系统的高频需求日益提升，开发高频高Q值的新型谐振器备受期待，然而，高频器件的刚度进一步提高，驱动难度大幅提升，仅凭现有技术难以实现，因此，亟待开发可有效缩小电容换能间隙，抑制寄生效应的微纳射频器件制备方法，从而降低驱动电压，提升器件信号强度。
[0004] 国内外对此开展了初步的探索，开发了基于多层薄膜生长的微纳制备工艺。然而，多步薄膜沉积存在制备周期长、成本高等不足，器件层要求薄膜应力低、导电性好、缺陷少，对多膜间的应力匹配要求严苛，致使工艺难度大、成品率较低。此外，多版套刻会导致误差积累，影响加工精度。因此，迫切需要在保证器件良好机械与电学性能的同时，简化工艺流程，缩短制备周期，提高加工精度，实现高成品率。
[0005] 此外，器件制备完成后通常需要高真空气密性封装以避免外界颗粒和污染对器件的破坏，同时为器件提供低阻尼的工作环境。然而，射频器件的小尺寸封装依然是目前的技术瓶颈。低成本、工艺简单的平面封装工艺占用空间大，而三维封装结构随尺寸较小，但通孔间存在的明显寄生效应和耦合噪声，会严重干扰信号，扭曲频谱。因此，开发小尺寸、低寄生的封装工艺备受期待。
发明内容
[0006] (一)要解决的技术问题
[0007] 针对于现有技术问题，本公开提出一种微纳射频器件及其制备方法，用于至少部分解决上述技术问题。
[0008] (二)技术方案
[0009] 本公开一方面提供一种微纳射频器件的制备方法，包括：在SOI片上生长隔离层；图形化所述隔离层，以在所述SOI片上形成谐振单元、电极引线、信号屏蔽层及封装环；在所述谐振单元的侧壁生长微纳级间隔层；去除所述电极引线、所述信号屏蔽层及所述封装环表面的隔离层，在所述SOI的整个表面生长一层导电层，对所述导电层图形化，保留所述电极引线、所述信号屏蔽层、所述封装环部分的导电层，并在所述谐振单元与电极引线之间形成输入电极及输出电极；其中，所述电极引线、所述信号屏蔽层、所述封装环部分的导电层用于传输电信号；去除所述谐振单元表面的隔离层及所述SOI片上正对所述谐振单元的绝缘层。
[0010] 可选地，所述方法还包括：制备封装盖片，包括：在基片上制备垂直传输线；在所述垂直传输线周围沟槽内填充绝缘材料形成同轴屏蔽层；对所述基片的两侧进行打磨，直至所述两侧均显露所述垂直传输线及所述同轴屏蔽层；对所述基片的一面进行刻蚀，以在形成封装空腔，其中，所述垂直传输线位于所述封装空腔的外围。
[0011] 可选地，所述方法还包括：在所述电极引线表面制备电极焊盘；在所述封装环表面制备封装焊盘；在所述封装空腔的一侧制备面内引线，其中，所述面内引线连接所述垂直传输线；在所述基片上形成有封装空腔的一面制备盖片封装焊盘；将所述封装焊盘与所述盖片封装焊盘键合，以使所述面内引线与所述电极焊盘连接以及所述封装空腔将所述谐振单元密封。
[0012] 可选地，采用剥离或刻蚀或电镀制备所述电极焊盘、所述封装焊盘、所述面内引线和所述盖片封装焊盘。
[0013] 可选地，采用阳极键合或共晶键合或中间层键合的方式键合所述封装焊盘与所述盖片封装焊盘。
[0014] 可选地，所述方法还包括：在所述信号屏蔽层内部制备接地通孔阵列。
[0015] 可选地，所述方法还包括：完全去除或部分去除所述间隔层。
[0016] 可选地，所述方法还包括：对所述导电层图形化，保留所述谐振单元上的部分导电层，其中，所述部分导电层用于支撑所述微纳射频器件和/或调节所述微纳射频器件的机械特性。
[0017] 可选地，所述在SOI片上生长隔离层包括：生长绝缘材料作为所述隔离层，其中，所述绝缘材料包括氧化硅或氮化硅。
[0018] 可选地，所述在所述谐振单元的侧壁生长微纳级间隔层，包括：采用热氧化、化学气相沉积、ALD技术中的至少一种方法制备所述间隔层。
[0019] 可选地，采用氧化硅、氮化硅、氧化铪中的至少之一制备所述间隔层。
[0020] 可选地，在所述SOI的整个表面生长一层导电层包括：采用沉积或溅射或外延的方式生长所述导电层，其中，所述导电层包括金属或半导体材料，通过掺杂或离子注入的方式实现所述半导体材料的导电性。
[0021] 可选地，采用金属或高掺杂的半导体制备所述垂直传输线，采用氧化硅或氮化硅或玻璃填充所述垂直传输线周围的沟槽。
[0022] 可选地，所述基片包括Si、Ge、SiC或III‑V族半导体圆片。
[0023] 可选地，采用湿法腐蚀或干法刻蚀对所述基片的一面进行刻蚀，以形成所述封装空腔，所述湿法腐蚀或干法刻蚀包括各项同性或各项异性。
[0024] 本公开另一方面提供一种基于上述所述制备方法的微纳射频器件，包括：器件结构部分及封装盖片；所述器件结构部分包括：SOI片，其表面形成有谐振单元、电极引线、信号屏蔽层及封装环，所述谐振单元与电极引线之间形成有输入电极及输出电极，所述输入电极及输出电极均与电极引线连接，所述谐振单元与所述输入电极及输出电极之间均形成有微纳级间隔；所述电极引线表面制备有电极焊盘，所述封装环表面制备封装焊盘；所述封装盖片包括：基片，所述基片上形成有垂直传输线，所述垂直传输线周围沟槽内形成有同轴屏蔽层，所述基片的两侧均显露所述垂直传输线及所述同轴屏蔽层；所述基片的一面形成有封装空腔，其中，所述垂直传输线位于所述封装空腔的外围；所述封装空腔的两侧制备有面内引线，其中，所述面内引线连接所述垂直传输线；所述基片上形成有封装空腔的一面制备有盖片封装焊盘；其中，所述封装焊盘与所述盖片封装焊盘键合，以使所述面内引线与所述电极焊盘连接以及所述封装空腔将所述谐振单元密封。
[0025] (三)有益效果
[0026] 本公开提供一种微纳射频器件及其制备方法，至少具备以下有益效果：
[0027] 本公开通过生长的方法可在微纳射频器件谐振单元侧壁制备纳米级间隔层，进而实现纳米级电容间隙，突破硅基微纳射频器件机电转换效率低、驱动电压高等技术瓶颈，推动器件集成化、实用化进程。
[0028] 本公开通过制备垂直引线结构，在保证实现封装盖片与器件层之间的信号传导时，可实现低寄生、小尺寸封装，提升微纳射频器件复杂环境下稳定性、鲁棒性，在提高无线通信系统整体小型化水平的同时，使其具有更广阔的应用空间。
[0029] 本公开整体制备工艺流程灵活度高、简单可靠，实现微纳射频器件高精度、高质量、大批量、高成品率制备，有效降低生产成本，提高产品市场竞争力。
附图说明
[0030] 图1示意性示出了本公开实施例提供的微纳射频器件制备方法的流程图；
[0031] 图2示意性示出了本公开实施例提供的微纳射频器件制备过程对应的结构图；
[0032] 图3示意性示出了本公开实施例提供的用于支撑微纳器件或调节微纳器件机械性能的导电层的结构图；
[0033] 图4示意性示出了本公开实施例提供的封装盖片制备方法流程图；
[0034] 图5示意性示出了本公开实施例提供的封装盖片制备过程对应的结构图；
[0035] 图6示意性示出了提供的微纳射频器件的整体结构图。
具体实施方式
[0036] 为使本公开的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本公开进一步详细说明。
[0037] 本公开提供一种微纳射频器件的制备方法，如图1所示，该方法例如可以包括：
[0038] S101，在SOI片上生长隔离层。
[0039] 如图2中a所示，本公开实施例采用低电阻率衬底的SOI片，可以包括依次叠设的衬底15，埋氧层16，顶硅17。在顶硅17表面可以通过等离子体增强化学气相沉积(PECVD)生长一层绝缘材料作为隔离层18。根据实际需求，绝缘材料可以选择氧化硅、氮化硅等，顶硅17可以替换为Ge、SiC及III‑V族半导体材料等。
[0040] S102，图形化隔离层，以在SOI片上形成谐振单元、电极引线、信号屏蔽层及封装环。
[0041] 如图2中b所示，本公开实施例以光刻胶作为掩膜，依次对隔离层18、顶硅17进行图形化，以形成谐振单元1、电极引线5、信号屏蔽层6以及封装环7。一般情况下，信号屏蔽层6包围着谐振单元1，电极引线5可以在谐振单元的内侧，也可以在谐振单元的外侧，具体根据实际需求而定，居于外侧的情况要多于内侧。例如，当制备的谐振单元是圆环或者方框时，电极引线5可以在谐振单元的内侧。
[0042] 进一步地，在信号屏蔽层5内部制备接地通孔阵列，通过接地通孔阵列接地以抑制信号传输过程中产生的杂散寄生信号。
[0043] S103，在谐振单元的侧壁生长微纳级间隔层。
[0044] 继续参阅图2中b所示，通过生长工艺在谐振单元的侧壁生长微纳级间隔层，该间隔层用作换能式器件的换能间隙。其中，生长的方式可以是热氧化、化学气相沉积、ALD等技术或其组合，可采用氧化硅、氮化硅、氧化铪中的至少之一制备间隔层。通过生长工艺制备的间隔层厚度可以在0～2μm之间。
[0045] S104，去除电极引线、信号屏蔽层及封装环表面的隔离层，在SOI的整个表面生长一层导电层，对导电层图形化，保留电极引线、信号屏蔽层、封装环部分的导电层，以及在谐振单元与电极引线之间形成输入电极及输出电极。
[0046] 如图2中c所示，首先，同步刻蚀电极引线5、信号屏蔽层6、封装环7等区域表面的隔离层18，暴露顶硅17，在SOI的整个表面生长一层多晶硅并进行离子注入，以形成导电层19。其中，导电层的生长方式可以是沉积、溅射或外延等，可选用金属或半导体材料，其中，半导体材料的导电性可通过掺杂、离子注入等方式实现。
[0047] 然后，对导电层19图形化，在谐振单元1两侧形成输入电极2和输出电极3，用于器件驱动及信号提取。电极引线5、信号屏蔽层6、封装环7部分的导电层用于传输电信号。
[0048] 进一步地，在对导电层19图形化过程中，还可保留谐振单元1上的部分导电层，其中，该部分导电层可作为射频器件的机械组成部分，用于支撑微纳射频器件和/或调节微纳射频器件的机械特性。如图3所示，图3中A表示对导电层19图形化后保留的与器件结构部分直接接触的导电层。并且，电极引线的导电层覆盖电极引线5，增加电极引线5的截面积，以增强电极的导电性。
[0049] S105，去除谐振单元表面的隔离层及SOI片上正对谐振单元的绝缘层。
[0050] 如图2中d所示，本公开实施例可以采用氢氟酸溶液腐蚀谐振单元上表面隔离层18及下表面对应的埋氧层16，侧壁的间隔层根据材料的成分可以不释放、部分释放或全部释放。至此，完成器件层的释放。
[0051] 通过该方法制备的微纳射频器件，可在微纳射频器件谐振单元侧壁制备微纳级间隔层，进而实现纳级级电容间隙，突破硅基微纳射频器件机电转换效率低、驱动电压高等技术瓶颈。
[0052] 进一步地，在上述方法基础上，为了更好地实现微纳射频器件的封装，如图4所示，上述微纳射频器件的制备方法还包括制备封装盖片，制备封装盖片可以包括：
[0053] S401，在基片上制备垂直传输线，在垂直传输线周围沟槽内填充绝缘材料形成同轴屏蔽层。
[0054] 如图5中的a所示，首先，以光刻胶为掩膜，在基片上刻蚀出垂直传输线11。其中，基片可以为Si、Ge、SiC或III‑V族半导体圆片，可采用金属或高掺杂的半导体制备垂直传输线，例如，选择高掺杂的硅片作为基片，在基片上刻蚀出硅柱作为垂直传输线11。然后，在垂直传输线11周围沟槽内填充绝缘材料作为同轴屏蔽层20，其中，绝缘层材料可以是氧化硅、氮化硅、玻璃等。
[0055] S402，对基片的两侧进行打磨，直至两侧均显露垂直传输线及同轴屏蔽层。
[0056] 当两侧均显露垂直传输线及同轴屏蔽层时，意味垂直传输线及同轴屏蔽层贯通整个盖片，便于封装后从外部施加信号至内部的器件结构部分。
[0057] S403，对基片的一面进行刻蚀，以在形成封装空腔，其中，垂直传输线位于封装空腔的外围。
[0058] 如图5中的b所示，可以通过湿法腐蚀或干法刻蚀对基片进行刻蚀，以在基片上形成封装空腔10，可以是各向异性或各项同性刻蚀。
[0059] 通过制备垂直引线结构，在保证实现封装盖片与器件层之间的信号传导时，可实现低寄生、小尺寸封装，提升微纳射频器件复杂环境下稳定性、鲁棒性。
[0060] 作为一可选的实施例，为了便于器件层与封装盖片的封装以及封装后施加探针等，制备方法还可以包括：
[0061] 在封装环表面7制备封装焊盘8，在电极引线5表面制备电极焊盘9，如图2中d所示。其中，可以采用剥离或刻蚀或电镀的方式沉积金属层并图形化，以形成封装焊盘8及电极焊盘9。
[0062] 在封装空腔10的两侧制备面内引线12，其中，面内引线12连接垂直传输线11，在基片上形成有封装空腔10的一面制备盖片封装焊盘13，在与基片上形成有封装空腔10相对的一面制备盖片电信号施加焊盘14，如图5中c所示。其中，可以采用剥离或刻蚀或电镀的方式沉积金属层并图形化，以形成面内引线12、盖片封装焊盘13及电信号施加焊盘14。
[0063] 将封装焊盘8与盖片封装焊盘13键合，以使面内引线12与电极焊盘9连接以使封装空腔10将谐振单元1密封，密封完成的结构如图6所示。其中，键合的方式可以采用阳极键合或共晶键合或中间层键合。
[0064] 基于同一发明构思，本公开实施例还提供一种微纳射频器件，继续参阅图6，微纳射频器件包括：
[0065] 器件结构部分及封装盖片；
[0066] 器件结构部分包括：SOI片，其表面形成有谐振单元1、电极引线5、信号屏蔽层6及封装环8，谐振单元1与电极引线之间形成有输入电极2及输出电极3，输入电极2及输出电极3均与电极引线5连接，谐振单元1与输入电极2及输出电极3之间均形成有微纳级间隔4。电极引线5表面制备有电极焊盘9，封装环7表面制备封装焊盘8。
[0067] 封装盖片包括：基片，基片上形成有垂直传输线11，垂直传输线11周围沟槽内形成有同轴屏蔽层20，基片的两侧均显露垂直传输线11及同轴屏蔽层20。基片的一面形成有封装空腔10，其中，垂直传输线11位于封装空腔10的外围。封装空腔10的两侧制备有面内引线12，其中，面内引线12连接垂直传输线11，基片上形成有封装空腔10的一面制备有盖片封装焊盘13。
[0068] 封装焊盘8与盖片封装焊盘13键合，以使面内引线12与电极焊盘9连接以及封装空腔10将谐振单元1密封。
[0069] 其中，谐振单元1为可振动的机械选频结构，外形可以是方形、圆形、矩形、方环、圆环形、直梁、弯曲梁等，以及上述形状的组合。
[0070] 其中，输入电极2与输出电极3与谐振单元1形成平行电容板，其间存在微纳级电容间隙4，间隙内的填充物可以是空气，固体介质材料(如氮化硅、氧化铪等)，或空气‑介质材料混合。
[0071] 其中，电极引线5用于电信号传输，表面制备有电极焊盘9，用于施加探针、键合、压焊等。
[0072] 其中，信号屏蔽层6分布在电极引线5周围，内含接地通孔阵列，通过接地以抑制信号传输过程中产生的杂散寄生信号。
[0073] 其中，封装环7位于谐振器芯片的外围，表面分布有封装焊盘8，用于和封装盖片键合。
[0074] 其中，封装盖片的材料可以是Si、Ge、SiC、III‑V族半导体等。
[0075] 其中，垂直传输线11贯穿整个封装盖片，材料可以是金属、低阻硅等，外围可覆盖绝缘层以实现同轴屏蔽，绝缘层材料可以是玻璃、SiN、SiO2等。
[0076] 其中，面内引线12连接垂直传输线11以及谐振器电极焊盘9，实现电学信号在盖片及器件之间的传导。
[0077] 其中，盖片封装焊盘13与盖片电信号施加焊盘14位于封装空腔10两侧，分别用于键合及施加外部信号。
[0078] 器件的基本工作原理如下：在输入端，输入电极2与谐振单元1分别施加交流电压和直流偏置电压，利用二者间电势差产生静电力，激励谐振单元振动；在输出端，谐振器振动调制电容间隙，产生交变电流，被输出电极3所提取。
[0079] 产品实施例部分未尽细节之处请参见方法实施例部分，此处不再赘述。
[0080] 以上所述的具体实施例，对本公开的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本公开的具体实施例而已，并不用于限制本公开，凡在本公开的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。
