一种反馈通道复用方法及装置

摘要

本申请公开了一种反馈通道复用方法及装置，针对由于DPD流程长时间占用反馈通道，导致反馈通道利用率低的问题，该方法包括：FPGA调用反馈通道，采集相应的第一反馈数据之后，将第一反馈数据发往DSP，使得DSP计算第一参数；FPGA基于获取的反馈通道控制权，触发ASIC针对各个发射通道和所述反馈通道执行指定操作，以生成用于进行本振和镜像校准的第二参数；FPGA确定第一参数计算完成时，基于第一参数，对第一发射通道进行预失真处理。本申请中，FPGA采集相应的反馈数据之后，触发ASIC执行指定操作，这样，有效提高了反馈通道利用率，保证了实时进行本振和镜像校准流程，提高了各个发射通道的本振和镜像校准性能。

权利要求

1.一种反馈通道复用方法，其特征在于，包括：

现场可编程门阵列FPGA从处理器产生的第一流程开始指令中，获取第一训练序列和第一序号，并通过与所述第一序号对应的第一发射通道，发射所述第一训练序列，以及调用反馈通道，采集相应的第一反馈数据；

所述FPGA将所述第一反馈数据发往数字信号处理器DSP，使得所述DSP基于所述第一反馈数据和所述训练序列计算第一参数；

所述FPGA基于获取的反馈通道控制权，触发专用集成芯片ASIC针对各个发射通道和所述反馈通道执行指定操作，以生成用于进行本振和镜像校准的第二参数；

所述FPGA确定所述第一参数计算完成时，基于所述第一参数，对所述第一发射通道进行预失真处理。

2.如权利要求1所述的方法，其特征在于，所述FPGA调用反馈通道，采集相应的第一反馈数据之后，将所述第一反馈数据发往数字信号处理器DSP，使得所述DSP基于所述第一反馈数据和所述训练序列计算第一参数之前，进一步包括：所述FPGA确定所述第一反馈数据采集完成时，释放所述反馈通道，并获取反馈通道控制权，所述反馈通道控制权用于选择调用反馈通道的发射通道；

所述FPGA基于所述第一参数，对所述第一发射通道进行预失真处理之后，进一步包括：所述FPGA接收到处理器产生的第一流程结束指令时，释放所述反馈通道控制权。

3.如权利要求1或2所述的方法，其特征在于，所述FPGA基于获取的反馈通道控制权，触发专用集成芯片ASIC针对各个发射通道和所述反馈通道执行指定操作，以生成用于进行本振和镜像校准的第二参数，具体包括：所述FPGA基于获取的反馈通道控制权，以及系统内设置的各个发射通道，确定切换间隔和切换顺序；

所述FPGA根据所述切换 间隔和所述切换顺序，依次切换所述各个发射通道，每一次切换时，触发ASIC执行以下操作：确定反馈通道当前对应的发射通道，通过所述对应的发射通道，发射预设的第二训练序列，并调用所述反馈信道，采集相应的第二反馈数据，其中，所述ASIC采用所述第二反馈数据计算所述对应的发射通道的第二参数，并采用所述第二参数对所述对应的发射通道进行本振和镜像校准。

4.如权利要求1或2所述的方法，其特征在于，所述FPGA确定所述第一参数计算完成，具体包括：所述FPGA确定在预设的流程时限内，接收到DSP返回的计算完成指示时，确定所述第一参数计算完成，并获取所述第一参数，所述计算完成指示中包含第一参数的存储地址。

5.如权利要求4所述的方法，其特征在于，所述第一参数至少包括温度补偿系数、频率补偿系数、生成功率补偿系数中的一种或任意组合。

6.一种反馈通道复用装置，其特征在于，包括：

存储器，用于存储可执行指令；

处理器，用于读取并执行存储器中存储的可执行指令，执行下列过程：

从处理器产生的第一流程开始指令中，获取第一训练序列和第一序号，并通过与所述第一序号对应的第一发射通道，发射所述第一训练序列，以及调用反馈通道，采集相应的第一反馈数据；

将所述第一反馈数据发往数字信号处理器DSP，使得所述DSP基于所述第一反馈数据和所述训练序列计算第一参数；

基于获取的反馈通道控制权，触发专用集成芯片ASIC针对各个发射通道和所述反馈通道执行指定操作，以生成用于进行本振和镜像校准的第二参数；

确定所述第一参数计算完成时，基于所述第一参数，对所述第一发射通道进行预失真处理。

7.如权利要求6所述的装置，其特征在于，调用反馈通道，采集相应的第一反馈数据之后，将所述第一反馈数据发往DSP，使得所述DSP基于所述第一反馈数据和所述训练序列计算第一参数之前，所述处理器进一步用于：确定所述第一反馈数据采集完成时，释放所述反馈通道，并获取反馈通道控制权，所述反馈通道控制权用于选择调用反馈通道的发射通道；

基于所述第一参数，对所述第一发射通道进行预失真处理之后，所述处理器进一步用于：接收到处理器产生的第一流程结束指令时，释放所述反馈通道控制权。

8.如权利要求6或7所述的装置，其特征在于，基于获取的反馈通道控制权，触发专用集成芯片ASIC针对各个发射通道和所述反馈通道执行指定操作，以生成用于进行本振和镜像校准的第二参数时，所述处理器具体用于：基于获取的反馈通道控制权，以及系统内设置的各个发射通道，确定切换间隔和切换顺序；

根据所述切换 间隔和所述切换顺序，依次切换所述各个发射通道，每一次切换时，触发ASIC执行以下操作：确定反馈通道当前对应的发射通道，通过所述对应的发射通道，发射预设的第二训练序列，并调用所述反馈信道，采集相应的第二反馈数据，其中，所述ASIC采用所述第二反馈数据计算所述对应的发射通道的第二参数，并采用所述第二参数对所述对应的发射通道进行本振和镜像校准。

9.如权利要求6或7所述的装置，其特征在于，确定所述第一参数计算完成时，所述处理器具体用于：确定在预设的流程时限内，接收到DSP返回的计算完成指示时，确定所述第一参数计算完成，并获取所述第一参数，所述计算完成指示中包含第一参数的存储地址。

10.如权利要求9所述的装置，其特征在于，所述第一参数至少包括温度补偿系数、频率补偿系数、生成功率补偿系数中的一种或任意组合。

11.一种反馈通道复用装置，其特征在于，包括：

采集单元，用于从处理器产生的第一流程开始指令中，获取第一训练序列和第一序号，并通过与所述第一序号对应的第一发射通道，发射所述第一训练序列，以及调用反馈通道，采集相应的第一反馈数据；

发送单元，用于将所述第一反馈数据发往数字信号处理器DSP，使得所述DSP基于所述第一反馈数据和所述训练序列计算第一参数；

控制单元，用于基于获取的反馈通道控制权，触发专用集成芯片ASIC针对各个发射通道和所述反馈通道执行指定操作，以生成用于进行本振和镜像校准的第二参数；

处理单元，用于确定所述第一参数计算完成时，基于所述第一参数，对所述第一发射通道进行预失真处理。

12.一种存储介质，其特征在于，当所述存储介质中的指令由处理器执行时，使得所述处理器能够执行如权利要求1至5中任一项所述的反馈通道复用方法。

说明书

一种反馈通道复用方法及装置

技术领域

[0001] 本申请涉及通信技术领域，尤其涉及一种反馈通道复用方法及装置。

背景技术

[0002] 随着通信技术的飞速发展，多通道(Multi Input Multi Output，MIMO)技术已经形成业界基本共识，多通道基站逐渐成为主流。目前，射频通道进行数字预失真(Digital Pre‑Distortion，DPD)、输出功率检测(Output Power Detector，OPD)、反射功率检测(Return Power Detector，RPD)等流程均需要调用反馈通道，由于通道数目较多，板卡面积受限，通常采用多个发射通道分时复用一路反馈通道的方法。

[0003] 目前，多通道基站的反馈通道复用方法主要有如下两种：

[0004] 第一种方法：周期调用反馈通道。

[0005] DPD、OPD、RPD等流程周期调用反馈通道，例如，以一个小时为间隔周期，各个发射通道依次调用反馈通道执行DPD、OPD、RPD等流程。

[0006] 第二种方法：DPD实时调用反馈通道。

[0007] 为了提高功放的线性性能，反馈通道在不进行其他业务时，DPD实时调用反馈通道，而OPD、RPD等流程周期调用反馈通道。

[0008] 基站的处理器按照发射通道序号顺序，依次进行各个发射通道的DPD流程，以处理一个发射通道的DPD流程为例，DPD实时调用反馈通道时，现场可编程门阵列(Field Programmable Gate Array，FPGA)根据处理器下发的指令，选择相应的反馈通道采集反馈数据，当一个发射通道的DPD流程完成后，处理器下发切换天线指令，FPGA切换到一个发射通道，进行一个发射通道的DPD流程。如果基站中的其它流程需要短时间调用反馈通道，例如OPD、RPD功能，处理器则暂停DPD应用，释放反馈通道，进行其他流程。

[0009] 然而，针对第一种方法，由于多通道基站的信号带宽太宽，周期调用反馈通道执行DPD流程，已经不能满足基站系统对功放的线性要求。

[0010] 针对第二种方法：

[0011] 首先，基站进行DPD流程时，当一个发射通道的DPD流程完成后，处理器下发切换天线指令，FPGA才会切换到一个发射通道，进行一个发射通道的DPD流程，信道利用率过低。

[0012] 其次，在射频通道使用集成的零中频架构情况下，发射通道会存在本振和镜像干扰信号。如果不进行本振和镜像校准，会导致发射通道的本振和镜像效果恶化，进而会造成误差向量幅度(Error Vector Magnitude，EVM)和邻信道功率比(ACPR)指标恶化，影响基站性能。尤其在射频高频段，例如4.9G频段，本振和镜像恶化更加严重。周期性进行本振和镜像校准并不能满足系统需求，在射频增益快速变化时仍会出现本振和镜像恶化，因此只能采用实时的本振和镜像校准。但实时的本振和镜像校准需要大量占用反馈通道，加上原有的实时DPD需求，就会导致反馈通道不足，硬件上只能增加反馈通道，分别给两者使用，这样又会造成板卡PCB面积更加紧张，增加了硬件成本。

[0013] 最后，当前系统主控方是处理器，由处理器控制各软件流程处理。由于处理器需要控制各个发射通道的实时DPD流程，不能再用处理器控制各个发射通道的实时本振和镜像校准流程，因此，采用硬件上通过开关控制来实现两者做分时互斥处理。然而，DPD每次算法处理时长不确定，简单的互斥处理仍会出现发射通道的本振和镜像校准流程等待时间过长问题，导致本振和镜像抑制指标不符合要求，进而影响系统指标。

[0014] 由此可见，需要设计一种新的方案，以克服上述缺陷。

发明内容

[0015] 本申请提供了一种反馈通道复用方法及装置，用以解决由于DPD流程长时间占用反馈通道，导致反馈通道利用率低的问题。

[0016] 本申请实施例提供的具体技术方案如下：

[0017] 一种反馈通道复用方法，包括：

[0018] FPGA从处理器产生的第一流程开始指令中，获取第一训练序列和第一序号，并通过与所述第一序号对应的第一发射通道，发射所述第一训练序列，以及调用反馈通道，采集相应的第一反馈数据；

[0019] 所述FPGA将所述第一反馈数据发往数字信号处理器DSP，使得所述DSP基于所述第一反馈数据和所述训练序列计算第一参数；

[0020] 所述FPGA基于获取的反馈通道控制权，触发专用集成芯片ASIC针对各个发射通道和所述反馈通道执行指定操作，以生成用于进行本振和镜像校准的第二参数；

[0021] 所述FPGA确定所述第一参数计算完成时，基于所述第一参数，对所述第一发射通道进行预失真处理。

[0022] 可选的，所述FPGA调用反馈通道，采集相应的第一反馈数据之后，将所述第一反馈数据发往数字信号处理器DSP，使得所述DSP基于所述第一反馈数据和所述训练序列计算第一参数之前，进一步包括：

[0023] 所述FPGA确定所述第一反馈数据采集完成时，释放所述反馈通道，并获取反馈通道控制权，所述反馈通道控制权用于选择调用反馈通道的发射通道；

[0024] 所述FPGA基于所述第一参数，对所述第一发射通道进行预失真处理之后，进一步包括：

[0025] 所述FPGA接收到处理器产生的第一流程结束指令时，释放所述反馈通道控制权。

[0026] 可选的，所述FPGA基于获取的反馈通道控制权，触发专用集成芯片ASIC针对各个发射通道和所述反馈通道执行指定操作，以生成用于进行本振和镜像校准的第二参数，具体包括：

[0027] 所述FPGA基于获取的反馈通道控制权，以及系统内设置的各个发射通道，确定切换间隔和切换顺序；

[0028] 所述FPGA根据所述时间间隔和所述切换顺序，依次切换所述各个发射通道，每一次切换时，触发ASIC执行以下操作：确定反馈通道当前对应的发射通道，通过所述对应的发射通道，发射预设的第二训练序列，并调用所述反馈信道，采集相应的第二反馈数据，其中，所述ASIC采用所述第二反馈数据计算所述对应的发射通道的第二参数，并采用所述第二参数对所述对应的发射通道进行本振和镜像校准。

[0029] 可选的，所述FPGA确定所述第一参数计算完成，具体包括：

[0030] 所述FPGA确定在预设的流程时限内，接收到DSP返回的计算完成指示时，确定所述第一参数计算完成，并获取所述第一参数，所述计算完成指示中包含第一参数的存储地址。

[0031] 可选的，所述第一参数至少包括温度补偿系数、频率补偿系数、生成功率补偿系数中的一种或任意组合。

[0032] 一种反馈通道复用装置，包括：

[0033] 存储器，用于存储可执行指令；

[0034] 处理器，用于读取并执行存储器中存储的可执行指令，执行下列过程：

[0035] 从处理器产生的第一流程开始指令中，获取第一训练序列和第一序号，并通过与所述第一序号对应的第一发射通道，发射所述第一训练序列，以及调用反馈通道，采集相应的第一反馈数据；

[0036] 将所述第一反馈数据发往数字信号处理器DSP，使得所述DSP基于所述第一反馈数据和所述训练序列计算第一参数；

[0037] 基于获取的反馈通道控制权，触发专用集成芯片ASIC针对各个发射通道和所述反馈通道执行指定操作，以生成用于进行本振和镜像校准的第二参数；

[0038] 确定所述第一参数计算完成时，基于所述第一参数，对所述第一发射通道进行预失真处理。

[0039] 可选的，调用反馈通道，采集相应的第一反馈数据之后，将所述第一反馈数据发往DSP，使得所述DSP基于所述第一反馈数据和所述训练序列计算第一参数之前，所述处理器进一步用于：

[0040] 确定所述第一反馈数据采集完成时，释放所述反馈通道，并获取反馈通道控制权，所述反馈通道控制权用于选择调用反馈通道的发射通道；

[0041] 基于所述第一参数，对所述第一发射通道进行预失真处理之后，所述处理器进一步用于：

[0042] 接收到处理器产生的第一流程结束指令时，释放所述反馈通道控制权。

[0043] 可选的，基于获取的反馈通道控制权，触发专用集成芯片ASIC针对各个发射通道和所述反馈通道执行指定操作，以生成用于进行本振和镜像校准的第二参数时，所述处理器具体用于：

[0044] 基于获取的反馈通道控制权，以及系统内设置的各个发射通道，确定切换间隔和切换顺序；

[0045] 根据所述时间间隔和所述切换顺序，依次切换所述各个发射通道，每一次切换时，触发ASIC执行以下操作：确定反馈通道当前对应的发射通道，通过所述对应的发射通道，发射预设的第二训练序列，并调用所述反馈信道，采集相应的第二反馈数据，其中，所述ASIC采用所述第二反馈数据计算所述对应的发射通道的第二参数，并采用所述第二参数对所述对应的发射通道进行本振和镜像校准。

[0046] 可选的，确定所述第一参数计算完成时，所述处理器具体用于：

[0047] 确定在预设的流程时限内，接收到DSP返回的计算完成指示时，确定所述第一参数计算完成，并获取所述第一参数，所述计算完成指示中包含第一参数的存储地址。

[0048] 可选的，所述第一参数至少包括温度补偿系数、频率补偿系数、生成功率补偿系数中的一种或任意组合。

[0049] 一种反馈通道复用装置，包括：

[0050] 采集单元，用于从处理器产生的第一流程开始指令中，获取第一训练序列和第一序号，并通过与所述第一序号对应的第一发射通道，发射所述第一训练序列，以及调用反馈通道，采集相应的第一反馈数据；

[0051] 发送单元，用于将所述第一反馈数据发往数字信号处理器DSP，使得所述DSP基于所述第一反馈数据和所述训练序列计算第一参数；

[0052] 控制单元，用于基于获取的反馈通道控制权，触发专用集成芯片ASIC针对各个发射通道和所述反馈通道执行指定操作，以生成用于进行本振和镜像校准的第二参数；

[0053] 处理单元，用于确定所述第一参数计算完成时，基于所述第一参数，对所述第一发射通道进行预失真处理。

[0054] 一种存储介质，当所述存储介质中的指令由处理器执行时，使得所述处理器能够执行如上述任一项所述的反馈通道复用方法。

[0055] 本申请实施例中，FPGA调用反馈通道，采集相应的第一反馈数据之后，将第一反馈数据发往DSP，使得DSP计算第一参数；然后，FPGA基于获取的反馈通道控制权，触发ASIC针对各个发射通道和所述反馈通道执行指定操作，以生成用于进行本振和镜像校准的第二参数；FPGA确定第一参数计算完成时，基于第一参数，对第一发射通道进行预失真处理。这样，FPGA采集相应的反馈数据之后，触发ASIC执行指定操作，以生成用于进行本振和镜像校准的第二参数，可以有效提高反馈通道利用率，保证了实时进行第一流程的同时，实时进行本振和镜像校准流程，提高了各个发射通道的本振和镜像校准性能，从而提高基站系统性能。

附图说明

[0056] 为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

[0057] 图1为本申请实施例中提供的一种反馈通道复用方法的流程示意图；

[0058] 图2为本申请实施例中提供的一种反馈通道复用装置的结构示意图；

[0059] 图3为本申请实施例中提供的一种反馈通道复用装置的结构示意图。

具体实施方式

[0060] 针对现有技术中由于DPD流程长时间占用反馈通道，导致反馈通道利用率低，无法同时进行本振和镜像校准的问题，为了提高反馈通道利用率，优化系统性能，在本申请实施例中，提供一种反馈信道复用的解决方案。

[0061] 该方案为：FPGA调用反馈通道，采集相应的第一反馈数据之后，将所述第一反馈数据发往数字信号处理器(Digital Signal Processor，DSP)进行计算，然后，FPGA基于获取的反馈通道控制权，触发专用集成芯片(Application Specific Integrated Circuit，ASIC)针对各个发射通道和所述反馈通道执行指定操作，以生成用于进行本振和镜像校准的第二参数，之后，FPGA确定第一参数计算完成时，对所述第一发射通道进行预失真处理。

[0062] 为了使本领域普通人员更好地理解本申请的技术方案，下面将结合附图，对本申请实施例中的技术方案进行清楚、完整地描述。

[0063] 参阅图1所示，本申请实施例中，进行反馈信道复用的流程如下：

[0064] 步骤S101：FPGA从处理器产生的第一流程开始指令中，获取第一训练序列和第一序号，并通过与第一序号对应的第一发射通道，发射第一训练序列，以及调用反馈通道，采集相应的第一反馈数据。

[0065] 本申请实施例中，以第一流程为DPD流程为例进行说明，此外，为了便于描述，下文中出现的所有发射通道，都是复用一个反馈通道1。

[0066] 例如，FPGA从处理器产生的第一流程开始指令中，获取第一训练序列和第一序号，其中，第一序号对应于发射通道1，然后，FPGA通过与第一序号对应的第一发射通道，即发射通道1，发射第一训练序列，并调用反馈通道1，采集相应的第一反馈数据。

[0067] 进一步的，FPGA确定第一反馈数据采集完成时，释放反馈通道，并获取反馈通道控制权，反馈通道控制权用于选择调用反馈通道的发射通道。

[0068] 例如，假设，发射通道1、发射通道2、发射通道3和发射通道4复用反馈通道1，FPGA确定第一反馈数据采集完成时，释放反馈通道1，并获取反馈通道1的反馈通道控制权，反馈通道控制权用于选择调用反馈通道1的发射通道。

[0069] 步骤S102：FPGA将第一反馈数据发往DSP，使得DSP基于第一反馈数据和训练序列计算第一参数。

[0070] 本申请实施例中，第一参数包括但不限于是温度补偿系数、频率补偿系数、生成功率补偿系数，也可以是以上几项的任意组合。

[0071] 例如，假设，第一参数为温度补偿系数、频率补偿系数和生成功率补偿系数，FPGA将第一反馈数据发往DSP，使得DSP基于第一反馈数据和训练序列计算温度补偿系数、频率补偿系数和生成功率补偿系数。

[0072] 步骤S103：FPGA基于获取的反馈通道控制权，触发ASIC针对各个发射通道和反馈通道执行指定操作，以生成用于进行本振和镜像校准的第二参数。

[0073] 具体的，FPGA基于获取的反馈通道控制权，以及系统内设置的各个发射通道，确定切换间隔和切换顺序。

[0074] 例如，FPGA基于获取的反馈通道1的反馈通道控制权，以及系统内设置的发射通道1、发射通道2、发射通道3和发射通道4，确定切换间隔为500毫秒，确定切换顺序依次为发射通道4、发射通道3、发射通道2、发射通道1。

[0075] 进一步的，FPGA根据时间间隔和切换顺序，切换各个发射通道，每一次切换时，触发ASIC执行以下操作：确定反馈通道当前对应的发射通道，通过对应的发射通道，发射预设的第二训练序列，并调用反馈信道，采集相应的第二反馈数据，其中，ASIC采用第二反馈数据计算对应的发射通道的第二参数，并采用第二参数对对应的发射通道进行本振和镜像校准。

[0076] 例如，FPGA根据时间间隔和切换顺序，每隔500毫秒，按照发射通道4、发射通道3、发射通道2、发射通道1的顺序进行切换，首先，切换至发射通道4时，触发ASIC确定通过发射通道4，发射预设的第二训练序列1，并调用反馈信道1，采集第二反馈数据1，然后，切换至发射通道3时，触发ASIC确定通过发射通道3，发射预设的第二训练序列2，并调用反馈信道1，采集第二反馈数据2，之后，切换至发射通道2时，触发ASIC确定通过发射通道2，发射预设的第二训练序列3，并调用反馈信道1，采集第二反馈数据3，最后，切换至发射通道1时，触发ASIC确定通过发射通道1，发射预设的第二训练序列4，并调用反馈信道1，采集第二反馈数据4。

[0077] 步骤S104：FPGA确定第一参数计算完成时，基于所述第一参数，对所述第一发射通道进行预失真处理。

[0078] 具体的，FPGA确定在预设的流程时限内，接收到DSP返回的计算完成指示时，确定所述第一参数计算完成，并获取所述第一参数，所述计算完成指示中包含第一参数的存储地址。

[0079] 例如，FPGA确定在预设的流程时限10秒内，接收到DSP返回的计算完成指示时，确定第一参数计算完成，计算完成指示中包含第一参数的存储地址1，FPGA基于存储地址1获取第一参数。

[0080] 进一步的，FPGA基于所述第一参数，对所述第一发射通道进行预失真处理。

[0081] 例如，假设，第一参数中温度补偿系数、频率补偿系数和生成功率补偿系数分别为0.01、0.02和0.03，FPGA基于温度补偿系数0.01、频率补偿系数002和生成功率补偿系数
0.03，对发射通道1进行预失真处理。

[0082] 进一步的，FPGA接收到处理器产生的第一流程结束指令时，释放所述反馈通道控制权。

[0083] 例如，FPGA接收到处理器产生的第一流程结束指令时，释放反馈通道1的反馈通道控制权。

[0084] 基于同一发明构思，本申请实施例中，提供一种反馈通道复用装置，参阅图2所示，至少包括：

[0085] 存储器201，用于存储可执行指令；

[0086] 处理器202，用于读取并执行存储器中存储的可执行指令，执行下列过程：

[0087] 从处理器产生的第一流程开始指令中，获取第一训练序列和第一序号，并通过与所述第一序号对应的第一发射通道，发射所述第一训练序列，以及调用反馈通道，采集相应的第一反馈数据；

[0088] 将所述第一反馈数据发往数字信号处理器DSP，使得所述DSP基于所述第一反馈数据和所述训练序列计算第一参数；

[0089] 基于获取的反馈通道控制权，触发专用集成芯片ASIC针对各个发射通道和所述反馈通道执行指定操作，以生成用于进行本振和镜像校准的第二参数；

[0090] 确定所述第一参数计算完成时，基于所述第一参数，对所述第一发射通道进行预失真处理。

[0091] 可选的，调用反馈通道，采集相应的第一反馈数据之后，将所述第一反馈数据发往DSP，使得所述DSP基于所述第一反馈数据和所述训练序列计算第一参数之前，所述处理器202进一步用于：

[0092] 确定所述第一反馈数据采集完成时，释放所述反馈通道，并获取反馈通道控制权，所述反馈通道控制权用于选择调用反馈通道的发射通道；

[0093] 基于所述第一参数，对所述第一发射通道进行预失真处理之后，所述处理器202进一步用于：

[0094] 接收到处理器产生的第一流程结束指令时，释放所述反馈通道控制权。

[0095] 可选的，基于获取的反馈通道控制权，触发专用集成芯片ASIC针对各个发射通道和所述反馈通道执行指定操作，以生成用于进行本振和镜像校准的第二参数时，所述处理器202具体用于：

[0096] 基于获取的反馈通道控制权，以及系统内设置的各个发射通道，确定切换间隔和切换顺序；

[0097] 根据所述时间间隔和所述切换顺序，依次切换所述各个发射通道，每一次切换时，触发ASIC执行以下操作：确定反馈通道当前对应的发射通道，通过所述对应的发射通道，发射预设的第二训练序列，并调用所述反馈信道，采集相应的第二反馈数据，其中，所述ASIC采用所述第二反馈数据计算所述对应的发射通道的第二参数，并采用所述第二参数对所述对应的发射通道进行本振和镜像校准。

[0098] 可选的，确定所述第一参数计算完成时，所述处理器202具体用于：

[0099] 确定在预设的流程时限内，接收到DSP返回的计算完成指示时，确定所述第一参数计算完成，并获取所述第一参数，所述计算完成指示中包含第一参数的存储地址。

[0100] 可选的，所述第一参数至少包括温度补偿系数、频率补偿系数、生成功率补偿系数中的一种或任意组合。

[0101] 收发机203，用于在处理器202的控制下接收和发送数据。

[0102] 其中，在图2中，总线架构可以包括任意数量的互联的总线和桥，具体由处理器202代表的一个或多个处理器和存储器201代表的存储器的各种电路链接在一起。总线架构还可以将诸如外围设备、稳压器和功率管理电路等之类的各种其他电路链接在一起，这些都是本领域所公知的，因此，本文不再对其进行进一步描述。总线接口提供接口。收发机203可以是多个元件，即包括发送机和收发机，提供用于在传输介质上与各种其他装置通信的单元。处理器202负责管理总线架构和通常的处理，存储器201可以存储处理器202在执行操作时所使用的数据。

[0103] 基于同一发明构思，本申请实施例中，提供一种反馈通道复用装置，参阅图3所示，至少包括：采集单元301、发送单元302、控制单元303和处理单元304，其中，[0104] 采集单元301，用于从处理器产生的第一流程开始指令中，获取第一训练序列和第一序号，并通过与所述第一序号对应的第一发射通道，发射所述第一训练序列，以及调用反馈通道，采集相应的第一反馈数据；

[0105] 发送单元302，用于将所述第一反馈数据发往数字信号处理器DSP，使得所述DSP基于所述第一反馈数据和所述训练序列计算第一参数；

[0106] 控制单元303，用于基于获取的反馈通道控制权，触发专用集成芯片ASIC针对各个发射通道和所述反馈通道执行指定操作，以生成用于进行本振和镜像校准的第二参数；

[0107] 处理单元304，用于确定所述第一参数计算完成时，基于所述第一参数，对所述第一发射通道进行预失真处理。

[0108] 采集单元301、发送单元302、控制单元303和处理单元304相互配合，以实现装置在上述各个实施例中的功能。

[0109] 基于同一发明构思，本申请实施例提供一种存储介质，当所述存储介质中的指令由处理器执行时，使得所述处理器能够执行上述流程中反馈通道复用装置实现的任一项方法。

[0110] 本申请实施例中，FPGA调用反馈通道，采集相应的第一反馈数据之后，将第一反馈数据发往DSP，使得DSP计算第一参数；然后，FPGA基于获取的反馈通道控制权，触发ASIC针对各个发射通道和所述反馈通道执行指定操作，以生成用于进行本振和镜像校准的第二参数；FPGA确定第一参数计算完成时，基于第一参数，对第一发射通道进行预失真处理。这样，FPGA采集相应的反馈数据之后，触发ASIC执行指定操作，以生成用于进行本振和镜像校准的第二参数，可以有效提高反馈通道利用率，保证了实时进行第一流程的同时，实时进行本振和镜像校准流程，提高了各个发射通道的本振和镜像校准性能，从而提高基站系统性能。

[0111] 对于系统/装置实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。

[0112] 需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者一个操作与另一个实体或者另一个操作区分开来，而不一定要求或者暗示这些实体或者操作之间存在任何这种实际的关系或者顺序。

[0113] 本领域内的技术人员应明白，本申请的实施例可提供为方法、系统、或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD‑ROM、光学存储器等)上实施的计算机程序产品的形式。

[0114] 本申请是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

[0115] 这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

[0116] 这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

[0117] 尽管已描述了本申请的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本申请范围的所有变更和修改。

[0118] 显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。