一种扇出型封装温度分布原位模拟结构及方法

摘要

本发明提供一种扇出型封装温度分布原位模拟结构及方法，所述结构包括多个内嵌热源和温度传感器的模拟热源电路、多层重布线层、互连凸点以及封装结构；所述模拟热源电路的四周和底面埋置在封装结构中；所述互连凸点设置在多层重布线层的表层；每个所述模拟热源电路包括至少一个热源和温度传感器，均集成在模拟热源电路表面，并且均设有独立的测试接口；所述多层重布线层内部集成有馈电网络，用于实现每个所述热源和温度传感器的测试接口与相应的互连凸点电气互连。本发明的扇出型封装温度分布原位模拟结构与目标扇出型封装产品的结构和应用方式一致，通过实时监控温度传感器温度，能够准确的模拟目标产品内部工作状态不同芯片的温度分布情况。

权利要求

1.一种扇出型封装温度分布原位模拟方法，其特征在于，包括如下步骤：

S1，分析目标扇出型封装产品的结构以及封装内各目标芯片热耗；

S2，根据各目标芯片的尺寸和热耗，设计并加工内嵌热源和温度传感器的模拟热源电路；

S3，根据目标扇出型封装产品的结构，使用与目标扇出型封装产品相同的封装，将内嵌热源和温度传感器的模拟热源电路封装为扇出型封装温度分布原位模拟结构；所述扇出型封装温度分布原位模拟结构包括多个内嵌热源和温度传感器的模拟热源电路、多层重布线层、互连凸点以及封装结构；所述内嵌热源和温度传感器的模拟热源电路的四周和底面埋置在封装结构中，并与多层重布线层的底层接触；所述互连凸点设置在多层重布线层的表层；每个所述模拟热源电路包括至少一个热源和温度传感器，所述热源和温度传感器均集成在模拟热源电路表面，并且均设有独立的测试接口；所述多层重布线层内部集成有馈电网络，所述馈电网络用于实现每个所述热源和温度传感器的测试接口与相应的互连凸点电气互连；

S4，对所述扇出型封装温度分布原位模拟结构加电，使其中每个模拟热源电路的总热耗等于目标扇出型封装产品中各目标芯片的热耗；

S5，实时监测所述扇出型封装温度分布原位模拟结构中所有温度传感器的温度值，从而达到原位模拟目标扇出型封装产品工作状态温度分布的目的。

2.根据权利要求1所述的扇出型封装温度分布原位模拟方法，其特征在于，所述扇出型封装温度分布原位模拟结构中的模拟热源电路数量大于等于目标扇出型封装产品中目标芯片数量。

3.根据权利要求2所述的扇出型封装温度分布原位模拟方法，其特征在于，步骤S2中所述设计并加工内嵌热源和温度传感器的模拟热源电路的方法包括：方案一：加工与目标扇出型封装产品中各目标芯片的尺寸相同的模拟热源电路，并计算每个模拟热源电路中的热源电阻，使用模拟热源电路对应模拟尺寸相同的目标芯片；

方案二：当目标芯片A的长边为目标芯片B长边的n倍，目标芯片A的短边为目标芯片B短边的m倍，且m和n近似为整数时，则加工m×n+1个与目标芯片B尺寸相同的模拟热源电路，并计算每个模拟热源电路中的热源电阻；其中m×n模拟热源电路用于模拟目标芯片A，剩余1个模拟热源电路用于模拟目标芯片B；

方案三：加工边长为0.5mm×0.5mm，1mm×1mm，3mm×3mm，5mm×5mm，10mm×10mm的五种模拟热源电路中的一种或多种，通过拓扑重构模拟各种尺寸的目标芯片。

4.根据权利要求3所述的扇出型封装温度分布原位模拟方法，其特征在于，模拟热源电路的总边长与对应模拟的目标芯片的边长偏差不超过10％。

5.根据权利要求3所述的扇出型封装温度分布原位模拟方法，其特征在于，所述模拟热源电路中的热源和温度传感器均为具有线性电阻温度系数的贵金属电阻。

6.根据权利要求5所述的扇出型封装温度分布原位模拟方法，其特征在于，所述计算每个模拟热源电路中的热源电阻的方法为：

2 2 2

R>Q/IW，R>Q/IR，R

其中，Q为目标芯片热耗；IW为馈电网络的馈电线最大承受电流；IR为热源最大承受电流；V为测试系统最大供电电压。

7.根据权利要求5所述的扇出型封装温度分布原位模拟方法，其特征在于，步骤S3中所述使用与目标扇出型封装产品相同的封装是指：(1)所述扇出型封装温度分布原位模拟结构中的多层重布线层的材料、层数、每层介质与金属厚度、每层互连线分布及其密度均与目标扇出型封装产品相同；

(2)所述互连凸点的材料、结构、密度与分布与目标扇出封装产品相同；

(3)所述封装结构材料、尺寸以及厚度与目标扇出封装产品相同；

(4)使用的封装工艺与目标扇出封装产品相同。

说明书

一种扇出型封装温度分布原位模拟结构及方法

技术领域

[0001] 本发明涉及微电子散热技术领域，具体而言，涉及一种扇出型封装温度分布原位模拟结构及方法。

背景技术

[0002] 随着单个芯片中集成的功能密度不断提升，芯片IO接口数量激增，封装的小型化压力巨大；同时芯片间的互连距离长，互连速度成了限制系统性能的关键因素。为了解决这些问题并持续提升集成密度，扇出型封装是一种优选方案，通过将多个芯片之间以重布线工艺实现紧凑的高性能互连，从而省去了封装基板，具有小体积、高密度、低成本的优点，相关专利包括CN201110032264.1等。

[0003] 目前，扇出型封装已广泛应用于射频、信号处理、图形处理等多个领域。随着封装内集成的芯片种类增加，功能密度与互连密度提升，封装散热问题日益严峻，尤其是对于封装中同时包含FPGA、CPU等高热耗芯片和Flash、时钟等低功率的应用情况，需要根据封装中各芯片不同的散热需求，进行精确的热管理结构设计，从而在提升集成密度的同时，保障系统长期工作可靠性。然而，在扇出型封装中，芯片被埋置在封装材料与多层布线中，难以通过红外热成像等方式直接测试封装中各芯片工作状态的表面温度；封装背面温度虽然可测试，但是不能准确反映封装内各芯片的热分布情况。专利CN109309067B公开的模拟热源芯片可以在实现大功率发热的同时，实测芯片表面温度，但是仅适用于芯片有源面向上安装，通过引线键合互连的应用场景，不能直接支撑扇出型多芯片封装散热能力分析。因此，现有技术无法满足扇出封装中不同热耗芯片在工作状态下表面温度模拟与测试要求，从而难以准确评估封装散热能力。

发明内容

[0004] 本发明旨在提供一种扇出型封装温度分布原位模拟结构及方法，以解决现有技术无法满足扇出封装中不同热耗芯片在工作状态下表面温度模拟与测试要求，从而难以准确评估封装散热能力的问题。

[0005] 本发明提供的一种扇出型封装温度分布原位模拟结构，包括多个内嵌热源和温度传感器的模拟热源电路、多层重布线层、互连凸点以及封装结构；所述内嵌热源和温度传感器的模拟热源电路的四周和底面埋置在封装结构中，并与多层重布线层的底层接触；所述互连凸点设置在多层重布线层的表层；每个所述模拟热源电路包括至少一个热源和温度传感器，所述热源和温度传感器均集成在模拟热源电路表面，并且均设有独立的测试接口；所述多层重布线层内部集成有馈电网络，所述馈电网络用于实现每个所述热源和温度传感器的测试接口与相应的互连凸点电气互连。

[0006] 本发明提供的一种扇出型封装温度分布原位模拟方法，包括如下步骤：

[0007] S1，分析目标扇出型封装产品的结构以及封装内各目标芯片热耗；

[0008] S2，根据各目标芯片的尺寸和热耗，设计并加工内嵌热源和温度传感器的模拟热源电路；

[0009] S3，根据目标扇出型封装产品的结构，使用与目标扇出型封装产品相同的封装，将内嵌热源和温度传感器的模拟热源电路封装为上述的扇出型封装温度分布原位模拟结构；

[0010] S4，对所述扇出型封装温度分布原位模拟结构加电，使其中每个模拟热源电路的总热耗等于目标扇出型封装产品中各目标芯片的热耗；

[0011] S5，实时监测所述扇出型封装温度分布原位模拟结构中所有温度传感器的温度值，从而达到原位模拟目标扇出型封装产品工作状态温度分布的目的。

[0012] 进一步的，所述扇出型封装温度分布原位模拟结构中的模拟热源电路数量大于等于目标扇出型封装产品中目标芯片数量。

[0013] 进一步的，步骤S2中所述设计并加工内嵌热源和温度传感器的模拟热源电路的方法包括：

[0014] 方案一：加工与目标扇出型封装产品中各目标芯片的尺寸相同的模拟热源电路，并计算每个模拟热源电路中的热源电阻，使用模拟热源电路对应模拟尺寸相同的目标芯片；

[0015] 方案二：当目标芯片A的长边为目标芯片B长边的n倍，目标芯片A的短边为目标芯片B短边的m倍，且m和n近似为整数时，则加工m×n+1个与目标芯片B尺寸相同的模拟热源电路，并计算每个模拟热源电路中的热源电阻；其中m×n模拟热源电路用于模拟目标芯片A，剩余1个模拟热源电路用于模拟目标芯片B；

[0016] 方案三：加工边长为0.5mm×0.5mm，1mm×1mm，3mm×3mm，5mm×5mm，10mm×10mm的五种模拟热源电路中的一种或多种，通过拓扑重构模拟各种尺寸的目标芯片。

[0017] 进一步的，所述模拟热源电路中的热源和温度传感器均为具有线性电阻温度系数的贵金属电阻。

[0018] 进一步的，所述计算每个模拟热源电路中的热源电阻的方法为：

[0019] R>Q/IW2，R>Q/IR2，R

[0020] 其中，Q为目标芯片热耗；IW为馈电网络的馈电线最大承受电流；IR为热源最大承受电流；V为测试系统最大供电电压。

[0021] 进一步的，步骤S3中所述使用与目标扇出型封装产品相同的封装是指：

[0022] (1)所述扇出型封装温度分布原位模拟结构中的多层重布线层的材料、层数、每层介质与金属厚度、每层互连线分布及其密度均与目标扇出型封装产品相同；

[0023] (2)所述互连凸点的材料、结构、密度与分布与目标扇出封装产品相同；

[0024] (3)所述封装结构材料、尺寸以及厚度与目标扇出封装产品相同；

[0025] (4)使用的封装工艺与目标扇出封装产品相同。

[0026] 综上所述，由于采用了上述技术方案，本发明的有益效果是：

[0027] 1、本发明的扇出型封装温度分布原位模拟结构与目标扇出型封装产品的结构和应用方式一致，通过实时监控温度传感器温度，能够准确的模拟目标产品内部工作状态不同芯片的温度分布情况，从而为封装热管理结构设计及封装散热能力评估提供实测数据支撑。

[0028] 2、本发明中模拟热源电路的复用性强，一个模拟热源电路可以模拟尺寸相近但热耗差距大的多种目标芯片。同时，形成了系列尺寸的模拟热源电路芯片，可以通过拓扑重构的方式获得各种目标芯片的模拟热源电路，省去了多次设计加工模拟热源电路的过程。

[0029] 3、本发明中目标芯片可通过多个模拟热源电路构成，通过重布线层形成串联、并联或串并联关系，因此可模拟单个芯片均匀发热和芯片中局部高热量发热的不同工况，因此可以真实反映目标扇出封装产品中工作状态热分布情况。

附图说明

[0030] 为了更清楚地说明本发明实施例的技术方案，下面将对实施例中的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

[0031] 图1为本发明实施例的扇出型封装温度分布原位模拟结构的剖面图。

[0032] 图2为本发明实施例的扇出型封装温度分布原位模拟方法的流程图。

[0033] 图3为本发明实施例的方案一模拟热源电路在扇出型封装温度分布原位模拟结构中的位置分布图。

[0034] 图4为本发明实施例的方案二模拟热源电路在扇出型封装温度分布原位模拟结构中的位置分布图。

[0035] 图5为本发明实施例的方案三模拟热源电路在扇出型封装温度分布原位模拟结构中的位置分布图。

[0036] 附图标记：1‑模拟热源电路、2‑多层重布线层、3‑互连凸点、4‑封装结构、5‑热源、6‑温度传感器、7‑测试接口、8‑馈电网络。

具体实施方式

[0037] 为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。

[0038] 因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

[0039] 实施例

[0040] 如图1所示，本实施例提出一种扇出型封装温度分布原位模拟结构，包括多个内嵌热源5和温度传感器6的模拟热源电路1、多层重布线层2、互连凸点3以及封装结构4；所述内嵌热源5和温度传感器6的模拟热源电路1的四周和底面埋置在封装结构4中，并与多层重布线层2的底层接触；所述互连凸点3设置在多层重布线层2的表层；每个所述模拟热源电路1包括至少一个热源5和温度传感器6，所述热源5和温度传感器6均集成在模拟热源电路1表面，并且均设有独立的测试接口7；所述多层重布线层2内部集成有馈电网络8，所述馈电网络8用于实现每个所述热源5和温度传感器6的测试接口7与相应的互连凸点3电气互连。

[0041] 基于所述扇出型封装温度分布原位模拟结构，本实施例实现了一种扇出型封装温度分布原位模拟方法，如图2所示，包括如下步骤：

[0042] S1，分析目标扇出型封装产品的结构以及封装内各目标芯片热耗；

[0043] 本实施例中目标扇出型封装产品的结构以及封装内各目标芯片热耗如下：

[0044] 目标扇出型封装产品中包含三颗目标芯片，目标芯片A尺寸为15×15×0.6mm，热耗10W；目标芯片B尺寸为3×3×0.6mm，热耗2W；目标芯片C尺寸为3.1×2.9×0.6mm，热耗0.5W；多层重布线层2为3层结构，馈电网络8中馈电线最大承受电流0.8A，互连凸点3直径
0.6mm，共计210个，封装尺寸20×18×0.7mm，封装结构4材料为树脂塑封料。

[0045] S2，根据各目标芯片的尺寸和热耗，设计并加工内嵌热源5和温度传感器6的模拟热源电路1；

[0046] 在本实施例中，所述模拟热源电路1中的热源5为具有线性电阻温度系数的贵金属电阻。

[0047] 本实施例设计所述扇出型封装温度分布原位模拟结构中的模拟热源电路1数量大于等于目标扇出型封装产品中目标芯片数量。具体地：

[0048] 方案一：加工与目标扇出型封装产品中各目标芯片的尺寸相同的模拟热源电路1，并计算每个模拟热源电路1中的热源5电阻，使用模拟热源电路1对应模拟尺寸相同的目标芯片；

[0049] 对于本实施例的三颗目标芯片，对应目标芯片A、目标芯片B、目标芯片C加工三种模拟热源电路1：模拟热源电路A尺寸15×15×0.6mm、模拟热源电路B尺寸3×3×0.6mm、模拟热源电路C尺寸3.1×2.9×0.6mm。

[0050] 然后采用以下方法计算每个模拟热源电路1中的热源5电阻：

[0051] R>Q/IW2，R>Q/IR2，R

[0052] 其中，Q为目标芯片热耗；IW为馈电网络的馈电线最大承受电流；IR为热源最大承受电流；V为测试系统最大供电电压。

[0053] 由此得到：模拟热源电路A中热源5电阻为16～1000Ω，模拟热源电路B中热源5电阻为5‑1000Ω，模拟热源电路C中热源5电阻为1‑1000Ω。

[0054] 方案二：当目标芯片A的长边为目标芯片B长边的n倍，目标芯片A的短边为目标芯片B短边的m倍，且m和n近似为整数时，则加工m×n+1个与目标芯片B尺寸相同的模拟热源电路1，并计算每个模拟热源电路1中的热源5电阻；其中m×n个模拟热源电路1用于模拟目标芯片A，剩余1个模拟热源电路1用于模拟目标芯片B；

[0055] 对于本实施例的三颗目标芯片，可以加工27个模拟热源电路D，尺寸为3×3×0.6mm。其中25个模拟热源电路D用于模拟目标芯片A，1个模拟热源电路D用于模拟目标芯片B，模拟热源电路D用于模拟目标芯片C。对于热源5电阻，可以采用与方案一相同的方法进行计算，对于模拟目标芯片A的25个模拟热源电路D，计算出来的是25个模拟热源电路D的热源
5总电阻，那么将热源5总电阻除以25即为每个模拟热源电路D的热源5电阻，由此模拟热源电路D的热源5电阻可以设计为5‑40Ω。

[0056] 方案三：加工边长为0.5mm×0.5mm，1mm×1mm，3mm×3mm，5mm×5mm，10mm×10mm的五种模拟热源电路1中的一种或多种，通过拓扑重构模拟各种尺寸的目标芯片。

[0057] 对于本实施例的三颗目标芯片，可以加工边长为3mm×3mm，5mm×5mm，10mm×10mm的三种模拟热源电路1，同样对于热源5电阻，可以采用与方案一相同的方法进行计算，由此可以设计热源5电阻为5‑100Ω。用用1个10mm×10mm和5个5mm×5mm的模拟热源电路1模拟目标芯片A，用2个3mm×3mm的模拟热源电路1分别模拟目标芯片B和目标芯片C。

[0058] 需要说明的是，模拟热源电路1的总边长与对应模拟的目标芯片的边长偏差不超过10％。如方案二和方案三中采用了3mm×3mm的模拟热源电路1模拟尺寸为3.1×2.9mm的目标芯片C。

[0059] S3，根据目标扇出型封装产品的结构，使用与目标扇出型封装产品相同的封装，将内嵌热源5和温度传感器6的模拟热源电路1封装为上述的扇出型封装温度分布原位模拟结构；

[0060] 其中，步骤S3中所述使用与目标扇出型封装产品相同的封装是指：

[0061] (1)所述扇出型封装温度分布原位模拟结构中的多层重布线层的材料、层数、每层介质与金属厚度、每层互连线分布及其密度均与目标扇出型封装产品相同；

[0062] (2)所述互连凸点的材料、结构、密度与分布与目标扇出封装产品相同；

[0063] (3)所述封装结构材料、尺寸以及厚度与目标扇出封装产品相同；

[0064] (4)使用的封装工艺与目标扇出封装产品相同。

[0065] 对于本实施例的目标扇出型封装产品，将所有模拟热源电路1四周与底面埋置在树脂塑封料的封装结构4中(若前述目标扇出型封装产品的封装结构4采用塑封料、硅、玻璃等，此处仅需要更换为与之相同的材料即可)，在模拟热源电路1表面加工3层重布线层，重布线层中每层介质与金属厚度、每层馈电线分布及其密度均与目标扇出型封装产品相同，在重布线层上层表面加工互连凸点3，凸点直径0.6mm，获得扇出型封装温度分布原位模拟结构尺寸为20×18×0.7mm。

[0066] 如图3所示，对于方案一：所有模拟热源电路1在封装结构4中的位置与目标芯片相同，所有模拟热源电路1的热源5与温度传感器6的测试接口7全部通过馈电网络8连接至互连凸点3。

[0067] 如图4所示，对于方案二：模拟目标芯片A的25个模拟热源电路D，以5×5个模拟热源电路D密集阵列结构排布，阵列结构的中心在封装结构4中的位置与目标芯片A相同，2个分别用于模拟目标芯片B和目标芯片C的模拟热源电路D的中心在封装结构4中的位置分别与相应目标芯片相同。对于模拟目标芯片A的阵列结构中25个模拟热源电路D中所有热源5通过重布线层进行串联后引出一个热源5电路接口和多个温度传感器6测试接口7至互连凸点3。

[0068] 如图5所示，对于方案三：模拟目标芯片A的6个模拟热源电路1的中心在封装结构4中的位置与芯片目标A相同，2个分别用于模拟目标芯片B和目标芯片的模拟热源电路D的中心在封装结构4中的位置分别与相应目标芯片相同。对于模拟目标芯片A的阵列结构中6个模拟热源电路D中所有热源5通过重布线层进行串联后引出一个热源5电路接口和多个温度传感器6测试接口7至互连凸点3。

[0069] S4，对所述扇出型封装温度分布原位模拟结构加电，使其中每个模拟热源电路1的总热耗等于目标扇出型封装产品中各目标芯片的热耗；

[0070] 对于方案一：对应目标芯片A、目标芯片B、目标芯片C的模拟热源电路1的总功率分别为10W，2W，0.5W。

[0071] 对于方案二：模拟目标芯片A的25个模拟热源电路D的总功率为10W，2个分别用于模拟目标芯片B和目标芯片C的模拟热源电路D的总功率分别为2W和0.5W。

[0072] 对于方案三：模拟目标芯片A的6个模拟热源电路1的总功率为10W，2个分别用于模拟目标芯片B和目标芯片C的模拟热源电路1的总功率分别为2W和0.5W。

[0073] S5，实时监测所述扇出型封装温度分布原位模拟结构中所有温度传感器6的温度值，从而达到原位模拟目标扇出型封装产品工作状态温度分布的目的。

[0074] 本实施例中，所述模拟热源电路1中的温度传感器6也为具有线性电阻温度系数的贵金属电阻。因此可以通过实时检测所有温度传感器6电阻，并通过电阻温度系统换算为模拟热源电路1中不同位置的温度，从而达到原位模拟目标扇出型封装产品工作状态温度分布的目的。

[0075] 以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。