本发明提供了一种芯片封装控制的速度规划方法，通过最大加速度A、最大减速度D、加加速度Ja、减加速度Jd对点位轨迹速度曲线进行优化调节，使总运动时间Tb减小，通过速度修改分辨率、加速度修改分辨率约束A、D、Ja、Jd的调节幅度，并通过调节变化率上限来约束参数调节结果的变化率，同时限制允许激起能量强度值，能够提高芯片封装效率、防止速度规划超调、提高芯片封装控制的精度；还提供了一种芯片封装控制装置，用于实现芯片封装控制的速度规划方法。
1.一种芯片封装控制的速度规划方法，所述封装控制的点位轨迹速度曲线为非对称S曲线，点位的运动通过轴电机驱动，所述非对称S曲线按加减速特征划分为七个运行阶段：加加速段0‑T1、匀加速段T1‑T2、减加速段T2‑T3、匀速段T3‑T4、加减速段T4‑T5、匀减速段T5‑T6和减减速段T6‑T7，其特征在于，所述规划方法包括：S1：设定插补周期、启动端插补周期数量、停止端插补周期数量、允许激起能量强度值、调节变化率上限、速度修改分辨率、加速度修改分辨率；设定初始速度Vs、结束速度Ve、最大速度Vmax、最大加速度A、最大减速度D、加加速度Ja、减加速度Jd、位移值S；
S2：通过所述Vs、Vmax 、A、D、Ja、Jd、S，计算所述点位轨迹速度曲线，获取总运动时间Tb；若是首次计算所述Tb，使Ta＝Tb；
S3：根据所述插补周期、启动端插补周期数量、点位轨迹速度曲线，计算启动端的所述启动端插补周期数量的各单个所述插补周期的设备运行速度频率所激起的能量强度；
S4：根据所述插补周期、停止端插补周期数量、点位轨迹速度曲线，计算停止端的所述停止端插补周期数量的各单个所述插补周期的设备运行速度频率所激起的能量强度；
S5：计算所述启动端插补周期数量与所述停止端插补周期数量的各个所述插补周期的所述能量强度之和；
S6：判断所述能量强度之和是否大于所述允许激起能量强度值，若是，则进行S9；若否，则进行S7；
S7：若Ta>Tb，则记录当前的最大加速度A、最大减速度D、加加速度 Ja、减加速度 Jd，进行S10；若Ta＝Tb，则进行S9；若Ta
S8：计算进行参数调节前后的所述点位轨迹速度曲线在所述T3‑T4内的速度调节变化率、所述T1‑T2内的加速度调节变化率、所述T5‑T6内的加速度调节变化率，判断所述速度调节变化率、加速度调节变化率是否均小于所述调节变化率上限，若是，进行S9；若否，进行S10；
S9：使Ta＝Tb，根据所述速度修改分辨率、加速度修改分辨率，通过下列方式之一进行参数调节：改变所述A与所述Ja；改变所述D与所述Jd；完成所述参数调节后，再次进行S2‑S6；
S10：以记录的所述A、D、Ja、Jd作为输出参数，完成点位轨迹速度规划。
2.如权利要求1所述的速度规划方法，其特征在于：在所述0‑T1中，速度V与位移值 S通过如下方式计算：
在所述T1‑T2中，速度V与位移值 S通过如下方式计算：V＝VL+JaT1t
其中，t∈(0,T2)；V∈(VL,VM)；VM＝VL+AT2；
在所述T2‑T3中，速度V与位移值 S通过如下方式计算：其中，t∈(t1,T3)； V∈(VM,Vmax)；
在所述T3‑T4中，速度V与位移值 S通过如下方式计算：V＝Vmax
在所述T4‑T5中，速度V与位移值 S通过如下方式计算：其中，t∈(0,T5)；V∈(Vmax,V′M)；
在所述T5‑T6中，速度V与位移值 S通过如下方式计算：V＝V′M‑JdT6t
在所述T6‑T7中，速度V与位移值 S通过如下方式计算：其中，t∈(t2,T7)； V∈(V′L,Ve)。
3.如权利要求2所述的速度规划方法，其特征在于：所述S3‑S4中，所述能量强度通过如下方式计算：
其中，Wf(u,s)为所述插补周期中的轴电机频率信号f(t)在位置u附近以尺度s振动的能量强度，所述u为所述插补周期所在位置，所述u通过所述插补周期所属的所述运行阶段、所述插补周期在所属的所述运行阶段中的所述位移值 S计算，f为所述位置u处的速度，通过下式计算：
其中，ω为轴电机频率，ω0为所述启动端和所述停止端的起始插补周期点轴电机频率，ω0≥5。
4.如权利要求1所述的速度规划方法，其特征在于：所述启动端插补周期数量为30，所述停止端插补周期数量为30。
5.如权利要求1所述的速度规划方法，其特征在于：所述轴电机驱动所述点位在X轴、Y轴、Z轴上运动。
6.一种用于实现如权利要求1所述的速度规划方法的芯片封装控制装置，其特征在于：包括上位机、驱控一体控制器、X轴直线电机、Y轴直线电机、Z轴直线电机、IO执行元件；所述上位机与所述驱控一体控制器通信连接，所述驱控一体控制器与所述X轴直线电机、Y轴直线电机、Z轴直线电机、IO执行元件通信连接；
所述驱控一体控制器包括运动控制单元和驱动控制单元，所述运动控制单元与所述上位机、驱动控制单元通信连接，所述驱动控制单元与所述X轴直线电机、Y轴直线电机、Z轴直线电机、IO执行元件通信连接。
7.如权利要求6所述的芯片封装控制装置，其特征在于：所述运动控制单元包括参数管理器、状态管理器和插补器，所述参数管理器、状态管理器、插补器两两之间通信连接，参数管理器用于存储所述初始速度Vs、结束速度Ve、最大速度Vmax、最大加速度A、最大减速度D、加加速度Ja、减加速度Jd、位移值S、插补周期、启动端插补周期数量、停止端插补周期数量、允许激起能量强度值、调节变化率上限，所述状态管理器用于计算并存储所述点位轨迹速度曲线、Ta、Tb、能量强度之和，所述插补器用于计算插补周期在所述点位轨迹速度曲线中的速度、位置。
8.如权利要求7所述的芯片封装控制装置，其特征在于：进一步地，所述插补器包括速度计算子模块和位置插补子模块，所述速度计算子模块和所述位置插补子模块通信连接，所述速度计算子模块用于计算所述插补周期内的速度，所述位置插补子模块用于计算所述插补周期内的位置。
9.如权利要求6所述的芯片封装控制装置，其特征在于：进一步地，所述上位机包括至少一个处理器、至少一个存储器，所述驱控一体控制器包括至少一个处理器，所述X轴直线电机包括伺服控制器与直线电机，所述Y轴直线电机包括伺服控制器与直线电机，所述Z轴直线电机包括伺服控制器与直线电机。
芯片封装控制的速度规划方法及芯片封装控制装置
技术领域
[0001] 本发明涉及半导体制造领域，具体涉及芯片封装控制的速度规划方法及芯片封装控制装置。
背景技术
[0002] 随着集成电路产业的快速发展和芯片制造工艺的不断提高，小型化、多引脚、细间距的芯片对其封装设备高加速运动系统的响应能力、定位精度、定位时间等伺服性能提出
了更高的要求，往往是要求运动平台在极短时间内快速、平稳、精确地运行到给定的目标位
置。然而，在频繁快速启停的高加速短行程点到点运动过程中，外部干扰、机械共振及控制
系统本身的非线性因素均不同程度地影响着系统的伺服性能，直接影响到封装设备控制系
统的定位精度和定位时间，给控制系统的设计与开发带来极大的挑战。
[0003] 芯片封装的快速高精度定位要求主要通过加速度、定位精度和运行时间三个方面的参数进行体现。从伺服控制的角度来看，高精度、高加速度和短运动时间之间存在一定的
相互影响关系：当运动距离一定时，运行时间短势必要求高加速度，而高加速度会降低运动
平台的定位精度；反之亦然。因此，在速度、加速度等约束下，尽可能使设备机构在最短的时
间内由起始位置快速、平滑、准确地运动到目标位置，为了实现该运动特点的加‑减速控制
是芯片封装控制系统开发的核心。
[0004] 在现有的数控系统中，常使用S形曲线进行加减速控制，将S形曲线划分为七个时间段，根据系统最大加速度等参数计算各个时间段的时间长度以完成S形曲线的规划，使得
被控制的曲线轨迹的加速度呈线性且连续变化。例如，文献CN104898577B提供了一种S形曲
线速度规划方法，该方法包括：获取预先设定的运动状态参数的期望值；获取Ti时间段起始
时间点对应的状态函数Motionstatus(i)；根据运动状态参数的期望值与状态函数
Motionstatus(i)计算状态函数Motionstatus(i+1)，并循环执行上述步骤，得到Ti至T7每
个时间段的状态函数Motionstatus(i)至Motionstatus(8)，以得到S形曲线速度规划的数
据，并通过将上述函数封装使用，节省了编程人员的时间，提升了系统的可靠性。
[0005] 文献CN107825424B公开了一种高速机械手减少残余振动的非对称S型轨迹规划方法，考虑到机械手自身特性对运行精度的影响和在不同工况下对定位精度的要求，在确定
机械手运行的最大速度、最大加速度以及加速形成的冲击值、减速形成的冲击值的限制条
件后，通过调节位移获得在短位移、中位移下的数学模型，依据工况和机械手的动力学特性
对相关参数进行设置，然后通过实验检测装置不同位移下的最优的非对称系数R，最后确定
机械手的轨迹规划最优参数，兼顾运行效率和操作精度，灵活性高。
[0006] 但是，由于芯片封装控制系统具有短行程高加速高速高精度定位的特点，且位移相对固定，上述技术方案难以发挥作用。因此，亟需一种用于芯片封装控制的速度规划方
法，以提高芯片封装精度、降低所需时间。
发明内容
[0007] 为了提供一种用于芯片封装控制的速度规划方法，本发明提供了芯片封装控制的速度规划方法及芯片封装控制装置。
[0008] 为了实现上述目的，基于通过获得高加加速度低减加速度的非对称S曲线速度规划的构思，本发明所采用的技术方案如下：一种芯片封装控制的速度规划方法，所述封装控
制的点位轨迹速度曲线为非对称S曲线，点位的运动通过轴电机驱动，所述非对称S曲线按
加减速特征划分为七个运行阶段：加加速段0‑T1、匀加速段T1‑T2、减加速段T2‑T3、匀速段T3‑
T4、加减速段T4‑T5、匀减速段T5‑T6和减减速段T6‑T7，所述规划方法包括：
[0009] S1：设定插补周期、启动端插补周期数量、停止端插补周期数量、允许激起能量强度值、调节变化率上限、速度修改分辨率、加速度修改分辨率；设定初始速度Vs、结束速度Ve、
最大速度Vmax、最大加速度A、最大减速度D、加加速度Ja、减加速度Jd、位移值S；
[0010] S2：通过所述Vs、Vmax、A、D、Ja、Jd、S，计算所述点位轨迹速度曲线，获取总运动时间Tb；若是首次计算所述Tb，使Ta＝Tb；
[0011] S3：根据所述插补周期、启动端插补周期数量、点位轨迹速度曲线，计算启动端的所述启动端插补周期数量的各单个所述插补周期的设备运行速度频率所激起的能量强度；
[0012] S4：根据所述插补周期、停止端插补周期数量、点位轨迹速度曲线，计算停止端的所述停止端插补周期数量的各单个所述插补周期的设备运行速度频率所激起的能量强度；
[0013] S5：计算所述启动端插补周期数量与所述停止端插补周期数量的各个所述插补周期的所述能量强度之和；
[0014] S6：判断所述能量强度之和是否大于所述允许激起能量强度值，若是，则进行S9；若否，则进行S7；
[0015] S7：若Ta>Tb，则记录当前的最大加速度A、最大减速度D、加加速Ja、减加速Jd，进行S10；若Ta＝Tb，则进行S9；若Ta
[0016] S8：计算进行参数调节前后的所述点位轨迹速度曲线在所述T3‑T4内的速度调节变化率、所述T1‑T2内的加速度调节变化率、所述T5‑T6内的加速度调节变化率，判断所述速度
调节变化率、加速度调节变化率是否均小于所述调节变化率上限，若是，进行S9；若否，进行
S10；
[0017] S9：使Ta＝Tb，根据所述速度修改分辨率、加速度修改分辨率，通过下列方式之一进行参数调节：改变所述A与所述Ja；改变所述D与所述Jd；完成所述参数调节后，再次进行S2‑
S6；
[0018] S10：以记录的所述A、D、Ja、Jd作为输出参数，完成点位轨迹速度规划。
[0019] 为了计算所述非对称S曲线，在所述0‑T1中，速度V与位移S通过如下方式计算：
[0020]
[0021]
[0022] 其中，t∈(0,T1)；V∈(Vs,VL)；
[0023] 在所述T1‑T2中，速度V与位移S通过如下方式计算：
[0024] V＝VL+JaT1t
[0025]
[0026] 其中，t∈(0,T2)；V∈(VL,VM)；VM＝VL+AT2；
[0027] 在所述T2‑T3中，速度V与位移S通过如下方式计算：
[0028]
[0029]
[0030] 其中，t∈(t1,T3)； V∈(VM,Vmax)；
[0031] 在所述T3‑T4中，速度V与位移S通过如下方式计算：
[0032] V＝Vmax
[0033] S＝Vt
[0034] 其中，t∈(0,T4)；
[0035] 在所述T4‑T5中，速度V与位移S通过如下方式计算：
[0036]
[0037]
[0038] 其中，t∈(0,T5)；V∈(Vmax,V′M)；
[0039] 在所述T5‑T6中，速度V与位移S通过如下方式计算：
[0040] V＝V′M‑JdT6t
[0041]
[0042] 其中，t∈(0,T6)；V∈(V′M,V′L)；
[0043] 在所述T6‑T7中，速度V与位移S通过如下方式计算：
[0044]
[0045]
[0046] 其中，t∈(t2,T7)； V∈(V′L,Ve)。
[0047] 基于“定位阶段频率激起的能量强度尽可能低”的构思，对A、D、Ja、Jd参数进行优化，在所述S3‑S4中，所述能量强度通过如下方式计算：
[0048]
[0049] 其中，Wf(u,s)为所述插补周期中的轴电机频率信号f(t)在位置u附近以尺度s振动的能量强度，所述u为所述插补周期所在位置，所述u通过所述插补周期所属的所述运行
阶段、所述插补周期在所属的所述运行阶段中的所述位移S计算，f为所述位置u处的速度，
通过下式计算：
[0050]
[0051] 其中，ω为轴电机频率，ω0为所述启动端和所述停止端的起始插补周期点轴电机频率，ω0≥5。
[0052] 优选地，所述S1中的所述启动端插补周期数量为30，所述停止端插补周期数量为30。
[0053] 本发明所涉及的点位的运动涉及芯片封装的X轴、Y轴、Z轴，所述轴电机驱动所述点位在X轴、Y轴、Z轴上运动。
[0054] 本发明还进一步提供了一种用于实现上述速度规划方法的芯片封装控制装置，包括上位机、驱控一体控制器、X轴直线电机、Y轴直线电机、Z轴直线电机、IO执行元件；所述上
位机与所述驱控一体控制器通信连接，所述驱控一体控制器与所述X轴直线电机、Y轴直线
电机、Z轴直线电机、IO执行元件通信连接；
[0055] 所述驱控一体控制器包括运动控制单元和驱动控制单元，所述运动控制单元与所述上位机、驱动控制单元通信连接，所述驱动控制单元与所述X轴直线电机、Y轴直线电机、Z
轴直线电机、IO执行元件通信连接；
[0056] 进一步地，所述运动控制单元包括参数管理器、状态管理器和插补器，所述参数管理器、状态管理器、插补器两两之间通信连接，参数管理器用于存储所述初始速度Vs、结束
速度Ve、最大速度Vmax、最大加速度A、最大减速度D、加加速度Ja、减加速度Jd、位移值S、插补
周期、启动端插补周期数量、停止端插补周期数量、允许激起能量强度值、调节变化率上限，
所述状态管理器用于计算并存储所述点位轨迹速度曲线、Ta、Tb、能量强度之和，所述插补器
用于计算插补周期在所述点位轨迹速度曲线中的速度、位置。
[0057] 进一步地，所述插补器包括速度计算子模块和位置插补子模块，所述速度计算子模块和所述位置插补子模块通信连接，所述速度计算子模块用于计算所述插补周期内的速
度，所述位置插补子模块用于计算所述插补周期内的位置。
[0058] 进一步地，所述上位机包括至少一个处理器、至少一个存储器，所述驱控一体控制器包括至少一个处理器，所述X轴直线电机包括伺服控制器与直线电机，所述Y轴直线电机
包括伺服控制器与直线电机，所述Z轴直线电机包括伺服控制器与直线电机。
[0059] 本发明具有以下有益效果：本发明提供了一种芯片封装控制的速度规划方法，在轴电机激起的能量强度之和大于允许激起能量强度值时对A、D、Ja、Jd进行优化调节，直至能
量强度之和小于允许激起能量强度值，从而抑制芯片封装系统中轴电机的震动造成的残余
振动，提高芯片封装控制的精度；通过调节A、D、Ja、Jd使总运动时间Tb减小，从而提高芯片封
装效率；通过速度修改分辨率、加速度修改分辨率约束A、D、Ja、Jd的调节幅度，并通过调节变
化率上限来控制参数调节结果的变化率，防止速度规划超调；
附图说明
[0060] 图1为芯片封装控制的速度规划方法的速度规划示意图。
[0061] 图2为芯片封装控制装置的整体结构示意图。
[0062] 图中：1为上位机，2为驱控一体控制器，3为运动控制单元，31为参数管理器，32为状态管理器，33为插补器，331为速度规划子模块，332为位置插补子模块，4为驱动控制单
元，51为X轴直线电机，52为Y轴直线电机，53为Z轴直线电机，54为IO执行元件。
具体实施方式
[0063] 下面，结合附图具体实施方式，对本发明作进一步描述。
[0064] 需要说明的是，在不相冲突的前提下，以下所描述的各个实施例之间或各个技术特征之间可以任意组合形成新的实施例。
[0065] 实施例一：
[0066] 一种芯片封装控制的速度规划方法，所述封装控制的点位轨迹速度曲线为非对称S曲线，点位的运动通过轴电机驱动，如图1所示，所述非对称S曲线按加减速特征划分为七
个运行阶段：加加速段0‑T1、匀加速段T1‑T2、减加速段T2‑T3、匀速段T3‑T4、加减速段T4‑T5、匀
减速段T5‑T6和减减速段T6‑T7，所述规划方法包括：
[0067] S1：设定插补周期、启动端插补周期数量、停止端插补周期数量、允许激起能量强度值、调节变化率上限、速度修改分辨率、加速度修改分辨率；根据如图1所示的各个参数间
关系，设定初始速度Vs、结束速度Ve、最大速度Vmax、最大加速度A、最大减速度D、加加速度Ja、
减加速度Jd、位移值S；其中，作为一种优选方案，所述启动端插补周期数量为30，所述停止
端插补周期数量为30。
[0068] S2：通过所述Vs、Vmax、A、D、Ja、Jd、S，计算所述点位轨迹速度曲线，获取总运动时间Tb；若是首次计算所述Tb，使Ta＝Tb；
[0069] S3：根据所述插补周期、启动端插补周期数量、点位轨迹速度曲线，计算启动端的所述启动端插补周期数量的各单个所述插补周期的设备运行速度频率所激起的能量强度；
[0070] S4：根据所述插补周期、停止端插补周期数量、点位轨迹速度曲线，计算停止端的所述停止端插补周期数量的各单个所述插补周期的设备运行速度频率所激起的能量强度；
[0071] S5：计算所述启动端插补周期数量与所述停止端插补周期数量的各个所述插补周期的所述能量强度之和；
[0072] S6：判断所述能量强度之和是否大于所述允许激起能量强度值，若是，则进行S9；若否，则进行S7；
[0073] S7：若Ta>Tb，则记录当前的最大加速度A、最大减速度D、加加速Ja、减加速Jd，进行S10；若Ta＝Tb，则进行S9；若Ta
[0074] S8：计算进行参数调节前后的所述点位轨迹速度曲线在所述T3‑T4内的速度调节变化率、所述T1‑T2内的加速度调节变化率、所述T5‑T6内的加速度调节变化率，判断所述速度
调节变化率、加速度调节变化率是否均小于所述调节变化率上限，若是，进行S9；若否，进行
S10；
[0075] S9：使Ta＝Tb，根据所述速度修改分辨率、加速度修改分辨率，通过下列方式之一进行参数调节：改变所述A与所述Ja；改变所述D与所述Jd；完成所述参数调节后，再次进行S2‑
S6；
[0076] S10：以记录的所述A、D、Ja、Jd作为输出参数，完成点位轨迹速度规划。
[0077] 通过上述芯片封装控制的速度规划方法，对参数A、D、Ja、Jd进行优化调节，从而计算非对称S曲线形式的点位轨迹速度曲线，从而完成芯片封装控制的速度规划，以便对芯片
封装的点位轨迹速度进行控制；通过判断能量强度之和是否大于允许激起能量强度值，当
能量强度之和大于允许激起能量强度值时对A、D、Ja、Jd进行优化调节，直至能量强度之和小
于允许激起能量强度值，从而抑制芯片封装系统中轴电机的震动造成的残余振动，提高芯
片封装控制的精度；通过调节A、D、Ja、Jd使总运动时间Tb减小，从而提高芯片封装效率；通过
速度修改分辨率、加速度修改分辨率约束A、D、Ja、Jd的调节幅度，并通过调节变化率上限来
控制参数调节结果的变化率，防止速度规划超调。
[0078] 在所述0‑T1中，速度V与位移S通过如下方式计算：
[0079]
[0080]
[0081] 其中，t∈(0,T1)；V∈(Vs,VL)；
[0082] 在所述T1‑T2中，速度V与位移S通过如下方式计算：
[0083] V＝VL+JaT1t
[0084]
[0085] 其中，t∈(0,T2)；V∈(VL,VM)；VM＝VL+AT2；
[0086] 在所述T2‑T3中，速度V与位移S通过如下方式计算：
[0087]
[0088]
[0089] 其中，t∈(t1,T3)； V∈(VM,Vmax)；
[0090] 在所述T3‑T4中，速度V与位移S通过如下方式计算：
[0091] V＝Vmax
[0092] S＝Vt
[0093] 其中，t∈(0,T4)；
[0094] 在所述T4‑T5中，速度V与位移S通过如下方式计算：
[0095]
[0096]
[0097] 其中，t∈(0,T5)；V∈(Vmax,V′M)；
[0098] 在所述T5‑T6中，速度V与位移S通过如下方式计算：
[0099] V＝V′M‑JdT6t
[0100]
[0101] 其中，t∈(0,T6)；V∈(V′M,V′L)；
[0102] 在所述T6‑T7中，速度V与位移S通过如下方式计算：
[0103]
[0104]
[0105] 其中，t∈(t2,T7)； V∈(V′L,Ve)。
[0106] 上述非对称S曲线速度规划在位移S之后，存在7个参数可调，包括最大速度Vmax，起始速度Vs，结束速度Ve，最大加速度A，最大减速度D，加加速Ja，减加速Jd，在充分考虑系统特
征的前提下，从轴电机的频率激起能量强度尽可能低的角度，对A、D、Ja、Jd参数进行优化。
[0107] 对于一个给定的轴电机的频率信号f(t)，其连续小波变换是信号与小波函数的內积，得到连续小波变换的卷积形式为：
[0108]
[0109] 式中，Wf(u,s)为小波 所对应的小波系数，表示为信号f在位置u附近的振动，信号f在此取值为速度规划周期内的速度；
[0110] 小波 采用Morlet小波，其表达式为：
[0111]
[0112] 式中，ω0为期望分析频率段的起始点频率，当ω0≥5时， Morlet小波函数简化为：
[0113]
[0114] 相应的傅里叶变换为：
[0115]
[0116] 至此可得，S3‑S4中，指定周期位置处频率激起的能量强度可通过如下方式计算：
[0117]
[0118] 其中，Wf(u,s)为所述插补周期中的轴电机频率信号f(t)在位置u附近以尺度s振动的能量强度，所述u为所述插补周期所在位置，所述u通过所述插补周期所属的所述运行
阶段、所述插补周期在所属的所述运行阶段中的所述位移S计算，f为u处的速度， 通
过下式计算：
[0119]
[0120] 其中，ω为轴电机频率，ω0为所述启动端和所述停止端的起始插补周期点轴电机频率，ω0≥5。
[0121] 本发明所涉及的点位的运动规划涉及芯片封装的X轴、Y轴、Z轴，所述轴电机驱动所述点位在X轴、Y轴、Z轴上运动，从而使点位完成芯片封装所需的移动。
[0122] 实施例二：
[0123] 本发明还进一步提供了一种用于实现上述速度规划方法的芯片封装控制装置，如图2所示，包括上位机1、驱控一体控制器2、X轴直线电机51、Y轴直线电机52、Z轴直线电机
53、IO执行元件54；所述上位机1与所述驱控一体控制器2通信连接，所述驱控一体控制器2
与所述X轴直线电机51、Y轴直线电机52、Z轴直线电机53、IO执行元件54通信连接；
[0124] 所述驱控一体控制器2包括运动控制单元3和驱动控制单元4，所述运动控制单元3与所述上位机1、驱动控制单元4通信连接，所述驱动控制单元4与所述X轴直线电机51、Y轴
直线电机52、Z轴直线电机53、IO执行元件54通信连接。
[0125] 作为本发明的其中一种实施方式，运动控制单元3用于实现前述的芯片封装控制的速度规划方法，并将得到的速度规划结果传递至驱动控制单元4，进而控制X轴直线电机
51、Y轴直线电机52、Z轴直线电机53和IO执行元件54，对点位运动进行控制，从而控制芯片
的封装。
[0126] 基于本发明的构思，前述的芯片封装控制的速度规划方法并不局限于仅通过运动控制单元3实现，芯片封装控制的速度规划方法还可以通过其他包括至少一个处理器、至少
一个存储器的具有运算与存储功能的设备进行实现。
[0127] 进一步地，所述运动控制单元3包括参数管理器31、状态管理器32和插补器33，所述参数管理器31、状态管理器32、插补器33两两之间通信连接，参数管理器31用于存储所述
初始速度Vs、结束速度Ve、最大速度Vmax、最大加速度A、最大减速度D、加加速度Ja、减加速度
Jd、位移值S、插补周期、启动端插补周期数量、停止端插补周期数量、允许激起能量强度值、
调节变化率上限，所述状态管理器32用于计算并存储所述点位轨迹速度曲线、Ta、Tb、能量强
度之和，所述插补器33用于计算插补周期在所述点位轨迹速度曲线中的速度、位置。
[0128] 进一步地，所述插补器33包括速度计算子模块331和位置插补子模块332，所述速度计算子模块331和所述位置插补子模块332通信连接，所述速度计算子模块331用于计算
所述插补周期内的速度，所述位置插补子模块332用于计算所述插补周期内的位置。
[0129] 进一步地，所述上位机1包括至少一个处理器、至少一个存储器，从而便于对芯片封装速度规划进行控制；所述驱控一体控制器2包括至少一个处理器，从而计算速度规划；
所述X轴直线电机51包括伺服控制器与直线电机，所述Y轴直线电机52包括伺服控制器与直
线电机，所述Z轴直线电机53包括伺服控制器与直线电机，便于对直线电机的运动进行控
制。
[0130] 最后应当说明的是，以上内容仅用以说明本发明的技术方案，而非对本发明保护范围的限制，本领域的普通技术人员对本发明的技术方案进行的简单修改或者等同替换，
均不脱离本发明技术方案的实质和范围。
