一种片上超导环隔器及超导量子测试系统

摘要

本申请公开了一种片上超导环隔器及超导量子测试系统，具有隔离功能和环行功能，同时起到了环行器和隔离器的作用，而且，本申请实施例中的片上超导环隔器集成在一个芯片上，具有非互易性、体积小、耗散低，可与超导电路进行集成，有利于超导量子计算电路的规模化发展。进一步地，通过片上电路的设计，本申请实施例提供的片上超导环隔器还具有滤波、衰减等作用。

权利要求

1.一种片上超导环隔器，包括：集成在一颗芯片上的一个环行器、两个以上隔离器，以及两条偏置线电路；其中，

环行器为四端口的片上超导环行器，其中，一个端口阻抗匹配负载，连接预设阻值的电阻，两个端口用于级联隔离器，一个端口用于作为片上超导环隔器的一个输入/输出端口；

隔离器包括四个端口，其中，两个端口阻抗匹配负载，分别连接预设阻值的电阻，一个端口用于级联环行器或隔离器，一个端口用于作为片上超导环隔器的一个输入/输出端口或者用于级联隔离器；

偏置线电路，用于调节环隔器所处的偏置磁场。

2.根据权利要求1所述的片上超导环隔器，其中，所述两个以上隔离器设置在所述环行器的两侧；

所述环行器的左侧包括N个所述隔离器，所述环行器的右侧包括M个所述隔离器；其中，N、M为正整数， ， 。

3.根据权利要求2所述的片上超导环隔器，其中，所述N等于所述M，或者，所述N不等于所述M。

4.根据权利要求1所述的片上超导环隔器，还包括：滤波衰减电路，用于对输入的量子信息进行滤波处理、衰减处理。

5.根据权利要求1 4任一项所述的片上超导环隔器，其中，所述两条偏置线电路贯穿于~

所述环行器和所有所述隔离器，包括：一条Cosine信号的偏置线电路，一条Sine信号的偏置线电路。

6.根据权利要求1 4任一项所述的片上超导环隔器，其中，所述预设阻值为50欧姆。

~

7.根据权利要求1 4任一项所述的片上超导环隔器，其中，部分所述电阻的预设阻值为~

50欧姆，部分所述电阻的预设阻值不为50欧姆。

8.一种超导量子测试系统，包括：反射型量子放大器、隔离器、高电子迁移率晶体管HEMT放大器、室温读出电路，以及权利要求1 7任一项所述的片上超导环隔器。

~

说明书

一种片上超导环隔器及超导量子测试系统

技术领域

[0001] 本申请涉及但不限于量子计算技术领域，尤指一种片上超导环隔器及超导量子测试系统。

背景技术

[0002] 图1为相关技术中超导量子计算机测试系统的示意图，如图1所示，在超导量子测试系统中，量子信息Qubit通过量子芯片上的读出腔读出，经过滤波器、隔离器、环行器、反
射型量子放大器如阻抗匹配参量放大器（IMPA，Impedance Transformed Parametric 
Amplifier）、约瑟夫森参量放大器（JPA，Josephson Parametric Amplifier）等，再经过隔
离器、高电子迁移率晶体管（HEMT，High‑Electron Mobility Transistor）放大器等一系列
器件最终被输出。其中，隔离器、环行器这些器件为独立器件，体积大、热损耗严重，不利于
超导量子计算电路规模化的发展。

发明内容

[0003] 本申请提供一种片上超导环隔器及超导量子测试系统，具有隔离功能和环行功能，体积小、可与超导电路进行集成，有利于超导量子计算电路的规模化发展。

[0004] 本发明实施例提供了一种片上超导环隔器，包括：集成在一颗芯片上的一个环行器、两个以上隔离器，以及两条偏置线电路；其中，

[0005] 环行器为四端口的片上超导环行器，其中，一个端口阻抗匹配负载，连接预设阻值的电阻，两个端口用于级联隔离器，一个端口用于作为片上超导环隔器的一个输入/输出端
口；

[0006] 隔离器包括四个端口，其中，两个端口阻抗匹配负载，分别连接预设阻值的电阻，一个端口用于级联环行器或隔离器，一个端口用于作为片上超导环隔器的一个输入/输出
端口或者用于级联隔离器；

[0007] 偏置线电路，用于调节环隔器所处的偏置磁场。

[0008] 在一种示例性实例中，所述两个以上隔离器设置在所述环行器的两侧；

[0009] 所述环行器的左侧包括N个所述隔离器，所述环行器的右侧包括M个所述隔离器；其中，N、M为正整数， ， 。

[0010] 在一种示例性实例中，所述N等于所述M，或者，所述N不等于所述M。

[0011] 在一种示例性实例中，还包括：滤波衰减电路，用于对输入的量子信息进行滤波处理、衰减处理。

[0012] 在一种示例性实例中，所述两条偏置线电路贯穿于所述环行器和所有所述隔离器，包括：一条Cosine信号的偏置线电路，一条Sine信号的偏置线电路。

[0013] 在一种示例性实例中，所述预设阻值为50欧姆。

[0014] 在一种示例性实例中，部分所述电阻的预设阻值为50欧姆，部分所述电阻的预设阻值不为50欧姆。

[0015] 本申请还提供了一种超导量子测试系统，包括：反射型量子放大器、隔离器、高电子迁移率晶体管HEMT放大器、室温读出电路，以及上述任一项所述的片上超导环隔器。

[0016] 本申请实施例提供的片上超导环隔器具有隔离功能和环行功能，同时起到了环行器和隔离器的作用，而且，本申请实施例中的片上超导环隔器集成在一个芯片上，具有非互
易性、体积小、耗散低，可与超导电路进行集成，有利于超导量子计算电路的规模化发展。

[0017] 进一步地，通过片上电路的设计，本申请实施例提供的片上超导环隔器还具有滤波、衰减等作用。本申请实施例提供的ICI可与量子芯片、反射型量子放大器直接相连，保护
了量子芯片不被干扰，大大简化了超导量子测试系统，有利于超导量子计算电路的规模化
发展。

[0018] 本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利
要求书以及附图中所特别指出的结构来实现和获得。

附图说明

[0019] 附图用来提供对本申请技术方案的进一步理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本申请的技术方案，并不构成对本申请技术方案的限制。

[0020] 图1为相关技术中超导量子计算机测试系统的示意；

[0021] 图2为本申请实施例中一种片上超导环隔器的组成结构示意图；

[0022] 图3(a)为本申请实施例中片上超导环隔器内部的环行器的简化示意图；

[0023] 图3(b) 为本申请实施例中片上超导环隔器内部的隔离器的简化示意图；

[0024] 图3(c)为本申请实施例中片上超导环隔器的简化示意图；

[0025] 图4为本申请实施例中片上超导环隔器用于超导量子测试系统中的第一实施例的简化示意图；

[0026] 图5为本申请实施例中片上超导环隔器用于超导量子测试系统中的第一实施例的内部组成结构示意图；

[0027] 图6为本申请实施例中另一种片上超导环隔器的组成结构示意图；

[0028] 图7为本申请实施例中片上超导环隔器用于超导量子测试系统中的第二实施例的简化示意图；

[0029] 图8为本申请实施例中片上超导环隔器用于超导量子测试系统中的第三实施例的内部组成结构示意图。

具体实施方式

[0030] 为使本申请的目的、技术方案和优点更加清楚明白，下文中将结合附图对本申请的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中
的特征可以相互任意组合。

[0031] 本申请实施例提供一种片上超导环隔器（ICI，Isolator‑Circulator‑Isolator），该ICI是片上器件，具有非互易性、体积小、耗散低、可与超导电路进行集成，不仅具有隔离
功能还具有环行功能，并且，本申请实施例提供的ICI可与量子芯片、反射型量子放大器直
接相连，以保护量子芯片不被干扰。本申请实施例提供的ICI能大大简化超导量子测试系
统，有利于超导量子计算电路的规模化发展。

[0032] 图2为本申请实施例中片上超导环隔器的组成结构示意图，如图2所示，包括：集成在一颗芯片上的一个环行器、两个以上隔离器，以及两条偏置线电路；其中，

[0033] 环行器为四端口的片上超导环行器，其中一个端口阻抗匹配负载，连接预设阻值的电阻，其中两个端口用于级联隔离器，其中一个端口用于作为片上超导环隔器的一个输
入/输出端口。

[0034] 在一种实施例中，按照顺时针方向，环行器的四个端口分别包括如图2中的端口b1、如图2中的端口b2、如图2中的端口b3、如图2中的端口b4，其中一个端口如图2中的端口
b1，阻抗匹配负载，与预设阻值的电阻相连，其中两个端口如图2中的端口b2和端口b4，用于
级联隔离器，其中一个端口如图2中的端口b3，用于作为片上超导环隔器的一个输入/输出
端口；

[0035] 隔离器为二端口的器件，其中两个端口阻抗匹配负载，分别连接预设阻值的电阻，其中一个端口用于级联环行器或隔离器，其中一个端口用于作为片上超导环隔器的一个输
入/输出端口或者用于级联隔离器，隔离器用于对输入信号进行转换输出。

[0036] 在一种实施例中，隔离器也是一种四端口的片上超导环行器，按照顺时针方向，四个端口分别包括如图2中的端口a1、如图2中的端口a2、如图2中的端口a3、如图2中的端口
a4，其中两个端口如图2中的端口a3和端口a4，阻抗匹配负载，与预设阻值的电阻相连，其中
一个端口如图2中的端口a2，用于级联环行器，其中一个端口如图2中的端口a1，用于作为片
上超导环隔器的一个输入/输出端口；在一种实施例中，也是一种四端口的片上超导环行
器，按照顺时针方向，隔离器的四个端口分别包括如图2中的端口c1、如图2中的端口c2、如
图2中的端口c3、如图2中的端口c4，其中两个端口如图2中的端口c3和端口c4，阻抗匹配负
载，与预设阻值的电阻相连，其中一个端口如图2中的端口c1，用于级联环行器，其中一个端
口如图2中的端口c2，用于作为片上超导环隔器的一个输入/输出端口；

[0037] 偏置线电路，用于调节环隔器所处的偏置磁场。

[0038] 在一种实施例中，偏置线电路可以包括第一偏置线电路和第二偏置线电路，其中，第一偏置线电路贯穿整个环隔器，实际应用中，比如可以设置在一组超导量子干涉仪上，是
一条Cosine信号的偏置线电路即Cosine bias line电路，第二偏置线电路可以设置贯穿整
个环隔器，实际应用中，比如可以设置在另一组超导量子干涉仪上，是一条Sine信号的偏置
线电路即Sine bias line电路。

[0039] 在一种示例性实例中，根据奥斯特原理，通电导体周围存在磁场，因此，该偏置线电路中的电流产生磁场，当改变电流大小，其产生的磁场强度发生改变，穿过本申请片上超
导环隔器所属超导量子干涉仪（SQUID，Superconducting Quantum Interference 
Devices）中的磁场强度也会发生变化，进而SQUID的电感值同样发生变化，即通过调节通过
偏置线电路中的电流，改变SQUID环的磁通量，进而改变SQUID的等效电感，从而改变环隔器
非互易的中心频率。

[0040] 在一种示例性实例中，预设阻值可以为50欧姆。在其他一些实施例中，用户可根据实际情况自行设置该阻值。

[0041] 图2所示的一个实施例中，片上超导环隔器包括一个环行器，分别设置在环行器左右两侧的两个隔离器，以及设置在贯穿整个环隔器的一组超导量子干涉仪上的Cosine 
bias line电路和设置在贯穿整个环隔器的另一组超导量子干涉仪上的Sine bias line电
路。

[0042] 图2中，环行器是四端口的片上超导环行器，四个端口分别包括端口b1、端口b2、端口b3、端口b4，其中，端口b1阻抗匹配负载，与预设阻值的电阻相连，端口b2和端口b4用于级
联隔离器，端口b3用于作为片上超导环隔器的一个输入/输出端口；

[0043] 图2中，在环行器的左右两侧，分别设置有隔离器，位于环行器左侧的隔离器的四端口包括端口a1、端口a2、端口a3、端口a4，位于环行器右侧的隔离器的四端口包括端口c1、
端口c2、端口c3、端口c4。其中，端口a3、端口a4、端口c3、端口c4均阻抗匹配负载，分别与预
设阻值的电阻连接；本实施例中，预设阻值可以为50欧姆。其中，端口a2与端口b2连接以实
现位于环行器左侧的隔离器与环行器的级联，端口c1与端口b4连接以实现位于环行器右侧
的隔离器与环行器的级联。其中，端口a1、端口b3和端口c2作为片上超导环隔器的三个输
入/输出端口。

[0044] 图3(a)为本申请实施例中的片上超导环隔器内部环行器的简化示意图，图3(b) 为本申请实施例中的片上超导环隔器内部隔离器的简化示意图，本实施例中端口与图2中
对应。图3(c)为本申请实施例中片上超导环隔器的简化示意图，如图3(c)所示，本申请实施
例中的片上超导环隔器是一个三端口的非互易器件，按照逆时针方向分别为端口1、端口2
和端口3，其中，信号可以从端口1传入到端口2，然后从端口2传出，或者继续从端口2传入到
端口3，最终从端口3传出，但是，信号无法从端口3传入端口1。

[0045] 图3(c)所示的片上环隔器取代了图1中阴影部分所包括的器件，如环行器、隔离器以及滤波、衰减处理模块。也就是说，本申请实施例中的片上超导环隔器（本文中简称为
ICI）具有隔离功能和环行功能，同时起到了环行器和隔离器的作用，而且通过片上电路的
设计，本申请片上环隔器还包括滤波衰减电路，使其对输入的量子信息进行滤波、衰减等处
理；而且本申请实施例中的片上超导环隔器集成在一个芯片上，具有非互易性、体积小、耗
散低、可与超导电路进行集成，有利于超导量子计算电路的规模化发展。本申请实施例提供
的ICI可与量子芯片、反射型量子放大器直接相连，保护了量子芯片不被干扰，大大简化了
超导量子测试系统，有利于超导量子计算电路的规模化发展。

[0046] 本申请实施例还提供一种超导量子测试系统，包括：反射型量子放大器IMPA、隔离器、高电子迁移率晶体管HEMT放大器、室温读出电路，以及本申请实施例所述的任一项片上
超导环隔器。

[0047] 图4为本申请实施例中片上超导环隔器用于超导量子测试系统中的第一实施例的简化示意图，如图4所示，本实施例提供的超导量子测试系统包括：ICI、反射型量子放大器
（IMPA）、隔离器（Isolator）、高电子迁移率晶体管（HEMT，High‑Electron Mobility 
Transistor）放大器、室温读出电路。工作原理描述如下：

[0048] 量子信息Qubit通过量子芯片上的读出腔读出，从ICI的端口1即ICI中第一隔离器的端口a1进入；量子信息从第一隔离器的端口a1进入到端口a2，端口a2与环行器的端口b2
级联，通过端口b2进入到环行器中；在环行器中，量子信息从端口b2进入到端口b3即ICI的
端口2，从端口2输出到IMPA中；量子信息经过IMPA放大后，返回环行器的端口b3，从端口b3
再次进入环行器中，再从端口b3进入到端口b4，端口b4与第二隔离器的端口c1级联，通过端

[0049] 口c1进入到ICI中第二隔离器中；之后，从端口c1到端口c2，信号从端口c2即ICI的端口3输出，再经过隔离器（Isolator）、HEMT放大器等一系列器件最终输出到室温读出电
路。其中，第一隔离器的端口a3、端口a4，环行器的端口b1，以及第二隔离器的端口c3和端口
c4均阻抗匹配负载，分别与预设阻值为50欧姆（Ω）的电阻连接。

[0050] 图5为本申请实施例中片上超导环隔器用于超导量子测试系统中的第一实施例的内部组成结构示意图，如图5所示，与图4所示中的信号传输过程一样，这里不再赘述。图5中
还示出了位于第一隔离器、环行器和第二隔离器上方的第二偏置线电路如Sine bias line
电路，以及，位于第一隔离器、环行器和第二隔离器下方的第一偏置线电路如Cosine bias 
line电路。通过第一偏置线电路和第二偏置线电路，调节了环隔器所处的偏置磁场，进而改
变了SQUID的等效电感，从而改变了环隔器非互易的中心频率。

[0051] 图6为本申请实施例中另一种片上超导环隔器的组成结构示意图，如图6所示，本实施例所示的ICI包括：一个环行器，设置在环行器左侧的N个隔离器，设置在环行器右侧的
M个隔离器，以及，贯穿于环行器和所有隔离器的两条偏置线电路，如图6中的Sine bias 
line电路和Cosine bias line电路。其中，N、M为正整数， ， ，N与M可以相等也可
以不相等。通过图6所示的ICI，只要增加片上隔离器的数量，即可方便地提高ICI的隔离度，
从而达到更好的隔离效果。需要说明的是，图6中相邻隔离器之间通过隔离器的用于级联隔
离器的端口级联即可。

[0052] 图7为本申请实施例中片上超导环隔器用于超导量子测试系统中的第二实施例的简化示意图，图7所示的超导量子测试系统包括：ICI、IMPA、隔离器（Isolator）、HEMT放大
器、室温读出电路。如图7所示，本实施例以ICI中环行器的两侧级联有多个隔离器为例，如
图7所示，本实施例中位于环行器左右两侧的隔离器都包括两个，本实施例中，设置在环行
器两侧的隔离器的数量相同。图7中，相邻隔离器之间通过用于级联隔离器的端口连接，比
如：设置在环行器左侧的两个隔离器，通过端口a12和端口a21级联，再如：设置在环行器右
侧的两个隔离器，通过端口c12和端口c21级联。工作原理描述如下：

[0053] 量子信息Qubit通过量子芯片上的读出腔读出，从ICI的端口1即ICI中第一隔离器的端口a11进入；量子信息从第一隔离器的端口a11进入到端口a12，端口a12与第二隔离器
的端口a21级联，量子信息从第二隔离器的端口a21进入到端口a22，端口a22与环行器的端
口b2级联，通过端口b2进入到环行器中；在环行器中，量子信息从端口b2进入到端口b3即
ICI的端口2，从端口2输出到IMPA中；量子信息经过IMPA放大后，返回环行器的端口b3，从端
口b3再次进入环行器中，再从端口b3进入到端口b4，端口b4与第三隔离器的端口c11级联，
通过端口c11进入到ICI中第三隔离器中；之后，从端口c11到端口c12，端口c12与第四隔离
器的端口c21级联，量子信息从第四隔离器的端口c21进入到端口c22，信号从端口c22即ICI
的端口3输出，再经过隔离器（Isolator）、HEMT放大器等一系列器件最终输出到室温读出电
路。其中，第一隔离器的端口a13、端口a14，第二隔离器的端口a23、端口a24，环行器的端口
b1，第三隔离器的端口c13、端口c14，以及第四隔离器的端口c23、端口c24均阻抗匹配负载，
分别与预设阻值为50欧姆（Ω）的电阻连接。本实施例中，信号经过多级串联的隔离器后，简
单而有效地提高了ICI的隔离度，从而达到了更好的隔离效果。

[0054] 图8为本申请实施例中片上超导环隔器用于超导量子测试系统中的第三实施例的内部组成结构示意图，如图8所示，本实施例以ICI中环行器的两侧级联有多个隔离器为例，
如图8所示，本实施例中位于环行器左侧的隔离器包括四个，位于环行器右侧的隔离器包括
三个。与图7所示实施例不同的是，本实施例中，设置在环行器两侧的隔离器的数量不相同。
图8所示实施例的工作原理与图7所示实施例一样，基于前文对本申请实施例提供的ICI及
其应用的介绍，本领域技术人员是容易知道的，这里不再赘述。

[0055] 虽然本申请所揭露的实施方式如上，但所述的内容仅为便于理解本申请而采用的实施方式，并非用以限定本申请。任何本申请所属领域内的技术人员，在不脱离本申请所揭
露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本申请
的专利保护范围，仍须以所附的权利要求书所界定的范围为准。