SiC基欧姆接触结构及其制造方法转让专利
申请号 : CN202110731269.7
文献号 : CN113178384B
文献日 : 2022-03-18
发明人 : 李翔 , 谢志平 , 丛茂杰 , 阚志国
申请人 : 绍兴中芯集成电路制造股份有限公司
摘要 :
权利要求 :
1.一种SiC基欧姆接触结构的制造方法,其特征在于,包括:提供具有SiC基材区的衬底,并对所述SiC基材区进行离子掺杂,以在所述SiC基材区中形成离子掺杂区,所述离子掺杂区包括阱区、反型掺杂区和同型掺杂区,所述同型掺杂区与所述阱区的导电类型同型且与所述反型掺杂区的导电类型反型,所述反型掺杂区为SiC MOS晶体管的源区,所述同型掺杂区使得所述反型掺杂区与所述阱区等电位;
在所述衬底上形成具有第一开口的保护层,所述第一开口暴露出所述离子掺杂区的待形成欧姆接触的区域的至少部分顶面,所述保护层为碳膜或者氮化铝;
在所述保护层的掩蔽下对所述衬底进行第一退火处理,以在激活所述离子掺杂区中掺杂的离子的同时,使所述离子掺杂区被暴露的顶面因SiC的升华而变为粗糙顶面;
形成金属层,所述金属层至少覆盖在所述粗糙顶面上;
进行第二退火处理,以使得所述金属层与所述粗糙顶面处的所述离子掺杂区合金化,形成SiC基欧姆接触层;
在所述SiC基欧姆接触层上形成金属电极,且所述粗糙顶面用于增大所述金属电极与所述待形成欧姆接触的区域之间的结合性能,并降低所述金属电极与所述待形成欧姆接触的区域之间的接触电阻。
2.如权利要求1所述的制造方法,其特征在于,对所述SiC基材区进行离子掺杂,以在SiC基材区中形成离子掺杂区的步骤包括:对所述SiC基材区进行第一离子注入,以在所述SiC基材区中形成阱区;
对所述阱区进行第二离子注入,以在所述阱区中形成反型掺杂区;
对所述反型掺杂区进行第三离子注入,以在所述反型掺杂区中形成与所述阱区的导电类型相同的同型掺杂区。
3.如权利要求2所述的制造方法,其特征在于,在对所述SiC基材区进行所述第一离子注入之前,在所述衬底上形成具有第二开口的第一掩膜层,所述第二开口暴露出所述SiC基材区的部分顶面;在对所述SiC基材区进行所述第一离子注入之后,且在对所述阱区进行所述第二离子注入之前,在所述衬底上形成具有第三开口的第二掩膜层,所述第三开口暴露出所述阱区的部分顶面;在对所述SiC基材区进行所述第二离子注入之后,且在对所述反型掺杂区进行所述第三离子注入之前,在所述衬底上形成具有第四开口的第三掩膜层,所述第四开口暴露出所述反型掺杂区的部分顶面。
4.如权利要求3所述的制造方法,其特征在于,所述第一离子注入和所述第三离子注入所采用的离子包括铝、硼和铟中的至少一种,所述第二离子注入所采用的离子包括氮、磷和砷中的至少一种。
5.如权利要求1所述的制造方法,其特征在于,在对所述衬底进行第一退火处理之后且在形成所述金属层之前,去除所述保护层。
6.如权利要求1所述的制造方法,其特征在于,所述衬底包括基底以及基底上的SiC外延层,所述SiC外延层为所述SiC基材区,所述制造方法还包括:在对所述衬底进行第一退火处理之后且在形成金属层之前,还在所述衬底的相应区域上形成依次层叠的栅介质层和栅极。
7.一种采用权利要求1‑6中任一项所述的SiC基欧姆接触结构的制造方法形成的SiC基欧姆接触结构,其特征在于,包括:SiC基材区;
离子掺杂区,形成在所述SiC基材区中,所述离子掺杂区包括阱区、反型掺杂区和同型掺杂区,所述同型掺杂区与所述阱区的导电类型相同且与所述反型掺杂区的导电类型相反,所述反型掺杂区为SiCMOS晶体管的源区,所述同型掺杂区使得所述反型掺杂区与所述阱区等电位,且所述离子掺杂区的待形成欧姆接触的区域的至少部分顶面因SiC的升华而变为粗糙顶面;
金属层,所述金属层至少覆盖在所述粗糙顶面上,且与所述粗糙顶面处的所述离子掺杂区合金化而形成SiC基欧姆接触层;
金属电极,形成在所述SiC基欧姆接触层上;
其中,所述粗糙顶面用于增大所述金属电极与所述待形成欧姆接触的区域之间的结合性能,并降低所述金属电极与所述待形成欧姆接触的区域之间的接触电阻。
8.如权利要求7所述的SiC基欧姆接触结构,其特征在于,所述阱区形成在所述SiC基材区中;
所述反型掺杂区形成在所述阱区中;
所述同型掺杂区形成在所述反型掺杂区中。
说明书 :
SiC基欧姆接触结构及其制造方法
技术领域
背景技术
辐射等应用场合。其中,欧姆接触是SiC器件的制备过程中的一项关键工艺,金属和半导体
之间形成良好的SiC基欧姆接触,可以显著提升SiC器件的性能。
欧姆接触。
发明内容
第一开口暴露出所述离子掺杂区的至少部分顶面,由此,在该保护层的掩蔽作用下,在退火
处理过程中激活所述离子掺杂区中的掺杂离子,并使得所述第一开口暴露出的离子掺杂区
的顶面因发生SiC升华而变为粗糙顶面,从而在沉积金属层并再次退火后而形成SiC基欧姆
接触时,可以利用粗糙顶面而提高金属与离子掺杂区之间的结合性能,进而使得SiC基欧姆
接触具有更低的接触电阻,从而提高器件性能。
附图说明
具体实施方式
实施。在其他的例子中,为了避免与本发明发生混淆,对于本领域公知的一些技术特征未进
行描述。应当理解的是,本发明能够以不同形式实施,而不应当解释为局限于这里提出的实
施例。相反地,提供这些实施例将使公开彻底和完全,并且将本发明的范围完全地传递给本
领域技术人员。在附图中,为了清楚,层和区的尺寸以及相对尺寸可能被夸大。自始至终相
同附图标记表示相同的元件。应当明白,当元件或层被称为"在…上"、"连接到"其它元件或
层时,其可以直接地在其它元件或层上、连接其它元件或层,或者可以存在居间的元件或
层。相反,当元件被称为"直接在…上"、"直接连接到"其它元件或层时,则不存在居间的元
件或层。尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分,这些元
件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、
区、层或部分与另一个元件、部件、区、层或部分。因此,在不脱离本发明教导之下,下面讨论
的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。空间关系术语例如
“在……之下”、“在下面”、“下面的”、“在……之上”、“在上面”、“上面的”等,在这里可为了
方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明
白,除了图中所示的取向以外,空间关系术语意图还包括使用和操作中的器件的不同取向。
例如,如果附图中的器件翻转,然后,描述为“在……之下”、“在下面”、“下面的”元件或特征
将取向为在其它元件或特征“上”。器件可以另外地取向(旋转90度或其它取向)并且在此使
用的空间描述语相应地被解释。在此使用的术语的目的仅在于描述具体实施例并且不作为
本发明的限制。在此使用时,单数形式的"一"、"一个"和"所述/该"也意图包括复数形式,除
非上下文清楚的指出另外的方式。还应明白术语“包括”用于确定可以特征、步骤、操作、元
件和/或部件的存在,但不排除一个或更多其它的特征、步骤、操作、元件、部件和/或组的存
在或添加。在此使用时,术语"和/或"包括相关所列项目的任何及所有组合。
非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
18 19 ‑3
100a的厚度在300μm~400μm,基底100a的掺杂浓度为10 10 cm 。
~
为均匀掺杂磷等N型离子或硼等P型离子的SiC层,其掺杂离子的导电类型与基底100b导相
同,但是掺杂浓度低于基底100a的掺杂浓度,例如,基底100a为N+SiC层时,SiC外延层100b
可以是N‑SiC层。可选地,SiC外延层100b的厚度为5μm~50μm,SiC外延层100b的掺杂浓度为
15 18 ‑3
8×10 5×10 cm 。可选地,在基底100a上形成SiC外延层100b之前,先在基底100a上形成
~
有SiC缓冲层(未图示),SiC缓冲层的厚度小于基底100a且大于SiC外延层100b,SiC缓冲层
为均匀掺杂磷等N型离子或硼等P型离子的SiC层,其掺杂浓度小于基底100a且大于SiC外延
层100b,SiC缓冲层能够改善在基底100a上形成的SiC外延层100b的性能。
厚度在1μm~2μm。进一步在第一掩膜层200上涂覆光刻胶层(未图示),并通过光刻和刻蚀工
艺,在第一掩膜层200中形成第二开口200a,该第二开口200a能够暴露出SiC外延层100b的
部分顶面,去除第一掩膜层200上的光刻胶。
100b的导电类型为N型时,第一离子注入所采用的离子可以包括铝、硼、铟中的至少的一种。
化硅中的一种或几种,其厚度在1μm~2μm。进一步在第二掩膜层201上涂覆光刻胶层(未图
示),并通过光刻和刻蚀工艺,在第二掩膜层201中形成第三开口201a,该第三开口201a能够
暴露出阱区300的部分顶面,去除第二掩膜层201上的光刻胶。
二离子注入所采用的离子可以包括氮、磷、砷中的至少的一种,由此使得反型掺杂区301的
导电类型为N型,与阱区300的导电类型相反。可选地,反型掺杂区301的掺杂浓度大于阱区
300的掺杂浓度。
化硅中的一种或几种,其厚度在1μm~2μm。进一步在第三掩膜层202上涂覆光刻胶层(未图
示),并通过光刻和刻蚀工艺,在第三掩膜层202中形成第四开口202a,该第四开口202a能够
暴露出反型掺杂区301的部分顶面,去除第二掩膜层201上的光刻胶。
型为P型时,第三离子注入所采用的离子可以包括铝、硼、铟中的至少的一种,由此使得同型
掺杂区302的导电类型为P型,与阱区300的导电类型相同。其中,第三离子注入的深度至少
大于第二离子注入的深度。且同型掺杂区302的掺杂浓度大于阱区300的掺杂浓度。
200a、第三开口201a、第四开口202a的形状也根据器件设计要求来设置,本发明的技术方案
对此不进行任何限定。
nm~60nm,该碳膜可以是无定形碳、石墨烯或者纳米碳等材料;然后,在保护层400涂覆光刻
胶,并进行光刻和刻蚀,以在保护层400中形成第一开口400a,第一开口400a能够暴露离子
掺杂区的部分顶面,例如暴露出待形成欧姆接触的区域中的反型掺杂区301和同型掺杂区
302的顶面;之后去除光刻胶,由此,形成具有第一开口400a的保护层400,且此时第一开口
400a底面暴露出的离子掺杂区(即图中的反型掺杂 301以及同型掺杂区302)的顶面303a为
非常平坦的表面。
用以下方法:先涂覆光刻胶,并对涂覆的光刻胶进行光刻,形成能够暴露离子掺杂区的部分
顶面的第一开口400a,之后对剩余的光刻胶进行碳化处理,由此来形成具有第一开口的碳
膜。
等。
以及同型掺杂区302中的掺杂离子;(2)能够使得第一开口400a底面表层的SiC升华(主要是
SiC中的Si升华),并以Si、Si2C、SiC2等形式重新沉积在第一开口400a的底面上,形成沟壑状
的粗糙顶面303b,即第一开口400a底面暴露出的离子掺杂区(即图中的反型掺杂 301以及
同型掺杂区302)的顶面303a在该退火处理过程中转变为粗糙顶面303b。
~ ~
属电极与离子掺杂区的接触面积以及结合性能,进而减少接触电阻,提升器件的电学性能。
且粗糙顶面303b的粗糙度越大,越有利于减少金属电极与离子掺杂区之间的接触电阻。另
外,覆盖有保护层400的衬底100和离子掺杂区,在第一退火处理的过程中,因保护层400的
阻挡作用而不会发生SiC升华,进而能够保持所需的性能。
型掺杂区301和阱区300等电位,有利于阱区300的空穴流迅速流出而减少空穴的积累,从而
能提高器件的抗闩锁的能力。且请参考图6和图7,该方法在步骤S3的第一退火处理之后且
在执行步骤S4之前,还需要进一步执行以下过程:
栅极材料层。
硅、介电常数k低于2.5的低k介质中的至少一种,对该介电材料层504进行光刻和刻蚀,以形
成暴露出部分或全部所述粗糙顶面303b的接触孔504a。
上。沉积的金属层可以包括Ti、Ni、Al、Mo、Pt、Pd、Au、Ta或W中的任意一种或者多种组合。
温度低于步骤S3中的第一退火处理的温度,退火时间也短于步骤S3中的第一退火处理的退
火时间。第二退火处理的温度例如为800℃ 1100℃,退火时间例如为10s 500s。
~ ~
的金属层(未图示)至接触孔504a的底面和其他区域的表面上。沉积的金属层的厚度至少能
够填满接触孔504a;然后,通过CMP(化学机械抛光)工艺或者回刻蚀工艺等合适的工艺,去
除多余的金属层,从而在所述SiC基欧姆接触层600上形成金属电极。金属电极可以是单层
膜层,也可以是多层膜层层叠的结构,其材料例如包括Ti、Al、Ni、Mo、Pt、Pd、Au、W、TiW、TiN、
TaN等中的至少一种。
区之间的接触电阻,提高器件的电学性能。
区(即SiC外延层100b)、离子掺杂区和金属层。其中,离子掺杂区形成在所述SiC基材区中,
且所述离子掺杂区的至少部分顶面因SiC的升华而变为粗糙顶面303b,所述金属层至少覆
盖在所述粗糙顶面303b上,且与所述粗糙顶面303b处的所述离子掺杂区合金化而形成SiC
基欧姆接触层600。
300反型,同型掺杂区302形成在所述反型掺杂区201中且导电类型与所述阱区300同型。
SiC MOS晶体管的源区或漏区电性接触的欧姆接触层,金属电极为通过SiC基欧姆接触层
600与SiC MOS晶体管的源区或漏区电性连接的导电插塞。
之前,先在所述衬底上形成具有第一开口的保护层,所述第一开口暴露出所述离子掺杂区
的至少部分顶面,由此,在该保护层的掩蔽作用下,在退火处理过程中激活所述离子掺杂区
中的掺杂离子,并使得所述第一开口暴露出的离子掺杂区的顶面因发生SiC升华而变为粗
糙顶面,从而在沉积金属层并再次退火后而形成SiC基欧姆接触时,可以利用粗糙顶面而提
高金属与离子掺杂区之间的结合性能,进而使得SiC基欧姆接触具有更低的接触电阻,从而
提高器件性能。
范围。