CMOS图像传感器的制造方法

摘要

本发明公开了一种CMOS图像传感器的制造方法，像素隔离结构的形成步骤包括：提供形成了有源区隔离结构的半导体衬底；形成离子注入硬质掩膜层；依次形成第一介质层、APF层和第二DARC层；涂布光刻胶并进行曝光和显影形成光刻胶图形；依次对第二DARC层、APF层、第一介质层和离子注入硬质掩膜层进行刻蚀将图形逐步转移到离子注入硬质掩膜层上；在对离子注入硬质掩膜层进行刻蚀时，APF层作为刻蚀硬质掩膜层，APF层厚度会损耗而使APF层的开口变宽；第一介质层的开口保持不变并从而使得离子注入硬质掩膜层的开口保持不变；进行离子注入。本发明能在形成定义像素隔离结构的离子注入硬质掩膜层图形过程中既满足光刻和刻蚀的工艺窗口的要求，由能实现图形的较好转移。

权利要求

1.一种CMOS图像传感器的制造方法，其特征在于：CMOS图像传感器的像素区的各像素单元之间的像素隔离结构的形成方法包括如下步骤：步骤一、提供形成了有源区隔离结构的半导体衬底，所述有源区隔离结构定义出有源区；

步骤二、在所述半导体衬底上形成离子注入硬质掩膜层；

步骤三、在所述离子注入硬质掩膜层表面依次形成第一介质层、APF层和第二DARC层；

步骤四、涂布光刻胶并进行曝光和显影形成光刻胶图形，所述光刻胶图形的开口将所述像素隔离结构的形成区域打开以及所述光刻胶图形的开口外将所述像素隔离结构的形成区域外覆盖；

步骤五、以所述光刻胶图形为掩膜依次对所述第二DARC层、所述APF层、所述第一介质层和所述离子注入硬质掩膜层进行刻蚀将所述光刻胶图形逐步转移到所述离子注入硬质掩膜层上；

在对所述离子注入硬质掩膜层进行刻蚀时，所述光刻胶和所述第二DARC层会被去除，所述APF层会有厚度损耗但依然保留有部分厚度并将保留的所述APF层作为所述离子注入硬质掩膜层刻蚀时的刻蚀硬质掩膜层；所述APF层在厚度损耗后会使得所述APF层的开口变宽以及侧壁产生损伤，所述第一介质层的材料选择和所述APF层的材料的刻蚀速率以及和所述离子注入硬质掩膜层的刻蚀速率都不同的材料，所述第一介质层的开口保持不变且能阻止所述APF层的侧壁损伤向下传递并从而使得所述离子注入硬质掩膜层的开口的关键尺寸和侧壁形貌得到保证；

步骤六、以所述离子注入硬质掩膜层为掩膜进行离子注入在所述有源区中形成由离子注入区组成的所述像素隔离结构。

2.如权利要求1所述的CMOS图像传感器的制造方法，其特征在于：所述半导体衬底包括硅衬底。

3.如权利要求2所述的CMOS图像传感器的制造方法，其特征在于：所述有源区隔离结构采用浅沟槽隔离。

4.如权利要求3所述的CMOS图像传感器的制造方法，其特征在于：步骤二中，在形成所述离子注入硬质掩膜层之前还包括形成缓冲层和刻蚀停止层的步骤；

所述刻蚀停止层作为所述离子注入硬质掩膜层刻蚀时的停止层。

5.如权利要求4所述的CMOS图像传感器的制造方法，其特征在于：所述离子注入硬质掩膜层的材料为氧化层。

6.如权利要求5所述的CMOS图像传感器的制造方法，其特征在于：所述离子注入硬质掩膜层的氧化层为PEOX或者PETEOS，PEOX为采用硅源为SiH4的PECVD工艺形成的氧化层，PETEOS为采用硅源为TEOS的PECVD工艺形成的氧化层。

7.如权利要求5所述的CMOS图像传感器的制造方法，其特征在于：所述刻蚀停止层为氮化硅、DARC材料、NFDARC材料、TiN、NDC材料和多晶硅中的一个材料层或多个材料层组合层。

8.如权利要求7所述的CMOS图像传感器的制造方法，其特征在于：所述缓冲层的材料为氧化层。

9.如权利要求8所述的CMOS图像传感器的制造方法，其特征在于：所述浅沟槽隔离结构的形成工艺包括：形成浅沟槽；

在所述浅沟槽中填充浅沟槽场氧，所述浅沟槽场氧还延伸到所述浅沟槽外的所述半导体衬底表面；

进行第一次化学机械研磨工艺，所述第一次化学机械研磨工艺将所述浅沟槽场氧表面平坦化，由填充于所述浅沟槽中的所述浅沟槽场氧组成所述浅沟槽隔离结构；在所述浅沟槽外的所述半导体衬底表面的所述浅沟槽场氧还保留有部分厚度且所述缓冲层由保留在半导体衬底表面的所述浅沟槽场氧组成。

10.如权利要求8所述的CMOS图像传感器的制造方法，其特征在于：所述浅沟槽隔离结构的形成工艺包括：形成浅沟槽；

在所述浅沟槽中填充浅沟槽场氧，所述浅沟槽场氧还延伸到所述浅沟槽外的所述半导体衬底表面；

进行第一次化学机械研磨工艺，所述第一次化学机械研磨工艺将所述浅沟槽外的所述浅沟槽场氧去除以及将所述浅沟槽内的所述浅沟槽场氧和所述浅沟槽的顶部表面相平，由填充于所述浅沟槽中的所述浅沟槽场氧组成所述浅沟槽隔离结构；

所述第一次化学机械研磨工艺之后，进行氧化层生长形成所述缓冲层。

11.如权利要求5所述的CMOS图像传感器的制造方法，其特征在于：步骤三中，所述第一介质层为氮化硅、DARC材料、NFDARC材料、TiN、NDC材料和多晶硅中的一个材料层或多个材料层组合层。

12.如权利要求5所述的CMOS图像传感器的制造方法，其特征在于：步骤六中的所述离子注入的注入能量为500keV～3500kev，注入杂质包括硼。

13.如权利要求12所述的CMOS图像传感器的制造方法，其特征在于：所述离子注入硬质掩膜层的厚度为

14.如权利要求13所述的CMOS图像传感器的制造方法，其特征在于：所述APF层的厚度为

15.如权利要求14所述的CMOS图像传感器的制造方法，其特征在于：所述第二DARC层的厚度为

16.如权利要求14所述的CMOS图像传感器的制造方法，其特征在于：所述第一介质层的厚度为

17.如权利要求14所述的CMOS图像传感器的制造方法，其特征在于：步骤四中，所述光刻胶的厚度为 所述光刻胶图形的开口的ADI CD在0.10微米～0.20微米。

18.如权利要求5或13所述的CMOS图像传感器的制造方法，其特征在于：所述刻蚀停止层的厚度为所述缓冲层的厚度为

说明书

CMOS图像传感器的制造方法

技术领域

[0001] 本发明涉及一种半导体集成电路制造方法，特别是涉及一种CMOS图像传感器(CMOS Image Sensor，CIS)的制造方法。

背景技术

[0002] 随着半导体产业的不断发展，集成电路制造工艺正如摩尔定律(大约每18个月芯片上集成元件的数量就翻一番)器件密度不断提高，性能持续提升，计算机、通信以及消费电子的普及，极大地提高经济生产力和生活质量，其中CMOS图像传感器芯片应用非常广泛，市场需求极大，随之而来，CIS产品性能要求也越高。现有CMOS图像传感器由像素(Pixel)单元电路和CMOS电路构成，像素(Pixel)单元电路位于像素区(Pixel area)、CMOS电路为逻辑电路位于逻辑区(Logic area)。相对于CCD图像传感器，CMOS图像传感器因为采用CMOS标准制作工艺，因此具有更好的可集成度，可以与其他数模运算和控制电路集成在同一块芯片上，更适应未来的发展。

[0003] 根据现有CMOS图像传感器的像素单元电路所含晶体管数目，其主要分为3T型结构和4T型结构。

[0004] 如图1所示，是现有3T型CMOS图像传感器的像素单元电路的等效电路示意图；现有3T型CMOS图像传感器的像素单元电路包括光电二极管D1和CMOS像素读出电路。所述CMOS像素读出电路为3T型像素电路，包括复位管M1、放大管M2、选择管M3，三者都为NMOS管。

[0005] 所述光电二极管D1的N型区和所述复位管M1的源极相连。

[0006] 所述复位管M1的栅极接复位信号Reset，所述复位信号Reset为一电位脉冲，当所述复位信号Reset为高电平时，所述复位管M1导通并将所述光电二极管D1的电子吸收到读出电路的电源Vdd中实现复位。当光照射的时候所述光电二极管D1产生光生电子，电位升高，经过放大电路将电信号传出。所述选择管M3的栅极接行选择信号Rs，用于选择将放大后的电信号输出即输出信号Vout。

[0007] 如图2所示，是现有4T型CMOS图像传感器的像素单元电路的等效电路示意图；和图1所示结构的区别之处为，图2所示结构中多了一个转移晶体管或称为传输管M4，所述转移晶体管M4的源区为连接所述光电二极管D1的N型区，所述转移晶体管M4的漏区为浮空有源区(Floating Diffusion，FD)，所述转移晶体管M4的栅极连接传输控制信号Tx。所述光电二极管D1产生光生电子后，通过所述转移晶体管M4转移到浮空有源区中，然后通过浮空有源区连接到放大管M2的栅极实现信号的放大。

[0008] CIS中一个各像素单元电路读出的数据由对应的光电二极管产生的光生电子得到，为了防止不同单元之间的光电二极管之间产生光学或电学串扰，需要在像素单元之间形成像素隔离结构。其中光学串扰为入射光在相邻像素单元中之间串扰，使得像素单元对应的入射光跑到其他像素单元并在其他像素单元中形成光生电子；而电学串扰则为入射光在对应的像素单元中产生光生电子后，光生电子会跑到相邻像素单元中形成串扰。

[0009] 现有一种常用的像素隔离结构的形成方法是通过高能量的离子注入形成，注入杂质为P型杂质如硼，这种由像素单元之间的P型离子注入区组成的像素隔离结构也称为PXHP。

[0010] 如图3所示，是现有CMOS图像传感器的制造方法中采用光刻胶做掩膜进行像素隔离结构的离子注入时的器件结构示意图；这种方法是直接在半导体衬底101的表面形成足够厚度即能实现离子注入阻挡作用的厚度的光刻胶102，之后进行光刻将像素隔离结构的形成区域打开即形成开口103；可以看出，开口103的侧面倾斜，当光刻胶103的厚度变厚之后，开口103的底部和顶部的宽度相差较大，所以，光刻胶102的厚度增加后，图形的解析能力会变差即不能定义出更小尺寸的图形。

[0011] 随着工艺节点不断缩小，像素单元的尺寸会不断缩小，像素单元之间的间距(space)也会不断缩小；如55nm工艺节点的CIS的一些产品中的pixel更小，space的关键尺寸(CD)也随着缩小，光阻即光刻胶(PR)的厚度与解析能力不适配，因此无法满足需求。

[0012] 采用介质层作为硬质掩膜层(Hard Mask)来阻挡非PXHP区域的离子植入可解决此问题，但随着pixel步进(pitch)尺寸(size)越来越小，PR要求越薄，且受制于pixel的隔离图形(isolated pattern)即有源区隔离结构如浅沟槽隔离，在实现高深宽比的硬质掩膜层的刻蚀过程中PR较易内推，这会导致刻蚀过程中硬质掩膜层图形的开口处的侧墙(sidewall)更易形成条纹(stripe)损伤，导致刻蚀形成的硬质掩膜层图形的顶部形貌(top topography)更易受损(damage)，无法满足需求。

[0013] 如图4所示，是现有CMOS图像传感器的制造方法中采用硬质掩膜层做掩膜进行像素隔离结构的离子注入时的器件结构示意图；这种方法中包括步骤：

[0014] 在半导体衬底201表面形成有源区隔离结构202，有源区隔离结构202采用浅沟槽隔离结构，浅沟槽采用通过氮化硅层203作为掩膜层的刻蚀工艺形成。

[0015] 依次形成氧化层组成的缓冲层204和形成氮化硅形成的刻蚀停止层205。

[0016] 之后，形成硬质掩膜层206。

[0017] 通过光刻定义加刻蚀工艺在硬质掩膜层206中形成开口207。由于半导体衬底201的表面形成了有源区隔离结构202，故光刻工艺形成的光刻胶较易内推，这会导致刻蚀过程中硬质掩膜层206图形的开口处的侧墙更易形成条纹损伤，导致刻蚀形成的硬质掩膜层206图形的顶部形貌更易受损，无法满足需求。

[0018] 如图5A所示，是图4中硬质掩膜层的开口在俯视面上的照片；可以看出，如圈208中的开口207的形貌出现了变形。图5B是图5A中的硬质掩膜层的开口的放大照片，可以看出，开口207的形貌不佳。

发明内容

[0019] 本发明所要解决的技术问题是提供一种CMOS图像传感器的制造方法，能形成关键尺寸小、深度深且形貌佳的由离子注入区组成的像素隔离结构，从而能提高隔离效果，能在形成离子注入硬质掩膜层的图形结构的过程中既满足光刻和刻蚀的工艺窗口的要求，又能实现图形的较好转移。

[0020] 为解决上述技术问题，本发明提供的CMOS图像传感器的制造方法中，CMOS图像传感器的像素区的各像素单元之间的像素隔离结构的形成方法包括如下步骤：

[0021] 步骤一、提供形成了有源区隔离结构的半导体衬底，所述有源区隔离结构定义出有源区。

[0022] 步骤二、在所述半导体衬底上形成离子注入硬质掩膜层。

[0023] 步骤三、在所述离子注入硬质掩膜层表面依次形成第一介质层、非定型碳(Advanced Patterning Film，APF)先进构图膜层和第二介电抗反射涂层(DARC)。

[0024] 步骤四、涂布光刻胶并进行曝光和显影形成光刻胶图形，所述光刻胶图形的开口将所述像素隔离结构的形成区域打开以及所述光刻胶图形的开口外将所述像素隔离结构的形成区域外覆盖。

[0025] 步骤五、以所述光刻胶图形为掩膜依次对所述第二DARC层、所述APF层、所述第一介质层和所述离子注入硬质掩膜层进行刻蚀将所述光刻胶图形逐步转移到所述离子注入硬质掩膜层上。

[0026] 在对所述离子注入硬质掩膜层进行刻蚀时，所述光刻胶和所述第二DARC层会被去除，所述APF层会有厚度损耗但依然保留有部分厚度并将保留的所述APF层作为所述离子注入硬质掩膜层刻蚀时的刻蚀硬质掩膜层；所述APF层在厚度损耗后会使得所述APF层的开口变宽，所述第一介质层的材料选择和所述APF层的材料的刻蚀速率以及和所述离子注入硬质掩膜层的刻蚀速率都不同的材料，在所述APF层的开口变宽时，所述第一介质层的开口保持不变并从而使得所述离子注入硬质掩膜层的开口保持不变。

[0027] 步骤六、以所述离子注入硬质掩膜层为掩膜进行离子注入在所述有源区中形成由离子注入区组成的所述像素隔离结构。

[0028] 进一步的改进是，所述半导体衬底包括硅衬底。

[0029] 进一步的改进是，所述有源区隔离结构采用浅沟槽隔离。

[0030] 进一步的改进是，步骤二中，在形成所述离子注入硬质掩膜层之前还包括形成缓冲层和刻蚀停止层的步骤。

[0031] 所述刻蚀停止层作为所述离子注入硬质掩膜层刻蚀时的停止层。

[0032] 进一步的改进是，所述离子注入硬质掩膜层的材料为氧化层。

[0033] 进一步的改进是，所述离子注入硬质掩膜层的氧化层为PEOX或者PETEOS，PEOX为采用硅源为SiH4的PECVD工艺形成的氧化层，PETEOS为采用硅源为TEOS的PECVD工艺形成的氧化层。

[0034] 进一步的改进是，所述刻蚀停止层为氮化硅、DARC材料、无氮介电抗反射涂层(NFDARC)材料、TiN、氮掺杂碳化硅(NDC)材料和多晶硅中的一个材料层或多个材料层组合层。

[0035] 进一步的改进是，所述缓冲层的材料为氧化层。

[0036] 进一步的改进是，所述浅沟槽隔离结构的形成工艺包括：

[0037] 形成浅沟槽；

[0038] 在所述浅沟槽中填充浅沟槽场氧，所述浅沟槽场氧还延伸到所述浅沟槽外的所述半导体衬底表面；

[0039] 进行第一次化学机械研磨工艺，所述第一次化学机械研磨工艺将所述浅沟槽场氧表面平坦化，由填充于所述浅沟槽中的所述浅沟槽场氧组成所述浅沟槽隔离结构；在所述浅沟槽外的所述半导体衬底表面的所述浅沟槽场氧还保留有部分厚度且所述缓冲层由保留在半导体衬底表面的所述浅沟槽场氧组成。

[0040] 进一步的改进是，所述浅沟槽隔离结构的形成工艺包括：

[0041] 形成浅沟槽；

[0042] 在所述浅沟槽中填充浅沟槽场氧，所述浅沟槽场氧还延伸到所述浅沟槽外的所述半导体衬底表面；

[0043] 进行第一次化学机械研磨工艺，所述第一次化学机械研磨工艺将所述浅沟槽外的所述浅沟槽场氧去除以及将所述浅沟槽内的所述浅沟槽场氧和所述浅沟槽的顶部表面相平，由填充于所述浅沟槽中的所述浅沟槽场氧组成所述浅沟槽隔离结构；

[0044] 所述第一次化学机械研磨工艺之后，进行氧化层生长形成所述缓冲层。

[0045] 进一步的改进是，步骤三中，所述第一介质层为氮化硅、DARC材料、NFDARC材料、TiN、NDC材料和多晶硅中的一个材料层或多个材料层组合层。

[0046] 进一步的改进是，步骤六中的所述离子注入的注入能量为500keV～3500kev，注入杂质包括硼。

[0047] 进一步的改进是，所述离子注入硬质掩膜层的厚度为

[0048] 进一步的改进是，所述APF层的厚度为

[0049] 进一步的改进是，所述第二DARC层的厚度为

[0050] 进一步的改进是，所述第一介质层的厚度为

[0051] 进一步的改进是，步骤四中，所述光刻胶的厚度为 所述光刻胶图形的开口的ADI CD在0.10微米～0.20微米。

[0052] 进一步的改进是，所述刻蚀停止层的厚度为

[0053] 所述缓冲层的厚度为

[0054] 本发明在CMOS图像传感器的像素隔离结构的形成工艺中，包括在离子注入硬质掩膜层表面依次形成第一介质层、APF层和第二DARC层的步骤，其中第二DARC层和APF层能实现将光刻胶图形精确转移到APF层中，再以APF层为掩膜对离子注入硬质掩膜层进行刻蚀，能满足光刻和刻蚀的工艺窗口。

[0055] 同时，为了避免APF层的侧面材料损耗而使开口变宽和侧壁损伤对离子注入硬质掩膜层的图形产生不利影响，本发明增加的第一介质层的开口不会变宽且能阻止所述APF层的侧壁损伤向下传递，从而能避免APF层的材料损耗对离子注入硬质掩膜层的图形产生不利影响，最后能将图形精确转移到离子注入硬质掩膜层中。

[0056] 另外，本发明还具有工艺简单的特点，在现有工艺的基础上在APF层的底部增加一层第一介质层即可实现。

附图说明

[0057] 下面结合附图和具体实施方式对本发明作进一步详细的说明：

[0058] 图1是现有3T型CMOS图像传感器的像素单元电路的等效电路示意图；

[0059] 图2是现有4T型CMOS图像传感器的像素单元电路的等效电路示意图；

[0060] 图3是现有CMOS图像传感器的制造方法中采用光刻胶做掩膜进行像素隔离结构的离子注入时的器件结构示意图；

[0061] 图4是现有CMOS图像传感器的制造方法中采用硬质掩膜层做掩膜进行像素隔离结构的离子注入时的器件结构示意图；

[0062] 图5A是图4中硬质掩膜层的开口在俯视面上的照片；

[0063] 图5B是图5A中的硬质掩膜层的开口的放大照片；

[0064] 图6是本发明实施例CMOS图像传感器的制造方法中像素隔离结构的形成方法的流程图；

[0065] 图7A‑图7I本发明实施例CMOS图像传感器的制造方法各步骤中的器件结构示意图；

[0066] 图8是本发明实施例CMOS图像传感器的制造方法形成的离子注入硬质掩膜层的开口在俯视面上的照片。

具体实施方式

[0067] 如图6所示，是本发明实施例CMOS图像传感器的制造方法中像素隔离结构的形成方法的流程图；如图7A至图7I所示，本发明实施例CMOS图像传感器的制造方法各步骤中的器件结构示意图；本发明实施例CMOS图像传感器的制造方法中，CMOS图像传感器的像素区的各像素单元之间的像素隔离结构的形成方法包括如下步骤：

[0068] 步骤一、如图7A所示，提供形成了有源区隔离结构302的半导体衬底301，所述有源区隔离结构302定义出有源区。

[0069] 本发明实施例中，所述半导体衬底301包括硅衬底。

[0070] 所述有源区隔离结构302采用浅沟槽隔离。

[0071] 所述浅沟槽隔离结构的形成工艺包括：

[0072] 形成浅沟槽；所述浅沟槽通过采用氮化硅层303做硬质掩膜层做掩膜进行刻蚀形成。

[0073] 在所述浅沟槽中填充浅沟槽场氧，所述浅沟槽场氧还延伸到所述浅沟槽外的所述半导体衬底301表面；

[0074] 进行第一次化学机械研磨工艺，所述第一次化学机械研磨工艺将所述浅沟槽外的所述浅沟槽场氧去除以及将所述浅沟槽内的所述浅沟槽场氧和所述浅沟槽的顶部表面相平，由填充于所述浅沟槽中的所述浅沟槽场氧组成所述浅沟槽隔离结构。

[0075] 如图7B所示，在后续步骤二中形成离子注入硬质掩膜层306之前还包括形成缓冲层304和刻蚀停止层305的步骤。

[0076] 所述刻蚀停止层305作为后续所述离子注入硬质掩膜层306刻蚀时的停止层；

[0077] 所述缓冲层304在所述刻蚀停止层305和所述氮化硅层303之间形成缓冲。

[0078] 所述刻蚀停止层305采用氮化硅层。在其他实施例中也能为：所述刻蚀停止层305为DARC材料、NFDARC材料、TiN、NDC材料和多晶硅中的一个材料层或多个材料层组合层。

[0079] 所述缓冲层304的材料为氧化层。在所述第一次化学机械研磨工艺之后，进行氧化层生长形成所述缓冲层304。在其他实施例中也能为：所述第一次化学机械研磨工艺完成后，在所述浅沟槽外的所述半导体衬底301表面的所述浅沟槽场氧还保留有部分厚度且所述缓冲层304由保留在半导体衬底301表面的所述浅沟槽场氧组成。

[0080] 步骤二、如图7B所示，在所述半导体衬底301上形成离子注入硬质掩膜层306。

[0081] 本发明实施例方法中，所述离子注入硬质掩膜层306的材料为氧化层。

[0082] 所述离子注入硬质掩膜层306的氧化层为PEOX或者PETEOS，PEOX为采用硅源为SiH4的PECVD工艺形成的氧化层，PETEOS为采用硅源为TEOS的PECVD工艺形成的氧化层。

[0083] 步骤三、如图7C所示，在所述离子注入硬质掩膜层306表面依次形成第一介质层307、APF层308和第二DARC层309。

[0084] 本发明实施例方法中，所述第一介质层307为DARC材料层。在其他实施例方法中也能为：所述第一介质层307为氮化硅、NFDARC材料、TiN、NDC材料和多晶硅中的一个材料层或多个材料层组合层。

[0085] 步骤四、如图7D所示，涂布光刻胶310并进行曝光和显影形成光刻胶310图形，所述光刻胶310图形的开口将所述像素隔离结构312的形成区域打开以及所述光刻胶310图形的开口外将所述像素隔离结构312的形成区域外覆盖。

[0086] 步骤五、如图7E所示，以所述光刻胶310图形为掩膜依次对所述第二DARC层309、所述APF层308和所述第一介质层307进行刻蚀，将图形往下转移。

[0087] 如图7F所示，继续对所述离子注入硬质掩膜层306进行刻蚀将所述光刻胶310图形逐步转移到所述离子注入硬质掩膜层306上。图7F中显示了所述离子注入硬质掩膜层306图形中的开口311。在对所述离子注入硬质掩膜层306进行刻蚀时，所述光刻胶310和所述第二DARC层309会被去除，所述APF层308会有厚度损耗但依然保留有部分厚度并将保留的所述APF层308作为所述离子注入硬质掩膜层306刻蚀时的刻蚀硬质掩膜层；所述APF层308在厚度损耗后会使得所述APF层308的开口变宽，所述第一介质层307的材料选择和所述APF层308的材料的刻蚀速率以及和所述离子注入硬质掩膜层306的刻蚀速率都不同的材料，在所述APF层308的开口变宽时，所述第一介质层307的开口保持不变并从而使得所述离子注入硬质掩膜层306的开口311保持不变。

[0088] 所述光刻胶310和所述第二DARC层309通过在刻蚀过程中被消耗而自动被去除；或者，在将所述光刻胶310的图形转移到所述第二DARC层309之后去除所述光刻胶310，以及将所述第二DARC层309的图形转移到所述APF层308之后去除所述第二DARC层309。

[0089] 步骤六、如图7D所示，以所述离子注入硬质掩膜层306为掩膜进行离子注入在所述有源区中形成由离子注入区组成的所述像素隔离结构312。

[0090] 通知，在进行所述离子注入之前还包括去除所述APF层308的步骤，之后再进行所述离子注入。

[0091] 还包括如下步骤：

[0092] 如图7H所示，去除所述第一介质层307和所述离子注入硬质掩膜层306。所述离子注入硬质掩膜层306能采用49％的HF去除。

[0093] 如图7H所示，去除所述刻蚀停止层305。对于氮化硅，所述刻蚀停止层305能采用磷酸去除。

[0094] 如图7I所示，去除所述缓冲层304，所述缓冲层304能采用第二次化学机械研磨工艺去除，所述第二次化学机械研磨工艺以氮化硅层303为停止层。

[0095] 之后，进行后续的CMOS图像传感器的其他工艺，这些都和现有工艺相同，这里不再做详细描述。

[0096] 本发明实施例方法能很好的适用于较小工艺节点的CMOS图像传感器的制作，现以55CIS即55nm工艺节点的CMOS图像传感器为例，本发明实施例方法中能采用如下具体参数：

[0097] 步骤六中的所述离子注入的注入能量为500keV～3500kev，注入杂质包括硼。

[0098] 所述离子注入硬质掩膜层306的厚度为

[0099] 所述APF层308的厚度为

[0100] 所述第二DARC层309的厚度为

[0101] 所述第一介质层307的厚度为

[0102] 步骤四中，所述光刻胶310的厚度为 所述光刻胶310图形的开口的ADI CD在0.10微米～0.20微米。

[0103] 所述刻蚀停止层305的厚度为

[0104] 所述缓冲层304的厚度为

[0105] 如图8所示，是本发明实施例CMOS图像传感器的制造方法形成的离子注入硬质掩膜层的开口在俯视面上的照片，可以看出，开口311的图形形貌良好。而图5A和图5B对应的现有方法形成的开口207会出现损伤从而使图形形貌产生偏差。

[0106] 本发明实施例在CMOS图像传感器的像素区的各像素单元之间的像素隔离结构312的形成工艺中，在离子注入硬质掩膜层306形成后以及涂布光刻胶310之前还包括在离子注入硬质掩膜层306表面依次形成第一介质层307、APF层308和第二DARC层309的步骤，其中第二DARC层309和APF层308能实现将光刻胶310图形精确转移到APF层308中，之后再以APF层308为掩膜对离子注入硬质掩膜层306进行刻蚀，这样就能降低光刻胶310的厚度并能满足光刻和刻蚀的工艺窗口。

[0107] 同时，为了避免APF层308的侧面材料损耗而使开口变宽和侧壁损伤对离子注入硬质掩膜层306的图形产生不利影响，本发明实施例增加的第一介质层307的开口不会变宽且能阻止所述APF层308的侧壁损伤向下传递，从而能使第一介质层307的开口保持为APF层308的变宽之前的开口的尺寸，从而能避免APF层308的材料损耗对离子注入硬质掩膜层306的图形产生不利影响，最后能将图形精确转移到离子注入硬质掩膜层306中。

[0108] 另外，本发明实施例还具有工艺简单的特点，在现有工艺的基础上在APF层308的底部增加一层第一介质层307即可实现。

[0109] 以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。