本申请提供一种像素补偿电路、方法及显示面板，该像素补偿电路包括驱动晶体管、数据写入晶体管、复位晶体管、补偿晶体管、存储电容和发光元件，通过设置复位信号输入端、参考信号输入端、写入信号输入端和数据信号输入端的电位，依次使该像素补偿电路依次进行第一时段、第二时段、第三时段、第四时段、第五时段和第六时段，从而通过侦测到驱动晶体管的阈值电压并将驱动晶体管的阈值电压最终抵消于流经发光元件的驱动电流中，使得流经发光元件的驱动电流与驱动晶体管的阈值电压无关，从而能够消除驱动晶体管的阈值电压发生漂移时对流经发光元件的驱动电流的影响，可以用于解决显示面板的像素由于驱动晶体管的阈值电压漂移出现的显示不均的问题。
1.一种像素补偿电路，用于驱动发光元件发光，其特征在于，所述像素补偿电路包括：驱动晶体管、数据写入晶体管、复位晶体管、补偿晶体管和存储电容，其中，所述驱动晶体管的栅极连接第一节点，所述驱动晶体管的源极连接电源负极，所述驱动晶体管的漏极连接所述发光元件的阳极；
所述数据写入晶体管的栅极连接写入信号输入端，所述数据写入晶体管的源极连接数据信号输入端，所述数据写入晶体管的漏极连接第二节点；
所述复位晶体管的栅极连接复位信号输入端，所述复位晶体管的源极连接参考信号输入端，所述复位晶体管的漏极连接所述第二节点；
所述补偿晶体管的栅极连接所述复位信号输入端，所述补偿晶体管的源极连接电源正极，所述补偿晶体管的漏极连接所述第一节点；
所述存储电容的第一端连接所述第一节点，所述存储电容的第二端连接所述第二节点；
在第一时段，所述复位晶体管和所述补偿晶体管打开，所述数据写入晶体管关闭，所述驱动晶体管打开；
在所述第一时段后的第二时段，所述复位晶体管和所述补偿晶体管打开，所述数据写入晶体管关闭，所述驱动晶体管关闭；
在所述第二时段后的第三时段，所述复位晶体管、所述补偿晶体管、所述驱动晶体管和所述数据写入晶体管均关闭；
在所述第三时段后的第四时段，所述驱动晶体管和所述数据写入晶体管打开，所述复位晶体管和所述补偿晶体管关闭；
在所述第四时段后的第五时段，所述驱动晶体管打开，所述复位晶体管、所述补偿晶体管和所述数据写入晶体管关闭；
在所述第五时段后的第六时段，所述驱动晶体管打开，所述复位晶体管、所述补偿晶体管和所述数据写入晶体管关闭。
在所述第一时段，所述第一节点的电位为电源正极的电位VDD，所述第二节点的电位为参考信号输入端的电位Vi；
在所述第二时段，所述第一节点的电位为所述驱动晶体管的阈值电压Vth，所述第二节点的电位为所述参考信号输入端的电位Vi；
在所述第三时段，所述第一节点的电位为所述驱动晶体管的阈值电压Vth，所述第二节点的电位为所述参考信号输入端的电位Vi；
在所述第四时段，所述第一节点的电位为Vdata‑Vi+Vth，所述第二节点的电位为所述数据信号输入端的电位Vdata；
在所述第五时段，所述第一节点的电位为Vdata‑Vi+Vth，所述第二节点的电位为所述数据信号输入端的电位Vdata；
在所述第六时段，所述第一节点的电位为Vdata‑Vi+Vth，所述第二节点的电位为所述数据信号输入端的电位Vdata。
3.如权利要求2所述的像素补偿电路，其特征在于，所述参考信号输入端的电位Vi为恒定值，且所述参考信号输入端的电位Vi不大于所述数据信号输入端的电位Vdata。
4.一种像素补偿方法，用于权利要求1‑3任一项所述的像素补偿电路，其特征在于，所述像素补偿方法包括：在第一时段，数据写入晶体管关闭，且复位晶体管、补偿晶体管和驱动晶体管打开；
在所述第一时段后的第二时段，所述复位晶体管和所述补偿晶体管打开，所述数据写入晶体管关闭，所述驱动晶体管由打开到关闭；
在所述第二时段后的第三时段，所述复位晶体管、所述补偿晶体管、所述驱动晶体管和所述数据写入晶体管关闭；
在所述第三时段后的第四时段，所述复位晶体管和所述补偿晶体管关闭，所述驱动晶体管和所述数据写入晶体管打开；
在所述第四时段后的第五时段，所述复位晶体管、所述补偿晶体管和所述数据写入晶体管关闭；
在所述第五时段后的第六时段，所述驱动晶体管打开，所述复位晶体管、所述补偿晶体管和所述数据写入晶体管关闭。
在所述第一时段，第二节点的电位复位至参考信号输入端的电位Vi，第一节点的电位提高至电源正极的电位VDD；
在所述第二时段，所述第二节点的电位保持为所述参考信号输入端的电位Vi，所述第一节点的电位为所述驱动晶体管的阈值电压Vth；
在所述第三时段，所述第一节点的电位保持为Vth，所述第二节点的电位保持为Vi；
在所述第四时段，所述第二节点的电位由所述参考信号输入端的电位Vi变为数据信号输入端的电位Vdata，所述第一节点的电位在存储电容的耦合作用下变为Vdata‑Vi+Vth；
在所述第五时段，所述第一节点的电位保持为Vdata‑Vi+Vth，所述第二节点的电位保持为所述数据信号输入端的电位Vdata；
在所述第六时段，所述第一节点的电位保持为Vdata‑Vi+Vth，所述第二节点的电位保持为所述数据信号输入端的电位Vdata。
6.一种显示面板，其特征在于，包括：发光元件和像素补偿电路，所述像素补偿电路连接所述发光元件的阴极，所述发光元件的阳极连接电源正极；
所述像素补偿电路包括驱动晶体管、数据写入晶体管、复位晶体管、补偿晶体管和存储电容，其中：所述驱动晶体管的栅极连接第一节点，所述驱动晶体管的源极连接电源负极，所述驱动晶体管的漏极连接所述发光元件的阴极；
所述数据写入晶体管的栅极连接写入信号输入端，所述数据写入晶体管的源极连接数据信号输入端，所述数据写入晶体管的漏极连接第二节点；
所述复位晶体管的栅极连接复位信号输入端，所述复位晶体管的源极连接参考信号输入端，所述复位晶体管的漏极连接所述第二节点；
所述补偿晶体管的栅极连接所述复位信号输入端，所述补偿晶体管的源极连接所述电源正极，所述补偿晶体管的漏极连接所述第一节点；
所述存储电容的第一端连接所述第一节点，所述存储电容的第二端连接所述第二节点；
在第一时段，所述复位晶体管和所述补偿晶体管打开，所述数据写入晶体管关闭，所述驱动晶体管打开；
在第一时段，所述复位晶体管和所述补偿晶体管打开，所述数据写入晶体管关闭，所述驱动晶体管打开；
在所述第一时段后的第二时段，所述复位晶体管和所述补偿晶体管打开，所述数据写入晶体管关闭，所述驱动晶体管关闭；
在所述第二时段后的第三时段，所述复位晶体管、所述补偿晶体管、所述驱动晶体管和所述数据写入晶体管均关闭；
在所述第三时段后的第四时段，所述驱动晶体管和所述数据写入晶体管打开，所述复位晶体管和所述补偿晶体管关闭；
在所述第四时段后的第五时段，所述驱动晶体管打开，所述复位晶体管、所述补偿晶体管和所述数据写入晶体管关闭；
在所述第五时段后的第六时段，所述驱动晶体管打开，所述复位晶体管、所述补偿晶体管和所述数据写入晶体管关闭。
在所述第一时段，所述第一节点的电位为电源正极的电位VDD，所述第二节点的电位为参考信号输入端的电位Vi；
在所述第二时段，所述第一节点的电位为所述驱动晶体管的阈值电压Vth，所述第二节点的电位为所述参考信号输入端的电位Vi；
在所述第三时段，所述第一节点的电位为所述驱动晶体管的阈值电压Vth，所述第二节点的电位为所述参考信号输入端的电位Vi；
在所述第四时段，所述第一节点的电位为Vdata‑Vi+Vth，所述第二节点的电位为所述数据信号输入端的电位Vdata；
在所述第五时段，所述第一节点的电位为Vdata‑Vi+Vth，所述第二节点的电位为所述数据信号输入端的电位Vdata；
在所述第六时段，所述第一节点的电位为Vdata‑Vi+Vth，所述第二节点的电位为所述数据信号输入端的电位Vdata。
8.如权利要求7所述的显示面板，其特征在于，所述参考信号输入端的电位Vi为恒定值，且所述参考信号输入端的电位Vi不大于所述数据信号输入端的电位Vdata。
像素补偿电路、方法及显示面板
技术领域
[0001] 本申请涉及显示技术领域，尤其涉及一种像素补偿电路、方法及显示面板。
背景技术
[0002] 发光元件显示面板(OLED，Organic Light Emitting Display)具有自发光、驱动电压低、发光效率高、色彩鲜艳、对比度高、宽视角、响应速度快、功耗低等优点，已发展成为最具有发展潜力的显示面板。
[0003] OLED显示面板依据其驱动方式，可分为被动矩阵OLED(PMOLED，Passive Matrxi OLED)和主动矩阵OLED(AMOLED，Active Matrxi OLED)，其中，由于AMOLED显示面板的耗电量明显小于PMOLED显示面板，因此AMOLED显示面板技术的发展较为广泛，有望取代液晶显示技术成为下一代主流的显示技术。
[0004] AMOLED显示面板采用独立的薄膜晶体管TFT(Thin Film Transistor)去控制每个像素，由于长时间的操作，驱动薄膜晶体管的阈值电压会发生漂移，因此会导致流过发光元件的驱动电流变化，从而使得有机发光二极的驱动电流不稳定，导致AMOLED显示面板出现显示不均的问题，而传统的像素驱动电路不具备补偿驱动薄膜晶体管阈值电压Vth的功能，因此必须引入适当的补偿机制以实现高质量的显示。
发明内容
[0005] 为了解决上述问题，本申请实施例提供一种像素补偿电路、方法及显示面板。
[0006] 第一方面，本申请实施例提供一种像素补偿电路，该像素补偿电路包括：驱动晶体管、数据写入晶体管、复位晶体管、补偿晶体管和存储电容，其中，所述驱动晶体管的栅极连接第一节点，所述驱动晶体管的源极连接电源负极；所述数据写入晶体管的栅极连接写入信号输入端，所述数据写入晶体管的源极连接数据信号输入端，所述数据写入晶体管的漏极连接第二节点；所述复位晶体管的栅极连接复位信号输入端，所述复位晶体管的源极连接参考信号输入端，所述复位晶体管的漏极连接所述第二节点；所述补偿晶体管的栅极连接所述复位信号输入端，所述补偿晶体管的源极连接所述电源正极，所述补偿晶体管的漏极连接所述第一节点；所述存储电容的第一端连接所述第一节点，所述存储电容的第二端连接所述第二节点。
[0007] 在一些实施例中，对于该像素补偿电路，在第一时段，所述复位晶体管和所述补偿晶体管打开，所述数据写入晶体管关闭，所述驱动晶体管打开；在所述第一时段后的第二时段，所述复位晶体管和所述补偿晶体管打开，所述数据写入晶体管关闭，所述驱动晶体管关闭；在所述第二时段后的第三时段，所述复位晶体管、所述补偿晶体管、所述驱动晶体管和所述数据写入晶体管均关闭；在所述第三时段后的第四时段，所述驱动晶体管和所述数据写入晶体管打开，所述复位晶体管和所述补偿晶体管关闭；在所述第四时段后的第五时段，所述驱动晶体管打开，所述复位晶体管、所述补偿晶体管和所述数据写入晶体管关闭；在所述第五时段后的第六时段，所述驱动晶体管打开，所述复位晶体管、所述补偿晶体管和所述数据写入晶体管关闭。
[0008] 在一些实施例中，对于该像素补偿电路，在所述第一时段，所述第一节点的电位为电源正极的电位VDD，所述第二节点的电位为参考信号输入端的电位Vi；在所述第二时段，所述第一节点的电位为所述驱动晶体管的阈值电压Vth，所述第二节点的电位为所述参考信号输入端的电位Vi；在所述第三时段，所述第一节点的电位为所述驱动晶体管的阈值电压Vth，所述第二节点的电位为所述参考信号输入端的电位Vi；在所述第四时段，所述第一节点的电位为Vdata‑Vi+Vth，所述第二节点的电位为所述数据信号输入端的电位Vdata；在所述第五时段，所述第一节点的电位为Vdata‑Vi+Vth，所述第二节点的电位为所述数据信号输入端的电位Vdata；在所述第六时段，所述第一节点的电位为Vdata‑Vi+Vth，所述第二节点的电位为所述数据信号输入端的电位Vdata。
[0009] 在一些实施例中，对于该像素补偿电路，所述参考信号输入端的电位Vi为恒定值，且所述参考信号输入端的电位Vi不大于所述数据信号输入端的电位Vdata。
[0010] 第二方面，本申请实施例还提供一种像素补偿方法，在第一时段，数据写入晶体管关闭，且复位晶体管、补偿晶体管和驱动晶体管打开；在所述第一时段后的第二时段，所述复位晶体管和所述补偿晶体管打开，所述数据写入晶体管关闭，所述驱动晶体管由打开到关闭；在所述第二时段后的第三时段，所述复位晶体管、所述补偿晶体管、所述驱动晶体管和所述数据写入晶体管关闭；在所述第三时段后的第四时段，所述复位晶体管和所述补偿晶体管关闭，所述驱动晶体管和所述数据写入晶体管打开；在所述第四时段后的第五时段，所述复位晶体管、所述补偿晶体管和所述数据写入晶体管关闭；在所述第五时段后的第六时段，所述驱动晶体管打开，所述复位晶体管、所述补偿晶体管和所述数据写入晶体管关闭。
[0011] 在一些实施例中，在所述第一时段，所述第一节点的电位为电源正极的电位VDD，所述第二节点的电位为参考信号输入端的电位Vi；在所述第二时段，所述第一节点的电位为所述驱动晶体管的阈值电压Vth，所述第二节点的电位为所述参考信号输入端的电位Vi；在所述第三时段，所述第一节点的电位为所述驱动晶体管的阈值电压Vth，所述第二节点的电位为所述参考信号输入端的电位Vi；在所述第四时段，所述第一节点的电位为Vdata‑Vi+Vth，所述第二节点的电位为所述数据信号输入端的电位Vdata；在所述第五时段，所述第一节点的电位为Vdata‑Vi+Vth，所述第二节点的电位为所述数据信号输入端的电位Vdata；在所述第六时段，所述第一节点的电位为Vdata‑Vi+Vth，所述第二节点的电位为所述数据信号输入端的电位Vdata。
[0012] 第三方面，本申请实施例还提供一种显示面板，该显示面板包括发光元件和像素补偿电路，所述像素补偿电路连接所述发光元件的阴极，所述发光元件的阳极连接电源正极；所述像素补偿电路包括驱动晶体管、数据写入晶体管、复位晶体管、补偿晶体管和存储电容，其中：所述驱动晶体管的栅极连接第一节点，所述驱动晶体管的源极连接电源负极，所述驱动晶体管的漏极连接所述发光元件的阴极；所述数据写入晶体管的栅极连接写入信号输入端，所述数据写入晶体管的源极连接数据信号输入端，所述数据写入晶体管的漏极连接第二节点；所述复位晶体管的栅极连接复位信号输入端，所述复位晶体管的源极连接参考信号输入端，所述复位晶体管的漏极连接所述第二节点；所述补偿晶体管的栅极连接所述复位信号输入端，所述补偿晶体管的源极连接所述电源正极，所述补偿晶体管的漏极连接所述第一节点；所述存储电容的第一端连接所述第一节点，所述存储电容的第二端连接所述第二节点。
[0013] 在一些实施例中，对于该显示面板，在第一时段，所述复位晶体管和所述补偿晶体管打开，所述数据写入晶体管关闭，所述驱动晶体管打开；在所述第一时段后的第二时段，所述复位晶体管和所述补偿晶体管打开，所述数据写入晶体管关闭，所述驱动晶体管关闭；在所述第二时段后的第三时段，所述复位晶体管、所述补偿晶体管、所述驱动晶体管和所述数据写入晶体管均关闭；在所述第三时段后的第四时段，所述驱动晶体管和所述数据写入晶体管打开，所述复位晶体管和所述补偿晶体管关闭；在所述第四时段后的第五时段，所述驱动晶体管打开，所述复位晶体管、所述补偿晶体管和所述数据写入晶体管关闭；在所述第五时段后的第六时段，所述驱动晶体管打开，所述复位晶体管、所述补偿晶体管和所述数据写入晶体管关闭。
[0014] 在一些实施例中，对于该显示面板，在所述第一时段，所述第一节点的电位为电源正极的电位VDD，所述第二节点的电位为参考信号输入端的电位Vi；在所述第二时段，所述第一节点的电位为所述驱动晶体管的阈值电压Vth，所述第二节点的电位为所述参考信号输入端的电位Vi；在所述第三时段，所述第一节点的电位为所述驱动晶体管的阈值电压Vth，所述第二节点的电位为所述参考信号输入端的电位Vi；在所述第四时段，所述第一节点的电位为Vdata‑Vi+Vth，所述第二节点的电位为所述数据信号输入端的电位Vdata；在所述第五时段，所述第一节点的电位为Vdata‑Vi+Vth，所述第二节点的电位为所述数据信号输入端的电位Vdata；在所述第六时段，所述第一节点的电位为Vdata‑Vi+Vth，所述第二节点的电位为所述数据信号输入端的电位Vdata。
[0015] 在一些实施例中，对于该显示面板，所述参考信号输入端的电位Vi为恒定值，且所述参考信号输入端的电位Vi不大于所述数据信号输入端的电位Vdata。
[0016] 本申请实施例提供的像素补偿电路、方法及显示面板中，该像素补偿电路包括驱动晶体管、数据写入晶体管、复位晶体管、补偿晶体管、存储电容和发光元件，通过设置复位信号输入端、参考信号输入端、写入信号输入端和数据信号输入端的电位，依次使该像素补偿电路依次进行第一时段、第二时段、第三时段、第四时段、第五时段和第六时段，从而通过侦测到驱动晶体管的阈值电压并将驱动晶体管的阈值电压最终抵消于流经发光元件的驱动电流中，使得流经发光元件的驱动电流与驱动晶体管的阈值电压无关，从而能够消除驱动晶体管的阈值电压发生漂移时对流经发光元件的驱动电流的影响，可以用于解决显示面板的像素由于驱动晶体管的阈值电压漂移出现的显示不均的问题。
附图说明
[0017] 下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。
[0018] 图1为本申请实施例提供的像素补偿电路的结构示意图。
[0019] 图2为本申请实施例提供的像素补偿电路的时序示意图。
[0020] 图3为本申请实施例提供的显示面板的结构示意图。
具体实施方式
[0021] 下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
[0022] 本申请所有实施例为区分薄膜晶体管除栅极之外的两极，将其中一极称为源极，另一极称为漏极。由于薄膜晶体管的源极和漏极是对称的，因此其源极和漏极是可以互换的。按附图中的形态规定薄膜晶体管的中间端为栅极、信号输入端为源极、信号输出端为漏极。此外，本申请所有实施例的薄膜晶体管可以包括P型和/或N型晶体管两种，其中，P型薄膜晶体管在栅极为低电位时打开，在栅极为高电位时关闭；N型薄膜晶体管在栅极为高电位时打开，在栅极为低电位时关闭。
[0023] 图1为本申请实施例提供的像素补偿电路的结构示意图，如图1所示，本申请实施例提供一种像素补偿电路，该像素补偿电路包括驱动晶体管T1、数据写入晶体管T2、复位晶体管T3、补偿晶体管T4和存储电容Cc，其中：
[0024] 驱动晶体管T1的栅极连接第一节点G，驱动晶体管T1的源极连接电源负极Vss。
[0025] 数据写入晶体管T2的栅极连接写入信号输入端WR，数据写入晶体管T2的源极接入数据信号输入端的电位Vdata，数据写入晶体管T2的漏极连接第二节点M。
[0026] 复位晶体管T3的栅极接入复位信号输入端的电位Vref，复位晶体管T3的源极接入参考信号Vi，复位晶体管T3的漏极连接第二节点M。
[0027] 补偿晶体管T4的栅极连接复位信号输入端的电位Vref，补偿晶体管T4的源极接入电源正极的电位VDD，补偿晶体管T4的漏极连接第一节点G。
[0028] 存储电容Cc的第一端连接第一节点G，存储电容Cc的第二端连接第二节点M，存储电容Cc用于稳定驱动晶体管T1的栅极电位。
[0029] 在一些实施例中，驱动晶体管T1、数据写入晶体管T2、复位晶体管T3和补偿晶体管T4分别为N型薄膜晶体管或P型薄膜晶体管，即，驱动晶体管T1、数据写入晶体管T2、复位晶体管T3和补偿晶体管T4可以均为N型薄膜晶体管，也可以均为P型薄膜晶体管，还可以一部分为N型薄膜晶体管而另一部分为P型薄膜晶体管。可以理解的是，一般为了避免不同类型的薄膜晶体管之间的差异对该像素补偿电路的不利影响，通常将驱动晶体管T1、数据写入晶体管T2、复位晶体管T3和补偿晶体管T4全部采用N型薄膜晶体管，或全部采用P型薄膜晶体管。
[0030] 在一些实施例中，所述驱动晶体管T1、所述数据写入晶体管T2、所述复位晶体管T3和所述补偿晶体管T4分别为低温多晶硅薄膜晶体管、氧化物半导体薄膜晶体管和非晶硅薄膜晶体管中的一种。
[0031] 基于上述实施例，该像素补偿电路依次包括第一时段t1、第二时段t2、第三时段t3、第四时段t4、第五时段t5和第六时段t6。第一时段t1、第二时段t2、第三时段t3、第四时段t4、第五时段t5和第六时段t6还可以分别被称为复位时段、侦测时段、保持时段、数据写入时段、维持时段和发光时段。
[0032] 在第一时段t1，所述复位晶体管T3和所述补偿晶体管T4打开，所述数据写入晶体管T2关闭，所述驱动晶体管T1打开。
[0033] 在第二时段t2，所述复位晶体管T3和所述补偿晶体管T4打开，所述数据写入晶体管T2关闭，所述驱动晶体管T1关闭。
[0034] 在第三时段t3，所述复位晶体管T3、所述补偿晶体管T4、所述驱动晶体管T1和所述数据写入晶体管T2均关闭。
[0035] 在第四时段t4，所述驱动晶体管T1和所述数据写入晶体管T2打开，所述复位晶体管T3和所述补偿晶体管T4关闭。
[0036] 在第五时段t5，所述驱动晶体管T1打开，所述复位晶体管T3、所述补偿晶体管T4和所述数据写入晶体管T2关闭。
[0037] 在第六时段t6，所述驱动晶体管T1打开，所述复位晶体管T3、所述补偿晶体管T4和所述数据写入晶体管T2关闭。
[0038] 需要说明的是，该像素补偿电路在工作时，第一节点和第二节点在第一时段t1、第二时段t2、第三时段t3、第四时段t4、第五时段t5和第六时段t6的电位分别为如下情况：
[0039] 在所述第二时段t2，所述第一节点的电位为所述驱动晶体管T1的阈值电压Vth，所述第二节点的电位为所述参考信号输入端的电位Vi；
[0040] 在所述第三时段t3，所述第一节点的电位为所述驱动晶体管T1的阈值电压Vth，所述第二节点的电位为所述参考信号输入端的电位Vi；
[0041] 在所述第四时段t4，所述第一节点的电位为Vdata‑Vi+Vth，所述第二节点的电位为所述数据信号输入端的电位Vdata；
[0042] 在所述第五时段t5，所述第一节点的电位为Vdata‑Vi+Vth，所述第二节点的电位为所述数据信号输入端的电位Vdata；
[0043] 在所述第六时段t6，所述第一节点的电位为Vdata‑Vi+Vth，所述第二节点的电位为所述数据信号输入端的电位Vdata。
[0044] 其中，所述参考信号输入端的电位Vi为恒定值，且所述参考信号输入端的电位Vi不大于所述数据信号输入端的电位Vdata。
[0045] 基于上述实施例，以驱动晶体管T1、数据写入晶体管T2、复位晶体管T3和补偿晶体管T4均为N型薄膜晶体管为例，该像素补偿电路的电位正极的电位Vdd、参考信号输入端的电位Vi、复位信号输入端的电位Vref、数据信号输入端的电位Vdata在第一时段t1、第二时段t2、第三时段t3、第四时段t4、第五时段t5和第六时段t6分别为如下情况：
[0046] 在第一时段t1，电源正极的电位Vdd和复位信号输入端的电位Vref为高电位，写入信号输入端的电位WR和数据信号输入端的电位Vdata为低电位；
[0047] 在第二时段t2，复位信号输入端的电位Vref为高电位，电源正极的电位VDD、写入信号输入端的电位WR和数据信号输入端的电位Vdata为低电位；
[0048] 在第三时段t3，复位信号输入端的电位Vref、电源正极的电位VDD、写入信号输入端的电位WR和数据信号输入端的电位Vdata均为低电位；
[0049] 在第四时段t4，写入信号输入端的电位WR和数据信号输入端的电位Vdata为高电位，电源正极的电位VDD和复位信号输入端的电位Vref为低电位；
[0050] 在第五时段t5，复位信号输入端的电位Vref、电源正极的电位VDD、写入信号输入端的电位WR和数据信号输入端的电位Vdata均为低电位；
[0051] 在第六时段t6，电源正极的电位VDD为高电位，复位信号输入端的电位Vref、写入信号输入端的电位WR和数据信号输入端的电位Vdata为低电位。
[0052] 另外，本申请实施例还提供一种像素补偿方法，该像素补偿方法依次包括第一时段t1、第二时段t2、第三时段t3、第四时段t4、第五时段t5和第六时段t6：
[0053] 在第一时段t1，数据写入晶体管T2关闭，且复位晶体管T3、补偿晶体管T4和驱动晶体管T1打开。
[0054] 在第二时段t2，所述复位晶体管T3和所述补偿晶体管T4打开，所述数据写入晶体管T2关闭，所述驱动晶体管T1由打开到关闭。
[0055] 在第三时段t3，所述复位晶体管T3、所述补偿晶体管T4、所述驱动晶体管T1和所述数据写入晶体管T2关闭。
[0056] 在第四时段t4，所述复位晶体管T3和所述补偿晶体管T4关闭，所述驱动晶体管T1和所述数据写入晶体管T2打开。
[0057] 在第五时段t5，所述复位晶体管T3、所述补偿晶体管T4和所述数据写入晶体管T2关闭。
[0058] 在第六时段t6，所述驱动晶体管T1打开，所述复位晶体管T3、所述补偿晶体管T4和所述数据写入晶体管T2关闭。
[0059] 需要说明的是，该像素补偿方法中，第一节点和第二节点在第一时段t1、第二时段t2、第三时段t3、第四时段t4、第五时段t5和第六时段t6的电位分别为如下情况：
[0060] 在所述第二时段t2，所述第一节点的电位为所述驱动晶体管T1的阈值电压Vth，所述第二节点的电位为所述参考信号输入端的电位Vi。
[0061] 在所述第三时段t3，所述第一节点的电位为所述驱动晶体管T1的阈值电压Vth，所述第二节点的电位为所述参考信号输入端的电位Vi。
[0062] 在所述第四时段t4，所述第一节点的电位为Vdata‑Vi+Vth，所述第二节点的电位为所述数据信号输入端的电位Vdata。
[0063] 在所述第五时段t5，所述第一节点的电位为Vdata‑Vi+Vth，所述第二节点的电位为所述数据信号输入端的电位Vdata。
[0064] 在所述第六时段t6，所述第一节点的电位为Vdata‑Vi+Vth，所述第二节点的电位为所述数据信号输入端的电位Vdata。
[0065] 其中，所述参考信号输入端的电位Vi为恒定值，且所述参考信号输入端的电位Vi不大于所述数据信号输入端的电位Vdata。
[0066] 本申请实施例提供的像素补偿电路及方法中，该像素补偿电路包括驱动晶体管、数据写入晶体管、复位晶体管、补偿晶体管、存储电容和发光元件，通过设置复位信号输入端、参考信号输入端、写入信号输入端和数据信号输入端的电位，依次使该像素补偿电路依次进行第一时段、第二时段、第三时段、第四时段、第五时段和第六时段，从而通过侦测到驱动晶体管的阈值电压并将驱动晶体管的阈值电压最终抵消于流经发光元件的驱动电流中，使得流经发光元件的驱动电流与驱动晶体管的阈值电压无关，从而能够消除驱动晶体管的阈值电压发生漂移时对流经发光元件的驱动电流的影响，可以用于解决显示面板的像素由于驱动晶体管的阈值电压漂移出现的显示不均的问题。
[0067] 基于上述实施例，图3为本申请实施例提供的显示面板的结构示意图，如图3所示，本申请实施例还提供一种显示面板，该显示面板包括发光元件D1以及如上所述的像素补偿电路，所述像素补偿电路连接所述发光元件D1的阴极，所述发光元件D1的阳极连接电源正极，该显示面板与该像素补偿电路具有相同的结构和有益效果，由于上述各实施例已经对该像素补偿电路进行了详细的描述，此处不再赘述。
[0068] 基于上述实施例，下面以该像素补偿电路中的驱动晶体管T1、数据写入晶体管T2、复位晶体管T3和补偿晶体管T4均为N型薄膜晶体管为例，详细说明该像素补偿方法的工作流程。图2为本申请实施例提供的像素补偿电路的时序示意图，图2为对应于图1的像素补偿电路中驱动晶体管T1、数据写入晶体管T2、复位晶体管T3和补偿晶体管T4均为N型薄膜晶体管的时序图，该像素补偿方法包括以下六个工作时段：
[0069] 该像素补偿电路处于第一时段t1时，电源正极的电位VDD和复位信号输入端的电位Vref为高电位，写入信号输入端的电位WR和数据信号输入端的电位Vdata为低电位，数据写入晶体管T2关闭，使得复位晶体管T3、补偿晶体管T4和驱动晶体管T1打开，以使得第二节点M的电位在复位晶体管T3的控制下复位至参考信号输入端的电位Vi，电源正极的电位Vdd为高电位，以通过发光元件D1和补偿晶体管T4对第一节点G进行充电，使第一节点G的电位提升为电源正极的电位VDD；
[0070] 该像素补偿电路处于第二时段t2时，复位信号输入端的电位Vref为高电位，电源正极的电位VDD、写入信号输入端的电位WR和数据信号的电位Vdata为低电位，使得数据写入晶体管T2关闭，而复位晶体管T3和补偿晶体管T4打开，第二节点M的电位维持不变，驱动晶体管T1则保持二极管连接方式，由于电源正极的电位VDD由高电位变为低电位因此使发光元件D1反向截止，所以第一节点G的电位通过电源负极Vss释放，直至驱动晶体管T1的栅极(第一节点G)的电位和源极(与电源负极的电位Vss相连的一端，电位为0)的电位之差降低至低于驱动晶体管T1的阈值电压Vth，使驱动晶体管T1由打开到关闭，此时，驱动晶体管T1的栅源极电位差Vgs＝Vth，即Vg‑Vs＝Vth，而Vs＝0，因此Vg＝Vth，由此将驱动晶体管T1的阈值电压Vth写入第一节点G，即能通过第一节点G侦测到驱动晶体管T1的阈值电压Vth，完成对驱动晶体管T1的阈值电压Vth的侦测和抓取；
[0071] 该像素补偿电路处于第三时段t3时，复位信号输入端的电位Vref、电源正极的电位VDD、写入信号输入端的电位WR和数据信号输入端的电位Vdata均为低电位，使得复位晶体管T3、补偿晶体管T4、驱动晶体管T1和数据写入晶体管T2关闭；
[0072] 该像素补偿电路处于第四时段t4时，写入信号输入端的电位WR和数据信号输入端的电位Vdata为高电位，电源正极的电位VDD和复位信号输入端的电位Vref为低电位，使得驱动晶体管T1和数据写入晶体管T2打开，复位晶体管T3和补偿晶体管T4关闭，以使得数据信号输入端的电位Vdata通过数据写入晶体管T2写入第二节点M，并使得第一节点G的电位在存储电容Cc的耦合作用下(存储电容Cc的两端的电压差不能突变)，由驱动晶体管T1的阈值电压Vth继续提高数据信号输入端的电位Vdata与参考信号输入端的电位Vi之差，即此时第二节点M的电位由Vi提升至Vdata，第一节点G的电位也由Vth继续提升为Vth+Vdata‑Vi；
[0073] 该像素补偿电路处于第五时段t5时，复位信号输入端的电位Vref、电源正极的电位VDD、写入信号输入端的电位WR和数据信号输入端的电位Vdata均为低电位，使得驱动晶体管T1打开，复位晶体管T3、补偿晶体管T4和数据写入晶体管T2关闭，此时数据信号输入端的电位Vdata和第二节点M断开，第一节点G的电位在存储电容Cc的耦合作用下也维持不变；
[0074] 该像素补偿电路处于第六时段t6时，电源正极的电位VDD为高电位，复位信号输入端的电位Vref、写入信号输入端的电位WR和数据信号输入端的电位Vdata为低电位，使得驱动晶体管T1打开，复位晶体管T3、补偿晶体管T4和数据写入晶体管T2关闭，此时电源正极的电位VDD由低电位提升为高电位，第一节点G的电位Vth+Vdata‑Vi＜Vdd，因此驱动晶体管T12
工作在饱和区。根据流经发光元件D1的电流公式I＝K(Vgs‑Vth) ，其中，I为流经驱动晶体管T1和发光元件D1的电流，K为驱动晶体管T1的本征导电因子，Vgs为驱动晶体管T1的栅源极电位差，Vth为驱动晶体管T1的阈值电压，可知此时流经发光元件D1的电流为：I＝K(Vgs‑
2 2 2
Vth)＝K(Vth+Vdata‑Vi‑Vth) ＝K(Vdata‑Vi) ，由此使得发光元件D1发光，且流经发光元件D1的驱动电流与驱动晶体管T1的阈值电压Vth无关，即该像素补偿电路完成了对驱动晶体管T1的阈值电压Vth的补偿。
[0075] 本申请提供的像素补偿电路、方法及显示面板中，该像素补偿电路采用4T1C结构，该像素补偿电路包括驱动晶体管T1、数据写入晶体管T2、复位晶体管T3、补偿晶体管T4和存储电容Cc，通过设置复位信号输入端的电位Vref、参考信输入端的电位Vi、写入信号输入端的电位WR和数据信号输入端的电位Vdata，依次使该像素补偿电路依次进行复位阶段t1、侦测阶段t2、保持阶段t3、数据写入阶段t4、维持阶段t5和发光阶段t6，从而通过侦测到驱动晶体管T1的阈值电压并将驱动晶体管T1的阈值电压最终抵消于流经驱动晶体管T1和发光元件D1的驱动电流中，使得驱动电流与驱动晶体管T1的阈值电压Vth无关，从而能够消除驱动晶体管T1的阈值电压Vth发生漂移时对流经驱动晶体管T1和发光元件D1的驱动电流的影响，可以用于解决显示面板的像素由于驱动晶体管的阈值电压漂移出现的显示不均的问题。
[0076] 在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
[0077] 以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。
