显示面板和显示装置

摘要

本申请公开了一种显示面板和显示装置。显示面板包括像素电路，像素电路包括：发光模块、驱动模块、第一双控制模块及第二双控制模块；驱动模块的控制端连接第一节点；第一双控制模块第一双控制模块的第一端连接第一节点，第一双控制模块的中间节点与第一固定电位线之间存在第一电容；第二双控制模块的第一端连接第一节点，第二双控制模块的第二端连接驱动模块的第一端，第二双控制模块的中间节点与第二固定电位线之间存在第二电容；第一电容的电容量为C1，第二电容的电容量为C2，C1和C2中的一者大于另一者。根据本申请实施例提供的显示面板，能够解决显示面板较易出现显示画面闪烁的问题。

权利要求

1.一种显示面板，其特征在于，包括像素电路，所述像素电路包括：发光模块；

驱动模块，所述驱动模块与所述发光模块串联在第一电源线和第二电源线之间，所述驱动模块用于驱动所述发光模块，所述驱动模块的控制端连接第一节点；

第一双控制模块，所述第一双控制模块的控制端连接第一扫描线，所述第一双控制模块的第一端连接所述第一节点，所述第一双控制模块的中间节点与第一固定电位线之间存在第一电容；

第二双控制模块，所述第二双控制模块的控制端连接第二扫描线，所述第二双控制模块的第一端连接所述第一节点，所述第二双控制模块的第二端连接所述驱动模块的第一端，所述第二双控制模块的中间节点与第二固定电位线之间存在第二电容；

所述第一电容的电容量为C1，所述第二电容的电容量为C2，其中，C1和C2中的一者大于另一者，0fF

2.根据权利要求1所述的显示面板，其特征在于，

4fF≤C1+C2≤8fF。

3.根据权利要求1所述的显示面板，其特征在于，

0<∣C1‑C2∣/∣C1+C2∣≤1/3。

4.根据权利要求3所述的显示面板，其特征在于，

2fF≤C1≤4fF，且2fF≤C2≤4fF。

5.根据权利要求1所述的显示面板，其特征在于，

2/3≤∣C1‑C2∣/∣C1+C2∣<1。

6.根据权利要求5所述的显示面板，其特征在于，

5fF≤C1<7fF，且0fF

7.根据权利要求1所述的显示面板，其特征在于，

所述像素电路的工作过程包括第一时刻；

在所述第一时刻，所述第一双控制模块的中间节点的电位高于所述第一节点的电位，且所述第一节点的电位高于所述第二双控制模块的中间节点的电位；或者，在所述第一时刻，所述第一双控制模块的中间节点的电位低于所述第一节点的电位，且所述第一节点的电位低于所述第二双控制模块的中间节点的电位。

8.根据权利要求7所述的显示面板，其特征在于，所述第一电容和所述第二电容配置为在所述第一时刻使得第一电位差与第二电位差之间的差值的绝对值小于2V，所述第一电位差为所述第一节点与所述第一双控制模块的中间节点之间的电位差，所述第二电位差为所述第二双控制模块的中间节点与所述第一节点之间的电位差。

9.根据权利要求7所述的显示面板，其特征在于，所述像素电路的工作过程包括复位阶段、数据写入阶段和发光阶段；

在所述复位阶段，所述第一扫描线提供的信号控制所述第一双控制模块导通；

在所述数据写入阶段，所述第二扫描线提供的信号控制所述第二双控制模块导通；

在所述发光阶段，所述第一扫描线提供的信号控制所述第一双控制模块截止，所述第二扫描线提供的信号控制所述第二双控制模块截止，所述驱动模块根据所述第一节点的电位驱动所述发光模块；

其中，所述第一时刻位于所述数据写入阶段之后。

10.根据权利要求1所述的显示面板，其特征在于，

所述第一双控制模块包括第一双栅晶体管，所述第一双栅晶体管的栅极连接所述第一扫描线，所述第一双栅晶体管的源漏极中的一极连接所述第一节点，所述第一双栅晶体管的有源层复用为所述第一电容的第一极板；

所述第二双控制模块包括第二双栅晶体管，所述第二双栅晶体管的栅极连接所述第二扫描线，所述第二双栅晶体管的源漏极中的一极连接所述第一节点，所述第二双栅晶体管的源漏极中的另一极连接所述驱动模块的第一端，所述第二双栅晶体管的有源层复用为所述第二电容的第一极板。

11.根据权利要求10所述的显示面板，其特征在于，还包括基板；

在垂直于所述基板的方向上，所述第一固定电位线与所述第一双栅晶体管的有源层交叠；

在垂直于所述基板的方向上，所述第二固定电位线与所述第二双栅晶体管的有源层交叠。

12.根据权利要求10所述的显示面板，其特征在于，所述显示面板还包括参考电压线，所述第一双控制模块用于将所述参考电压线提供的参考电压传输至所述第一节点；

所述第一电源线、所述第二电源线和所述参考电压线中的一者为所述第一固定电位线；和/或，所述第一电源线、所述第二电源线和所述参考电压线中的一者为所述第二固定电位线。

13.根据权利要求1所述的显示面板，其特征在于，

所述第一固定电位线和所述第二固定电位线用于提供相同的电位。

14.根据权利要求1所述的显示面板，其特征在于，

所述第一固定电位线和所述第二固定电位线分别用于提供不同的电位。

15.根据权利要求1所述的显示面板，其特征在于，所述像素电路还包括：数据写入模块、复位模块、发光控制模块及存储模块，所述发光控制模块包括第一发光控制模块和第二发光控制模块；

所述驱动模块包括第一晶体管，所述第一晶体管的栅极连接所述第一节点；

所述第一发光控制模块包括第二晶体管，所述第二晶体管的第一极连接所述第一电源线，所述第二晶体管的第二极连接所述第一晶体管的第一极，所述第二晶体管的栅极连接发光控制信号线；

所述第二发光控制模块包括第三晶体管，所述第三晶体管的第一极连接所述第一晶体管的第二极，所述第三晶体管的第二极连接所述发光模块，所述第三晶体管的栅极连接所述发光控制信号线；

所述数据写入模块包括第四晶体管，所述第四晶体管的第一极连接数据信号线，所述第四晶体管的第二极连接所述第一晶体管的第一极，所述第四晶体管的栅极连接所述第二扫描线或者第三扫描线；

所述复位模块包括第五晶体管，所述第五晶体管的第一极连接参考电压线，所述第五晶体管的第二极连接所述发光模块，所述第五晶体管的栅极连接所述第三扫描线；

所述第一双控制模块包括第一双栅晶体管，所述第一双栅晶体管的第一极连接所述参考电压线，所述第一双栅晶体管的第二极连接所述第一节点，所述第一双栅晶体管的栅极连接所述第一扫描线；

所述第二双控制模块包括第二双栅晶体管，所述第二双栅晶体管的第一极连接所述第一晶体管的第二极，所述第二双栅晶体管的第二极连接所述第一节点，所述第二双栅晶体管的栅极连接所述第二扫描线；

所述发光模块包括发光二极管，所述发光二极管的第一电极连接所述第三晶体管的第二极和所述第五晶体管的第二极，所述发光二极管的第二电极连接所述第二电源线；

所述存储模块包括存储电容，所述存储电容的第一极板连接所述第一电源线，所述存储电容的第二极板连接所述第一节点。

16.根据权利要求15所述的显示面板，其特征在于，所述第一晶体管至所述第五晶体管以及所述第一双栅晶体管和所述第二双栅晶体管的有源层的材料均包括硅。

17.根据权利要求15所述的显示面板，其特征在于，还包括多级第一移位寄存器、多级第二移位寄存器和多级第三移位寄存器；

每级所述第一移位寄存器向当前行所述像素电路连接的所述第二扫描线提供信号，并向下一行所述像素电路连接的所述第一扫描线提供信号；

每级所述第二移位寄存器向当前两行所述像素电路连接的所述发光控制信号线提供信号；

每级所述第三移位寄存器向当前行所述像素电路连接的所述第三扫描线提供信号。

18.一种显示面板，其特征在于，包括像素电路，所述像素电路包括：发光模块；

驱动模块，所述驱动模块与所述发光模块串联在第一电源线和第二电源线之间，所述驱动模块用于驱动所述发光模块，所述驱动模块的控制端连接第一节点；

第一双控制模块，所述第一双控制模块的控制端连接第一扫描线，所述第一双控制模块的第一端连接所述第一节点，所述第一双控制模块的中间节点与第一固定电位线之间存在第一电容；

第二双控制模块，所述第二双控制模块的控制端连接第二扫描线，所述第二双控制模块的第一端连接所述第一节点，所述第二双控制模块的第二端连接所述驱动模块的第一端，所述第二双控制模块的中间节点与第二固定电位线之间存在第二电容；所述第一电容的电容量为C1，所述第二电容的电容量为C2，其中，2fF

19.一种显示装置，其特征在于，包括权利要求1至18中任一项所述的显示面板。

说明书

显示面板和显示装置

技术领域

[0001] 本申请涉及显示技术领域，具体涉及一种显示面板和显示装置。

背景技术

[0002] 随着显示技术的发展，变频驱动技术逐渐应用于显示面板，比如采用刷新率较高的驱动方式来驱动显示动态画面(例如体育赛事或者游戏场景)，以保证显示画面的流畅性；采用刷新率较低的驱动方式来驱动显示慢镜头图像或者静态画面，以降低功耗。在低频模式下，显示面板较易出现闪烁的问题。

发明内容

[0003] 本申请实施例的目的是提供一种显示面板和显示装置，以解决低频模式下，显示面板较易出现闪烁的问题。

[0004] 第一方面，本申请实施例提供一种显示面板，包括像素电路，所述像素电路包括：

[0005] 发光模块；

[0006] 驱动模块，所述驱动模块与所述发光模块串联在第一电源线和第二电源线之间，所述驱动模块用于驱动所述发光模块，所述驱动模块的控制端连接第一节点；

[0007] 第一双控制模块，所述第一双控制模块的控制端连接第一扫描线，所述第一双控制模块的第一端连接所述第一节点，所述第一双控制模块的中间节点与第一固定电位线之间存在第一电容；

[0008] 第二双控制模块，所述第二双控制模块的控制端连接第二扫描线，所述第二双控制模块的第一端连接所述第一节点，所述第二双控制模块的第二端连接所述驱动模块的第一端，所述第二双控制模块的中间节点与第二固定电位线之间存在第二电容；所述第一电容的电容量为C1，所述第二电容的电容量为C2，其中，C1和C2中的一者大于另一者。

[0009] 第二方面，本申请实施例提供一种显示面板，包括像素电路，所述像素电路包括：

[0010] 发光模块；

[0011] 驱动模块，所述驱动模块与所述发光模块串联在第一电源线和第二电源线之间，所述驱动模块用于驱动所述发光模块，所述驱动模块的控制端连接第一节点；

[0012] 第一双控制模块，所述第一双控制模块的控制端连接第一扫描线，所述第一双控制模块的第一端连接所述第一节点，所述第一双控制模块的中间节点与第一固定电位线之间存在第一电容；

[0013] 第二双控制模块，所述第二双控制模块的控制端连接第二扫描线，所述第二双控制模块的第一端连接所述第一节点，所述第二双控制模块的第二端连接所述驱动模块的第一端，所述第二双控制模块的中间节点与第二固定电位线之间存在第二电容；所述第一电容的电容量为C1，所述第二电容的电容量为C2，其中，2fF

[0014] 第三方面，本申请实施例提供一种显示装置，包括第一方面或第二方面实施例的显示面板。

[0015] 根据本申请实施例提供的显示面板及显示装置，一方面，增加了连接于第一中间节点和第一固定电位线之间的第一电容以及连接于第二中间节点与第二固定电位线之间的第二电容，在第一扫描线的信号由低电平跳变为高电平时，由于第一寄生电容的耦合作用，第一中间节点的电位存在被拉高的趋势，而第一电容是与第一固定电位线电连接的，由于第一电容的耦合作用，第一中间节点的电位存在维持不变的趋势，因此由于第一电容的存在，可以使第一中间节点的电位被拉高的幅度变小或者使第一中间节点的电位维持不变；同理，在第二扫描线的信号由低电平跳变为高电平时，由于第二寄生电容的耦合作用，第二中间节点的电位存在被拉高的趋势，而第二电容是与第二固定电位线电连接的，由于第二电容的耦合作用，第二中间节点的电位存在维持不变的趋势，因此由于第二电容的存在，可以使第二中间节点的电位被拉高的幅度变小或者使第二中间节点的电位维持不变。另一方面，第一电容的电容量C1与第二电容的电容量C2不等，也就是说，第一电容对第一中间节点的电位起到维持作用的程度与第二电容对第二中间节点的电位起到维持作用的程度不同。例如，在电流IN1‑N5小于电流IN1‑N6的情况下，可以将第一电容的电容量C1设置为大于第二电容的电容量C2，如此第一电容对第一中间节点具有更强的电位维持作用，使得第一中间节点的电位被拉高的幅度更小，也就是使得第一中间节点的电位维持在更小的负电位，从而增大电流IN1‑N5，使得电流IN1‑N5等于电流IN1‑N6，从而使得第一节点的电位能维持动态平衡；同理，在电流IN1‑N5大于电流IN1‑N6的情况下，可以将第一电容的电容量C1设置为小于第二电容的电容量C2，如此第一电容对第一中间节点具有较弱的电位维持作用，使得第一中间节点的电位被拉高的幅度较大，也就是使得第一中间节点的电位往正电位变化，从而减小电流IN1‑N5，使得电流IN1‑N5等于电流IN1‑N6，从而使得第一节点的电位能维持动态平衡。

[0016] 应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限值本申请。

附图说明

[0017] 此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理，并不构成对本申请的不当限定。

[0018] 图1示出本申请一种实施例提供的显示面板的俯视示意图；

[0019] 图2示出本申请一种实施例提供的显示面板图1中A‑A向的截面示意图；

[0020] 图3示出本申请另一种实施例提供的显示面板图1中B‑B向的截面示意图；

[0021] 图4示出本申请一种实施例提供的像素电路的电路结构示意图；

[0022] 图5示出图4的一种时序示意图；

[0023] 图6示出对比示例提供的像素电路的电路结构示意图；

[0024] 图7示出图6的一种节点电位的示意图；

[0025] 图8示出本申请一种实施例提供的显示面板的局部版图俯视结构示意图；

[0026] 图9示出图8中C‑C向的截面示意图；

[0027] 图10示出本申请另一种实施例提供的像素电路的电路结构示意图；

[0028] 图11示出本申请又一种实施例提供的像素电路的电路结构示意图；

[0029] 图12示出图10的一种时序示意图；

[0030] 图13示出图11的一种时序示意图；

[0031] 图14示出本申请另一种实施例提供的显示面板的俯视示意图；

[0032] 图15示出本申请一种实施例提供的显示装置的结构示意图。

具体实施方式

[0033] 下面将详细描述本申请的各个方面的特征和示例性实施例，为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及具体实施例，对本申请进行进一步详细描述。应理解，此处所描述的具体实施例仅被配置为解释本申请，并不被配置为限定本申请。对于本领域技术人员来说，本申请可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本申请的示例来提供对本申请更好的理解。

[0034] 需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。

[0035] 应当理解，在描述部件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将部件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。

[0036] 本申请实施例提供一种显示面板和显示装置，下面结合附图，通过具体的实施例对本申请提供的显示面板和显示装置进行详细地说明。

[0037] 本申请实施例提供的显示面板可支持低频模式和高频模式。例如，低频模式可包括小于60Hz的刷新率，例如30Hz、15Hz等。高频模式可包括大于或等于60Hz的刷新率，例如60Hz、90Hz、120Hz、144Hz等。

[0038] 如图1所示，本申请实施例提供的显示面板100包括多个像素电路10。多个像素电路10可以呈阵列分布。例如，多个像素电路10可以在相交的第一方向X和第二方向Y上呈阵列分布。示例性的，第一方向X可以是行方向，第二方向Y可以是列方向。当然，第一方向X也可以是列方向，第二方向Y也可以是行方向。

[0039] 示例性的，显示面板100还可以包括驱动芯片IC、多个级联的第一移位寄存器VSR1、多个级联的第二移位寄存器VSR2、第一电源线PVDD、数据信号线Vdata、参考电压线Vref、扫描线S(n‑1)、Sn、S(n+1)以及发光控制信号线Emit。

[0040] 各级第一移位寄存器VSR1通过扫描线与像素电路10电连接，第一移位寄存器VSR1用于向像素电路10提供扫描信号。驱动芯片IC为第一级第一移位寄存器VSR1提供第一起始信号STV1。另外，如图1所示，多个级联的第一移位寄存器VSR1中除第一级和最后一级第一移位寄存器VSR1之外，其余第一移位寄存器VSR1可以为相邻两行像素电路10提供扫描信号。此时，可以在显示面板上设置两行dummy像素电路(图1中未示出)，分别与第一移位寄存器VSR1中第一级和最后一级第一移位寄存器VSR1的扫描线对应连接，dummy像素电路可不用于显示。

[0041] 各级第二移位寄存器VSR2通过发光控制信号线Emit与相邻两行像素电路10电连接，第二移位寄存器VSR2用于向相邻两行像素电路10提供发光控制信号。驱动芯片IC为第一级第二移位寄存器VSR2提供第二起始信号STV2。

[0042] 另外，第一移位寄存器VSR1与驱动芯片IC之间以及第二移位寄存器VSR2与驱动芯片IC之间可以连接有时钟信号线(图中未示出)、高电平信号线(VGH)(图中未示出)、低电平信号线(VGL)(图中未示出)，驱动芯片IC向第一移位寄存器VSR1以及第二移位寄存器VSR2提供时钟信号、高电平信号以及低电平信号。

[0043] 例如，如图1所示，显示面板100可以包括一个第一移位寄存器VSR1以及一个第二移位寄存器VSR2，一个第一移位寄存器VSR1以及一个第二移位寄存器VSR2可以设置在显示面板100在第二方向Y上的相对两侧，一个第一移位寄存器VSR1以及一个第二移位寄存器VSR2也可以设置在同一侧。

[0044] 又例如，显示面板100也可以包括两个第一移位寄存器VSR1以及两个第二移位寄存器VSR2，扫描线的两端各自分别电连接一个第一移位寄存器VSR1，发光控制信号线Emit的两端各自分别电连接一个第二移位寄存器VSR2。

[0045] 又例如，显示面板100包括两个第一移位寄存器VSR1，其中一个第一移位寄存器VSR1通过扫描线与奇数行的像素电路电连接，另一个第一移位寄存器VSR1通过扫描线与偶数行的像素电路电连接。

[0046] 又例如，显示面板100包括两个第二移位寄存器VSR2，其中一个第二移位寄存器VSR2通过发光控制信号线与奇数行的像素电路电连接，另一个第二移位寄存器VSR2通过发光控制信号线与偶数行的像素电路电连接。

[0047] 示例性的，也可以设置能够同时产生扫描信号和发光控制信号的移位寄存器。

[0048] 为了更好的从整体上理解实施例提供的显示面板的结构，请参考图2及图3。如图2所示，显示面板可以包括显示区AA、非显示区NA，非显示NA可以包括油墨区INK。示例性的，显示面板包括基板01及设置于基板01一侧的驱动电路层02。图2还示出了平坦化层PLN、像素定义层PDL、发光元件(发光元件包括阳极RE、有机发光层OM及阴极SE)、支撑柱PS、薄膜封装层(包括第一无机层CVD1、有机层IJP及第二无机层CVD2)、光学胶层OCA、盖板CG。另外，图2还示出了第一移位寄存器VSR1、第一挡墙Bank1及第二挡墙Bank2。第一移位寄存器VSR1可设置于驱动电路层02的非显示区NA。

[0049] 像素电路10可设置于驱动电路层02内，像素电路10与发光元件的阳极RE连接。如图3所示，显示面板的驱动电路层02可包括在远离基板01方向上层叠设置的栅极金属层M1、电容金属层MC及源漏极金属层M2。栅极金属层M1与基板01之间设置有半导体层b。各金属层之间以及半导体层b与栅极金属层M1之间设置有绝缘层。示例性的，栅极金属层M1与半导体层b之间设有栅极绝缘层GI，电容金属层MC与栅极金属层M1之间设有电容绝缘层IMD，源漏极金属层M2与电容金属层MC之间设有层间介质层ILD。

[0050] 半导体层b为晶体管的有源层所在的半导体层，栅极金属层M1为晶体管的栅极所在的金属导电层，电容金属层MC为电容的其中一个极板所在的金属导电层，源漏极金属层M2为晶体管的源极和漏极所在的金属导电层。

[0051] 示例性的，扫描线以及发光控制信号线Emit可设置于栅极金属层M1。参考电压线Vref可设置于电容金属层MC，第一电源线PVDD以及数据信号线Vdata可设置于源漏极金属层M2。

[0052] 如图4所示，像素电路10包括驱动模块11、第一双控制模块12、第二双控制模块13及发光模块15。

[0053] 其中，驱动模块11与发光模块15串联在第一电源线PVDD和第二电源线PVEE之间，驱动模块11用于驱动发光模块15发光，驱动模块11的控制端连接第一节点N1。第一双控制模块12的控制端连接第一扫描线S(n‑1)，第一双控制模块12的第一端连接第一节点N1，第一双控制模块12的中间节点N5(下文称第一中间节点N5)与第一固定电位线之间存在第一电容c1。第二双控制模块13的控制端连接第二扫描线Sn，第二双控制模块13的第一端连接第一节点N1，第二双控制模块13的第二端连接驱动模块11的第一端，第二双控制模块13的中间节点N6(下文称第二中间节点N6)与第二固定电位线之间存在第二电容c2。第一电容c1的电容量为C1，第二电容c2的电容量为C2，其中，C1和C2中的一者大于另一者。

[0054] 第一固定电位线及第二固定电位线用于提供恒定电位。示例性的，第一固定电位线及第二固定电位线可用于提供恒定的正电位或负电位。第一固定电位线及第二固定电位线提供的电位可以相同也可以不同。

[0055] 示例性的，发光模块15包括至少一个发光元件D，发光元件可以为有机发光二极管(Organic Light‑Emitting Diode，OLED)。

[0056] 示例性的，第一双控制模块12、第二双控制模块13可以均包括双栅晶体管，以第一双控制模块12包括第一双栅晶体管T1，第二双控制模块13包括第二双栅晶体管T2，第一双栅晶体管T1包括串联的第一子晶体管T11和第二子晶体管T12，第二双栅晶体管T2包括串联的第三子晶体管T21和第四子晶体管T22为例进行解释，第一中间节点N5为第一子晶体管T11的和第二子晶体管T12之间的连接点，第二中间节点N6为第三子晶体管T21的和第四子晶体管T22之间的连接点。

[0057] 示例性的，第一子晶体管T11的第二极和第二子晶体管T12的第一极连接于第一中间节点N5，第三子晶体管T21的第二极和第四子晶体管T22的第一极连接于第二中间节点N6，第一子晶体管T11的第二极和第二子晶体管T12的第一极以及第一中间节点N1与第一双栅晶体管T1的两个栅极之间构成第一寄生电容，第三子晶体管T21的第二极和第四子晶体管T22的第一极以及第二中间节点N2与第二双栅晶体管T2的两个栅极之间构成第二寄生电容。

[0058] 第一扫描线S(n‑1)控制第一双栅晶体管T1的导通或关断，第二扫描线Sn控制第二双栅晶体管的导通或关断。

[0059] 以下实施例以像素电路10中的第一双栅晶体管T1、第二双栅晶体管T2均为P型晶体管为例进行说明，对于P型晶体管，控制其导通的电平为低电平，控制其截止的电平为高电平。

[0060] 如图5所示，像素电路10的驱动过程可以包括复位阶段、数据写入阶段及发光阶段。在复位阶段，第一扫描线S(n‑1)提供低电平信号，第一双栅晶体管T1导通。在数据写入阶段，第二扫描线Sn提供低电平信号，第二双栅晶体管T2导通。在发光阶段，发光控制信号线Emit提供低电平信号，驱动模块11产生的驱动电流传输至发光模块15，发光模块15发光。

[0061] 申请人发现，如图6所示，图6与图4的不同之处在于像素电路10不包括第一电容和第二电容。参考图6和图7，在第一扫描线S(n‑1)的信号由低电平跳变为高电平时，第一双栅晶体管T1的栅极电位也由低电平跳变为高电平，由于第一寄生电容的耦合作用，第一中间节点N5的电位相应升高，比如由‑3V变化为3V。同理，在第二扫描线Sn的信号由低电平跳变为高电平时，第二双栅晶体管T2的栅极电位也由低电平跳变为高电平，由于第二寄生电容的耦合作用，第二中间节点N6的电位相应升高，比如由2V变化为7V。在发光阶段，存在第一中间节点N5和第二中间节点N6的电位高于第一节点N1的电位(即驱动模块11的控制端电位)的情况，第一中间节点N5和第二中间节点N6向驱动模块11的控制端漏电，抬升驱动模块11的控制端的电位，从而影响发光模块15的亮度，导致显示面板出现画面闪烁的问题。

[0062] 而本申请实施例中，增加了连接于第一中间节点N5和第一固定电位线之间的第一电容c1以及连接于第二中间节点N6与第二固定电位线之间的第二电容c2，在第一扫描线S(n‑1)的信号由低电平跳变为高电平时，由于第一寄生电容的耦合作用，第一中间节点N5的电位存在被拉高的趋势，而第一电容c1是与第一固定电位线电连接的，由于第一电容c1的耦合作用，第一中间节点N5的电位存在维持不变的趋势，因此由于第一电容c1的存在，可以使第一中间节点N5的电位被拉高的幅度变小或者使第一中间节点N5的电位维持不变；同理，在第二扫描线Sn的信号由低电平跳变为高电平时，由于第二寄生电容的耦合作用，第二中间节点N6的电位存在被拉高的趋势，而第二电容c2是与第二固定电位线电连接的，由于第二电容c2的耦合作用，第二中间节点N6的电位存在维持不变的趋势，因此由于第二电容c2的存在，可以使第二中间节点N6的电位被拉高的幅度变小或者使第二中间节点N6的电位维持不变。

[0063] 如图4所示，申请人发现，由于第一电容c1以及第二电容c2对电位起到维持作用，在发光阶段，第一双控制模块12及第二双控制模块13均处于截止状态，由于第一中间节点N5的电位低于第一节点N1的电位，第二中间节点N6的电位高于第一节点N1的电位，第一节点N1与第一中间节点N5及第二中间节点N6之间均存在电位差，因此在发光阶段，第一双控制模块12及第二双控制模块13会出现漏电流的问题，具体的，电流IN1‑N6从第一节点N1流向第一中间节点N5，电流IN1‑N6从第二中间节点N6流向第一节点N1，在电流IN1‑N5等于电流IN1‑N6的情况下，第一节点N1的电位才能维持动态平衡。

[0064] 而本申请实施例中，第一电容c1的电容量C1与第二电容c2的电容量C2不等，也就是说，第一电容c1对第一中间节点N5的电位起到维持作用的程度与第二电容c2对第二中间节点N6的电位起到维持作用的程度不同。例如，在电流IN1‑N5小于电流IN1‑N6的情况下，可以将第一电容c1的电容量C1设置为大于第二电容c2的电容量C2，如此第一电容c1对第一中间节点N5具有更强的电位维持作用，使得第一中间节点N5的电位被拉高的幅度更小，也就是使得第一中间节点N5的电位维持在更小的负电位，从而增大电流IN1‑N5，使得电流IN1‑N5等于电流IN1‑N6，从而使得第一节点N1的电位能维持动态平衡；同理，在电流IN1‑N5大于电流IN1‑N6的情况下，可以将第一电容c1的电容量C1设置为小于第二电容c2的电容量C2，如此第一电容c1对第一中间节点N5具有较弱的电位维持作用，使得第一中间节点N5的电位被拉高的幅度较大，也就是使得第一中间节点N5的电位往正电位变化，从而减小电流IN1‑N5，使得电流IN1‑N5等于电流IN1‑N6，从而使得第一节点N1的电位能维持动态平衡。

[0065] 因此根据本申请实施例，能够维持第一节点N1的电位，以解决显示面板在低频模式下较易出现闪烁的问题。

[0066] 示例性的，用于显示的每行像素电路10均至少对应连接有第一扫描线和第二扫描线。

[0067] 在一些可选的实施例中，第一电容c1的电容量C1、第二电容c2的电容量C2可以设置为：0fF(飞法)

[0068] 第一电容c1、第二电容c2也相当于像素电路10的寄生电容，在第一电容c1的电容量、第二电容c2的电容量较大的情况下，会对驱动模块的控制端的充电产生负面影响，例如会导致驱动模块的控制端的充电速度较慢，而将第一电容c1的电容量、第二电容c2的电容量均设置为在0飞法～8飞法之间时，可以避免对驱动模块的控制端的充电产生负面影响，例如避免导致驱动模块的控制端的充电速度较慢。

[0069] 在一些可选的实施例中，将第一电容c1的电容量、第二电容c2的电容量均设置为在0飞法～8飞法的情况下，可以进一步将第一电容c1的电容量C1、第二电容c2的电容量C2设置为：4fF≤C1+C2≤8fF。

[0070] 将第一电容c1的电容量C1、第二电容c2的电容量C2设置为4fF≤C1+C2≤8fF，在能够维持第一节点N1的电位，以解决显示面板在低频模式下较易出现闪烁的问题的同时，能够更好的避免对驱动模块的控制端的充电产生负面影响，例如更好的避免导致驱动模块的控制端的充电速度较慢。

[0071] 第一中间节点N5与第一节点N1的电位差越小，则第一中间节点N5与第一节点N1之间的漏电流会越小，同理第二中间节点N6与第一节点N1的电位差越小，则第二中间节点N6与第一节点N1之间的漏电流会越小。申请人发现，可以通过设置第一电容c1的电容量C1、第二电容c2的电容量C2的配比，例如将第一电容c1的电容量C1、第二电容c2的电容量C2差值控制在一个较小的范围，使得第一中间节点N5与第二中间节点N6的电位变化量接近，从而保证第一中间节点N5与第一节点N1的电位差以及第二中间节点N6与第一节点N1的电位差均在一个较小的范围，从而使电流IN1‑N5与电流IN1‑N6的电流大小趋于一致且方向相反。

[0072] 具体地，在一些可选的实施例中，第一电容c1的电容量C1、第二电容c2的电容量C2的配比可以设置为：0<∣C1‑C2∣/∣C1+C2∣≤1/3，按照上述方式设置第一电容c1的电容量C1、第二电容c2的电容量C2的配比，可以使第一中间节点N5与第一节点N1的电位差以及第二中间节点N6与第一节点N1的电位差均在一个较小的范围，从而使电流IN1‑N5与电流IN1‑N6的电流大小趋于一致且方向相反，进而使第一节点N1的电位维持动态平衡的问题。

[0073] 在一些可选的实施例中，在0<∣C1‑C2∣/∣C1+C2∣≤1/3的情况下，第一电容c1的电容量C1、第二电容c2的电容量C2的范围可以为：2fF≤C1≤4fF，且2fF≤C2≤4fF。

[0074] 例如，C1＝2fF，C2＝1fF，又例如，C1＝1fF，C2＝2fF，又例如，C1＝4fF，C2＝2fF，又例如，C1＝2fF，C2＝4fF，又例如，C1＝3fF，C2＝2fF，又例如，C1＝2fF，C2＝3fF，又例如，C1＝4fF，C2＝3fF，又例如，C1＝3fF，C2＝4fF，等。

[0075] 第一节点N1在发光阶段的初始阶段的电位为a，申请人发现，可以通过设置第一电容c1的电容量C1、第二电容c2的电容量C2的配比，例如将第一电容c1的电容量C1设置得较大，而第二电容c2的电容量C2设置得较小，从而使第一中间节点N5的电位较第一节点N1的电位低合适的值c，使第二中间节点N6的电位较第一节点N1的电位高合适的值b，从而使电流IN1‑N5与电流IN1‑N6的电流大小趋于一致且方向相反，从而使第一节点N1的电位变化较小。

[0076] 具体地，第一电容c1的电容量C1、第二电容c2的电容量C2的配比可以为：2/3≤∣C1‑C2∣/∣C1+C2∣<1。按照上述方式设置第一电容c1的电容量C1、第二电容c2的电容量C2的配比，可以使第一中间节点N5的电位较第一节点N1的电位低合适的值，使第二中间节点N6的电位较第一节点N1的电位高合适的值，即，易于实现差值c与差值b的值相同或者相近，从而使电流IN1‑N5与电流IN1‑N6的电流大小趋于一致且方向相反，从而使第一节点N1的电位变化较小。

[0077] 在一些可选的实施例中，在2/3≤∣C1‑C2∣/∣C1+C2∣<1的情况下，第一电容c1的电容量C1、第二电容c2的电容量C2的范围可以为：5fF≤C1<7fF，且0fF

[0078] 例如，C1＝5fF，C2＝1fF，又例如，C1＝1fF，C2＝5fF，又例如，C1＝6fF，C2＝1fF，又例如，C1＝1fF，C2＝6fF，又例如，C1＝5fF，C2＝0.5fF，又例如，C1＝0.5fF，C2＝5fF，等等。

[0079] 在一些可选的实施例中，请结合参考图4和图5，像素电路10的工作过程包括第一时刻t1。在第一时刻t1，第一双控制模块12的中间节点N5的电位高于第一节点N1的电位，且第一节点N1的电位高于第二双控制模块13的中间节点N6的电位。如此，即使第一双控制模块12、第二双控制模块13与第一节点N1之间存在漏电流，电流方向也是由中间节点N5流向第一节点N1，且由第一节点N1流向中间节点N6，也就是说，中间节点N5向第一节点N1充电，而第一节点N1向中间节点N6放电，如此避免中间节点N5和中间节点N6同时向第一节点N1充电或者第一节点N1同时向中间节点N5和中间节点N6放电，进而使第一节点N1的电位维持动态平衡。

[0080] 或者，在第一时刻t1，第一双控制模块12的中间节点N5的电位低于第一节点N1的电位，且第一节点N1的电位低于第二双控制模块13的中间节点N6的电位。同理，即使第一双控制模块12、第二双控制模块13与第一节点N1之间存在漏电流，电流方向也是由第一节点N1流向中间节点N5，且由中间节点N6流向第一节点N1，也就是说，第一节点N1向中间节点N5放电，而中间节点N6向第一节点N1充电，如此避免中间节点N5和中间节点N6同时向第一节点N1充电或者第一节点N1同时向中间节点N5和中间节点N6放电，进而使第一节点N1的电位维持动态平衡。

[0081] 在一些可选的实施例中，第一电容c1和第二电容c2可以配置为在第一时刻t1使得第一电位差ΔC1与第二电位差ΔC2之间的差值的绝对值小于2V，第一电位差ΔC1为第一节点N1与第一双控制模块12的中间节点N5之间的电位差，第二电位差ΔC2为第二双控制模块13的中间节点N6与第一节点N1之间的电位差。如此能够避免中间节点N5向第一节点N1进行充电的充电量过大，且避免第一节点N1向中间节点N6进行放电的放电量过大，或者避免第一节点N1向中间节点N5进行放电的放电量过大，且避免中间节点N6向第一节点N1进行充电的充电量过大，从而更好的使第一节点N1的电位维持动态平衡。

[0082] 示例性的，第一电容c1和第二电容c2可以配置为在第一时刻使得第一电位差ΔC1与第二电位差ΔC2之间的差值的绝对值可以小于等于1V。例如，第一电位差ΔC1可以小于等于2V，第二电位差ΔC2可以小于等于3V。

[0083] 在一些可选的实施例中，请继续参考图4和图5，像素电路10的工作过程包括复位阶段、数据写入阶段和发光阶段。数据写入阶段在复位阶段和发光阶段之间。在复位阶段，第一扫描线S(n‑1)提供的信号控制第一双控制模块12导通；在数据写入阶段，第二扫描线Sn提供的信号控制第二双控制模块13导通；在发光阶段，第一扫描线S(n‑1)提供的信号控制第一双控制模块12截止，第二扫描线Sn提供的信号控制第二双控制模块13截止，驱动模块11根据第一节点N1的电位驱动发光模块15；其中，第一时刻t1位于数据写入阶段之后。图5中以第一双控制模块12及第二双控制模块13在低电平信号下导通，在高电平信号下截止，这并不用于限定本申请。

[0084] 在数据写入阶段之后，即会进入发光阶段，如果第一节点N1的电位在发光阶段无法维持稳定，将会影响发光模块15的亮度，导致显示面板出现画面闪烁的问题，本申请实施例中，由于第一时刻位于数据写入阶段之后，而在第一时刻，第一节点N1的电位能更好的维持动态平衡，因此能够避免影响发光模块15的亮度，进而避免导致显示面板出现画面闪烁的问题。

[0085] 示例性的，第一阶段t1可以位于发光阶段的初期。仍以第一双控制模块12及第二双控制模块13在低电平信号下导通为例进行解释，如图4和图5，由于第一电容c1和第二电容c2具有使电位保持不变的维持力，使得第一双控制模块12的中间节点N5的电位低于第一节点N1的电位，第二双控制模块13的中间节点N6的电位高于第一节点N1的电位，电流方向是由第一节点N1流向中间节点N5，且由中间节点N6流向第一节点N1，也就是说，第一节点N1向中间节点N5放电，而中间节点N6向第一节点N1充电，进而使第一节点N1的电位维持动态平衡。而如图6所示，在未设置第一电容c1和第二电容c2的情况下，第一扫描线S(n‑1)的信号由低电平跳变为高电平时，由于第一寄生电容的耦合作用，第一中间节点N5的电位相应升高，第二扫描线Sn的信号由低电平跳变为高电平时，由于第二寄生电容的耦合作用，第二中间节点N6的电位相应升高，导致在发光阶段的初期，中间节点N5、N6的电位均高于第一节点N1，电流是由中间节点N5流向第一节点N1，且由中间节点N6流向第一节点N1，也就是说，中间节点N5、N6均向第一节点N1充电，第一节点N1电位被抬升，影响发光模块15的亮度。

[0086] 在一些可选的实施例中，如图4所示，第一双控制模块12包括第一双栅晶体管T1，第二双控制模块13包括第二双栅晶体管T2，第一双栅晶体管T1的栅极连接第一扫描线S(n‑1)，第一双栅晶体管T1的源漏极中的一极连接第一节点N1。第二双栅晶体管T2的栅极连接第二扫描线Sn，第二双栅晶体管T2的源漏极中的一极连接第一节点N1，第二双栅晶体管T2的源漏极中的另一极连接驱动模块11的第一端。

[0087] 如图8所示，第一双栅晶体管T1的有源层b1可以复用为第一电容c1的第一极板c11。第二双栅晶体管T2的有源层b2可以复用为第二电容c2的第一极板c21。示例性的，仍以第一双栅晶体管T1包括串联的第一子晶体管T11和第二子晶体管T12，第二双栅晶体管T2包括串联的第三子晶体管T21和第四子晶体管T22为例进行解释，第一中间节点N5为第一子晶体管T11的和第二子晶体管T12之间的连接点，第二中间节点N6为第三子晶体管T21的和第四子晶体管T22之间的连接点。例如，第一子晶体管T11的第二极和第二子晶体管T12的第一极连接于第一中间节点N5，第三子晶体管T21的第二极和第四子晶体管T22的第一极连接于第二中间节点N6。

[0088] 示例性的，第一子晶体管T11的第二极、第二子晶体管T12的第一极及第一中间节点N5均位于半导体层b且均包括半导体材料。第一双栅晶体管T1的有源层b1包括第一子晶体管T11的第二极、第二子晶体管T12的第一极及第一中间节点N5。第三子晶体管T21的第二极、第四子晶体管T22的第一极及第二中间节点N6均位于半导体层b且均包括半导体材料。第二双栅晶体管T2的有源层b2包括第三子晶体管T21的第二极、第四子晶体管T22的第一极及第二中间节点N6。

[0089] 为了更好的说明有源层如何复用为电容的极板，以第一双栅晶体管T1为例，如图9所示，第一双栅晶体管T1的有源层b1可包括重掺杂区PD和两个轻掺杂区CHD，其中每个轻掺杂区两侧均设置有重掺杂区PD，两个轻掺杂区CHD之间的重掺杂区PD可以连为一体。

[0090] 在垂直于基板01的方向上，两个轻掺杂区CHD分别与栅极g11、g12交叠，栅极g11为第一子晶体管T11的栅极，g12为第二子晶体管T12的栅极。可以理解的是，两个轻掺杂区CHD分别为第一子晶体管T11以及第二子晶体管T12的沟道区，重掺杂区PD为第一子晶体管T11以及第二子晶体管T12的源区和漏区。第一子晶体管T11的源区和漏区可以分别作为第一子晶体管T11源极s11和漏极d11，第二子晶体管T12的源区和漏区可以分别作为第二子晶体管T12源极s12和漏极d12。示例性的，在垂直于基板01的方向上，第一扫描线S(n‑1)与两个轻掺杂区CHD交叠，第一扫描线S(n‑1)与两个轻掺杂区CHD交叠的部分即为第一子晶体管T11的栅极g11、第二子晶体管T12的栅极g12。

[0091] 其中，第一中间节点N5位于两个轻掺杂区CHD之间的重掺杂区PD上，具体的，两个轻掺杂区CHD之间的重掺杂区PD复用为第一电容c1的第一极板c11。

[0092] 第二双栅晶体管T2的有源层复用为第二电容c2的第一极板可以同理，在此不再详细赘述。

[0093] 本申请实施例中，通过将第一双栅晶体管T1的有源层、第二双栅晶体管T2的有源层分别复用为第一电容c1、第二电容c2的第一极板，如此可不必额外的设置第一电容c1、第二电容c2的第一极板，能够简化显示面板结构，降低成本。

[0094] 如图1和图4所示，显示面板100包括参考电压线Vref，第一双控制模块12连接在第一节点N1和参考电压线Vref之间，第一双控制模块12用于将参考电压线Vref的参考电压传输至第一节点N1。可以理解为，第一双控制模块12用于重置第一节点N1的电位，也就是重置驱动模块11的控制端的电位。另外，第二双控制模块13用于对驱动模块11的阈值电压进行补偿。

[0095] 示例性的，第一电源线PVDD用于提供电源电压，第一电源线PVDD上的电压可以为正电压，比如4.6V。第二电源线PVEE上的电压可以为负电压，比如‑2.5V。参考电压线Vref用于提供重置电压信号，参考电压线Vref上的电压可以为负电压，比如‑3.5V。另外，第一扫描线及第二扫描线传输的扫描信号的高电平可以是8V，低电平可以是‑7V。发光控制信号线传输的发光控制信号的高电平可以是8V，低电平可以是‑7V。

[0096] 在一些可选的实施例中，第一电源线PVDD、第二电源线PVEE和参考电压线Vref中的一者可以作为第一固定电位线。和/或，第一电源线PVDD、第二电源线PVEE和参考电压线Vref中的一者可以作为第二固定电压线。

[0097] 本申请实施例中，通过将第一电源线PVDD、第二电源线PVEE和参考电压线Vref中的一者作为第一固定电位线和/或第二固定电压线，可以不必额外设置固定电位线以作为第一固定电位线和/或第二固定电压线，可以简化显示面板结构，降低成本。

[0098] 在一些可选的实施例中，如图2或图3，显示面板100包括基板01。在垂直于基板01的方向上，第一固定电位线与第一双栅晶体管T1的有源层交叠。在垂直于基板01的方向上，第二固定电位线与第二双栅晶体管T2的有源层交叠。请参考图8，图8中以第一电源线PVDD作为第一固定电位线和第二固定电位线为例进行解释，第一电源线PVDD可以包括本体部P0以及第一分支部P1和第二分支部P2，这里，第一分支部P1和第二分支部P2均与本体部P0电连接，也就是说，第一分支部P1以及第二分支部P2传输的信号电位均与本体部P0传输的信号电位相同。第一分支部P1与第一双栅晶体管T1的有源层b1交叠，第二分支部P2与第二双栅晶体管T2的有源层b2交叠。可以理解的是，第一分支部P1复用为第一电容c1的第二极板C12，第二分支部P2复用为第二电容c2的第二极板C22，也就是说，第一固定电位线与第一双栅晶体管T1的有源层交叠的部分复用为第一电容c1的第二极板C12，第二固定电位线与第二双栅晶体管T2的有源层交叠的部分复用为第二电容c2的第二极板C22，可以不必额外设置第一电容及第二电容的第二极板，可以简化显示面板结构，降低成本。

[0099] 示例性的，第一电源线PVDD的本体部P0可以位于源漏极金属层M2，第一分支部P1和第二分支部P2可以位于电容金属层MC，第一分支部P1和第二分支部P2通过过孔与第一电源线PVDD的本体部P0连接。

[0100] 图8仅以第一电源线PVDD作为第一固定电位线和第二固定电位线为例，在参考电压线Vref作为第一固定电位线和/或第二固定电位线的情况下，也可以将参考电压线Vref设置为包括本体部以及与第一双栅晶体管T1的有源层和/或第二双栅晶体管T2的有源层分别交叠的分支部。示例性的，参考电压线Vref的本体部和分支部可以均位于电容金属层M2。

[0101] 在一些可选的实施例中，第一固定电位线和第二固定电位线用于提供相同的电位。例如第一固定电位线和第二固定电位线可用于提供相同的正电位或相同的负电位。第一电源线PVDD可同时作为第一固定电位线和第二固定电位线，或者，参考电压线Vref可同时作为第一固定电位线和第二固定电位线，或者第二电源线PVEE可同时作为第一固定电位线和第二固定电位线。在第一固定电位线和第二固定电位线提供的电位相同的情况下，能够较容易的控制第一电容c1和第二电容c2的电容量。

[0102] 当然，在另一些可选的实施例中，第一固定电位线和第二固定电位线分别用于提供不同的电位。例如，第一电源线PVDD作为第一固定电位线，参考电压线Vref或第二电源线PVEE作为第二固定电位线。

[0103] 在一些可选的实施例中，如图10或图11所示，像素电路10还包括数据写入模块16、复位模块17、发光控制模块14及存储模块18，发光控制模块14包括第一发光控制模块141和第二发光控制模块142。

[0104] 具体的，驱动模块11包括第一晶体管T1’，第一晶体管T1’的栅极连接第一节点N1。

[0105] 第一发光控制模块141包括第二晶体管T2’，第二晶体管T2’的第一极连接第一电源线PVDD，第二晶体管T2’的第二极连接第一晶体管T1’的第一极，第二晶体管T2’的栅极连接发光控制信号线Emit。第二发光控制模块142包括第三晶体管T3，第三晶体管T3的第一极连接第一晶体管T1’的第二极，第三晶体管T3的第二极连接发光模块15，第三晶体管T3的栅极连接发光控制信号线Emit。数据写入模块16包括第四晶体管T4，第四晶体管T4的第一极连接数据信号线Vdata，第四晶体管T4的第二极连接第一晶体管T1’的第一极，第四晶体管T4的栅极连接第二扫描线Sn或第三扫描线Sr。复位模块17包括第五晶体管T5，第五晶体管T5的第一极连接参考电压线Vref，第五晶体管T5的第二极连接发光模块15，第五晶体管T5的栅极连接第三扫描线Sr。第一双控制模块12包括第一双栅晶体管T1，第一双栅晶体管T的第一极连接参考电压线Vref，第一双栅晶体管T1的第二极连接第一节点N1，第一双栅晶体管T1的栅极连接第一扫描线S(n‑1)。第二双控制模块13包括第二双栅晶体管T2，第二双栅晶体管T2的第一极连接第一晶体管T1’的第二极，第二双栅晶体管T2的第二极连接第一节点N1，第二双栅晶体管T2的栅极连接第二扫描线Sn。发光模块15包括发光二极管D，发光二极管D的第一电极连接第三晶体管T3的第二极和第五晶体管T5的第二极，发光二极管D的第二电极连接第二电源线PVEE。存储模块18包括存储电容Cst，存储电容Cst的第一极板连接第一电源线PVDD，存储电容Cst的第二极板连接第一节点N1。

[0106] 发光二极管D的第一电极可以为阳极，发光二极管D的第二电极可以为阴极。

[0107] 示例性的，第二扫描线Sn可以复用为第三扫描线Sr，即第三扫描线Sr上的信号与第二扫描线Sn上的信号可以相同。

[0108] 为了更清楚的说明像素电路10的工作过程，以下以第二扫描线Sn复用为第三扫描线Sr，像素电路的各晶体管均为P型晶体管为例进行说明，结合参考图5和图10，在复位阶段，第一扫描线S(n‑1)提供低电平，第一双栅晶体管T1导通，重置第一晶体管T1’的栅极电位。在数据写入阶段，第二扫描线Sn提供低电平信号，第四晶体管T4及第二双栅晶体管T2导通，数据信号线Vdata上的数据信号写到第一晶体管T1’的栅极，且对第一晶体管T1’的阈值电压进行补偿；且第五晶体管T5导通，重置发光二极管的第一电极的电位。在发光阶段，发光控制信号线Emit提供低电平信号，第二晶体管T2’、第三晶体管T3导通，第一晶体管T1’产生的驱动电流传输至发光二极管，发光二极管发光。

[0109] 第三扫描线Sr的信号与第二扫描线Sn的信号可以不同，也就是说，可以单独控制第三扫描线Sr的信号。

[0110] 以下以第三扫描线Sr的信号与第二扫描线Sn的信号不同，且第四晶体管T4的栅极连接第二扫描线Sn为例，具体的，以像素电路的各晶体管均为P型晶体管为例进行说明，请结合参考图10和图12，在复位阶段，第一扫描线S(n‑1)提供低电平，第一双栅晶体管T1导通，重置第一晶体管T1’的栅极电位。在数据写入阶段，第二扫描线Sn提供低电平信号，第四晶体管T4及第二双栅晶体管T2导通，数据信号线Vdata上的数据信号写到第一晶体管T1’的栅极，且对第一晶体管T1’的阈值电压进行补偿；且第三扫描线Sr提供低电平，第五晶体管T5导通，重置发光二极管的第一电极的电位。在发光阶段，发光控制信号线Emit提供低电平与高电平交替的信号，且第三扫描线Sr提供低电平与高电平交替的信号，且发光控制信号线Emit提供低电平时，第三扫描线Sr提供高电平，发光控制信号线Emit提供高电平时，第三扫描线Sr提供低电平，且发光控制信号线Emit的高电平时长大于等于第三扫描线Sr的低电平时长，发光控制信号线Emit提供低电平时，第二晶体管T2’、第三晶体管T3导通，第一晶体管T1’产生的驱动电流传输至发光二极管，发光二极管发光，第三扫描线Sr提供低电平时第五晶体管T5导通，重置发光二极管的第一电极的电位。可以理解的是，在发光阶段，第五晶体管T5多次导通从而多次对发光二极管的第一电极的电位进行重置，进而进一步改善显示面板在低频显示模式下交易出现闪烁的问题。

[0111] 以下以第三扫描线Sr的信号与第二扫描线Sn的信号不同，且第四晶体管T4的栅极连接第三扫描线Sr为例进行说明，显示面板的工作过程可以包括数据写入帧和保持帧。数据信号线Vdata可以提供数据信号和调节电压。在数据写入帧，像素电路执行数据写入阶段和发光阶段，在数据写入阶段，数据写入模块16与第二双栅晶体管T2开启，数据写入模块写入数据信号；在保持帧，像素电路执行复位调节阶段和发光阶段，在复位调节阶段，数据写入模块16开启，第二双栅晶体管T2关断，数据写入模块写入调节电压，用于调整驱动晶体管的偏置状态。

[0112] 具体的，以像素电路的各晶体管均为P型晶体管为例进行说明，结合参考图11和图13，在数据写入帧Z1，像素电路执行复位阶段T1、数据写入阶段T2和发光阶段T3。复位阶段T1位于数据写入阶段T2之前，在复位阶段T1，第一双栅晶体管T1开启，对第一晶体管T1’的栅极进行复位，以保证显示面板在执行数据写入帧Z1时，能够向第一晶体管T1’的栅极写入准确的数据电压。在数据写入阶段T2，数据写入模块16与第二双栅晶体管T2开启，将数据信号写入第一晶体管T1’的栅极，第二双栅晶体管T2对第一晶体管T1’的阈值电压进行补偿。
具体的，数据写入模块16在第三扫描线Sr的信号的控制下开启，将数据信号线Vdata提供的信号写入第一晶体管T1’的源极，第二双栅晶体管T2在第二扫描线Sn的信号控制下开启，将第一晶体管T1’的漏极的电压提供给第一晶体管T1’的栅极。在发光阶段T3，发光控制模块
14在发光控制信号线Emit的信号的控制下开启，将第一晶体管T1’产生的驱动电流提供给发光二极管D。

[0113] 在保持帧Z2，像素电路执行复位调节阶段T4和发光阶段T3。在复位调节阶段T4，数据写入模块16开启，第二双栅晶体管T2关断，数据写入模块16写入调节电压VJ，用于调整第一晶体管T1’的偏置状态。具体的，数据写入模块16在第三扫描线Sr的信号的控制下开启，将数据信号线Vdata通过的调节电压VJ写入到第一晶体管T1’的源极，以调整第一晶体管T1’的偏置状态。像素电路在保持帧Z2中的发光阶段T3的工作过程与其在数据写入帧Z1中的发光阶段T3的工作过程相同。

[0114] 在发光二极管D发光的初期有一个亮度上升的过程，亮度上升的速度与第一晶体管T1’的偏置状态相关。

[0115] 在数据写入帧Z1包括对第一晶体管T1’的栅极进行复位的阶段，将参考电压线Vref的电压信号VR提供给第一晶体管T1’的栅极后，开始对第一晶体管T1’的偏置状态产生影响。在数据写入阶段T2的初期，第一晶体管T1’的栅极电压为VR；第一晶体管T1’的源极的电压维持上一阶段发光时的电压，其接近第一电源线PVDD提供的电压VP；所以此时，第一晶体管T1’的栅极相对于源极的电压Vgs1＝VR‑VP。

[0116] 在本申请提供的显示面板工作时包括保持帧Z2，保持帧Z2包括复位调节阶段T4，在复位调节阶段T4数据写入模块16向第一晶体管T1’的源极写入调节电压VJ，则在此阶段，第一晶体管T1’的源极的电压接近于VJ，而第一晶体管T1’的栅极维持上一发光阶段的电位，则第一晶体管T1’的栅极电压接近于VData+Vth，VData为数据电压。则此时第一晶体管T1’的栅极相对于源极的电压Vgs2＝VData+Vth‑VJ。本申请中通过对调节电压VJ进行控制，以调整第一晶体管T1’的偏置状态，能够减小Vgs2与Vgs1之间的差异，使得Vgs2与Vgs1相接近。相当于在复位调节阶段T4向第一晶体管T1’的源极写入调节电压VJ以模拟在数据写入帧Z1中第一晶体管T1’的偏置状态，以降低在保持帧Z2中发光二极管D的亮度上升速度，使得保持帧Z2中发光元件的亮度上升速度和数据写入帧Z1中发光元件的亮度上升速度趋于一致，改善显示画面闪烁问题。

[0117] 在一些可选的实施例中，VP＝4.6V，6V≤VJ≤8V。设置VP大于VP，且VJ不会过大，避免功耗过大。

[0118] 另外，图12以及图13以第三扫描线Sr在数据写入阶段T2提供低电平，在复位阶段T1提供高电平为例，可以理解的是，第三扫描线Sr也可以是在数据写入阶段T2提供高电平，在复位阶段T1提供低电平，本申请对此不作限定。

[0119] 在一些可选的实施例中，第一晶体管T1’、第二晶体管T2、第四晶体管T4、第一双栅晶体管T1、第二双栅晶体管T2、第三晶体管T3和第五晶体管T5均为P型晶体管。各晶体管的类型均相同的情况下，可以降低显示面板的工艺制备难度。

[0120] 在一些可选的实施例中，第一晶体管T1’、第二晶体管T2、第四晶体管T4、第一双栅晶体管T1、第二双栅晶体管T2、第三晶体管T3和第五晶体管T5的有源层的材料均包括多晶硅。例如第一晶体管T1’、第二晶体管T2、第四晶体管T4、第一双栅晶体管T1、第二双栅晶体管T2、第三晶体管T3和第五晶体管T5的有源层的材料均包括低温多晶硅(Low Temperature Poly‑Silicon，LTPS)。多晶硅晶体管的迁移率相对较大，能够提高像素电路的驱动能力。

[0121] 在一些可选的实施例中，如图14所示，显示面板100包括多级第一移位寄存器VSR1、多级第二移位寄存器VSR2以及多级第三移位寄存器VSR3。图14所示的第一移位寄存器VSR1、第二移位寄存器VSR2可以和上文图1所示的第一移位寄存器VSR1、第二移位寄存器VSR2相同，在此不再赘述。

[0122] 每级第三移位寄存器VSR3向单独一行像素电路10提供扫描信号。示例性的，第三移位寄存器VSR3可通过第三扫描线Sr与像素电路10中的第四晶体管T4的第五晶体管T5的栅极电连接。驱动芯片IC为第三移位寄存器VSR3提供第三起始信号STV3。

[0123] 另外，第三移位寄存器VSR3与驱动芯片IC之间可以连接有时钟信号线(图中未示出)、高电平信号线(VGH)(图中未示出)、低电平信号线(VGL)(图中未示出)，驱动芯片IC向第三移位寄存器VSR3提供时钟信号、高电平信号以及低电平信号。

[0124] 例如，如图14所示，显示面板100可以包括一个第一移位寄存器VSR1、一个第二移位寄存器VSR2以及一个第三移位寄存器VSR3，一个第一移位寄存器VSR1、一个第二移位寄存器VSR2以及一个第三移位寄存器VSR3可以设置在显示面板100在第二方向Y上的相对两侧，一个第一移位寄存器VSR1、一个第二移位寄存器VSR2以及一个第三移位寄存器VSR3也可以设置在同一侧。

[0125] 又例如，显示面板100也可以包括两个第一移位寄存器VSR1、两个第二移位寄存器VSR2以及两个第三移位寄存器VSR3，第一扫描线及第二扫描线的两端各自分别电连接一个第一移位寄存器VSR1，发光控制信号线Emit的两端各自分别电连接一个第二移位寄存器VSR2，第三扫描线的两端各自分别电连接一个第三移位寄存器VSR3。

[0126] 在一些可选的实施例中，请参考图1和图4，本申请实施例还提供一种显示面板，显示面板包括像素电路，该像素电路与上述实施例的像素电路10的相同之处不再赘述，不同之处在于，第一电容的电容量C1、第二电容的电容量C2可以设置为：2fF

[0127] 本申请实施例中，一方面，增加了连接于第一中间节点N5和第一固定电位线之间的第一电容c1以及连接于第二中间节点N6与第二固定电位线之间的第二电容c2，在第一扫描线S(n‑1)的信号由低电平跳变为高电平时，由于第一寄生电容的耦合作用，第一中间节点N5的电位存在被拉高的趋势，而第一电容c1是与第一固定电位线电连接的，由于第一电容c1的耦合作用，第一中间节点N5的电位存在维持不变的趋势，因此由于第一电容c1的存在，可以使第一中间节点N5的电位被拉高的幅度变小或者使第一中间节点N5的电位维持不变；同理，在第二扫描线Sn的信号由低电平跳变为高电平时，由于第二寄生电容的耦合作用，第二中间节点N6的电位存在被拉高的趋势，而第二电容c2是与第二固定电位线电连接的，由于第二电容c2的耦合作用，第二中间节点N6的电位存在维持不变的趋势，因此由于第二电容c2的存在，可以使第二中间节点N6的电位被拉高的幅度变小或者使第二中间节点N6的电位维持不变。另一方面，第一电容c1的电容量C1与第二电容c2的电容量C2可以相等或不等，也就是说，第一电容c1对第一中间节点N5的电位维持力与第二电容c2对第二中间节点N6的电位起到维持作用的程度不同。例如，在电流IN1‑N5等于电流IN1‑N6的情况下，可以将第一电容c1的电容量C1设置为等于第二电容c2的电容量C2，从而保持电流IN1‑N5等于电流IN1‑N6，从而使得第一节点N1的电位能维持动态平衡。

[0128] 需要说明的是，在不矛盾的情况下，上述各实施例可以相互结合。

[0129] 本申请还提供了一种显示装置，包括本申请提供的显示面板。请参考图15，图15是本申请实施例提供的一种显示装置的结构示意图。图15提供的显示装置1000包括本申请上述任一实施例提供的显示面板100。图15实施例仅以手机为例，对显示装置1000进行说明，可以理解的是，本申请实施例提供的显示装置，可以是可穿戴产品、电脑、电视、车载显示装置等其他具有显示功能的显示装置，本申请对此不作具体限制。本申请实施例提供的显示装置，具有本申请实施例提供的显示面板的有益效果，具体可以参考上述各实施例对于显示面板的具体说明，本实施例在此不再赘述。

[0130] 显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。