具有改进的跨温度可靠度与读取性能的存储器转让专利
申请号 : CN201880100659.0
文献号 : CN113366571B
文献日 : 2022-08-09
发明人 : 谭华 , J·E·吴 , 朱盈颖 , 杨惠 , 周波
申请人 : 美光科技公司
摘要 :
权利要求 :
1.一种存储器装置,其包括:
存储器阵列,其包含存储器胞元;
温度感测电路;及
存储器控制单元,其可操作地耦合到所述存储器阵列且包含处理器,所述处理器经配置以:从所述温度感测电路接收温度信息;
当所述温度信息指示在第一温度范围内的操作温度时,使用包含第一数目个电压阶跃的编程算法根据第一阈值电压分布来发起用数据编程所述存储器胞元;及当所述温度信息指示在第二温度范围内的操作温度时,使用具有第二增大数目个电压阶跃的编程算法根据第二阈值电压分布来发起用数据编程所述存储器胞元,其中具有所述第二阈值电压分布的所述编程通过在具有所述第二增大数目个电压阶跃的所述编程算法中省略所述个电压阶跃中的一个或多个而从所述第一阈值电压分布增大经编程阈值电压之间的读取电压边限。
2.根据权利要求1所述的存储器装置,
其中所述第一温度范围是中间温度范围,且所述第二温度范围包含具有高于所述中间温度范围的温度的高温度范围及低于所述中间温度范围的温度的低温度范围;且其中所述处理器经配置以:当所述温度信息指示在所述中间温度范围内的操作温度时,使用所述第一阈值电压分布来发起用数据编程所述存储器胞元;
当所述温度信息指示在所述高温度范围内的操作温度时,使用所述第二阈值电压分布来发起用数据编程所述存储器胞元;及当所述温度信息指示在所述低温度范围内的操作温度时,使用所述第二阈值电压分布或第三阈值电压分布来发起用数据编程所述存储器胞元。
3.根据权利要求1所述的存储器装置,其中所述处理器经配置以:
当所述温度信息指示在所述第一温度范围内的操作温度时,使用包含所述第一数目个电压阶跃的所述编程算法来发起将所述存储器胞元编程到第一数目个阈值电压;及当所述温度信息指示在所述第二温度范围内的操作温度时,使用具有所述第二增大数目个电压阶跃的所述编程算法来发起将所述存储器胞元编程到所述第一数目个阈值电压,且所述第二增大数目个电压阶跃中的一或多者未用于具有所述第二增大数目个电压阶跃的所述编程算法中。
4.根据权利要求1所述的存储器装置,其包含:
数/模转换器电路,其经配置以编程一或多个存储器胞元的阈值电压;且其中所述处理器经配置以在所述温度信息指示所述操作温度在所述第二温度范围内时使用比所述温度信息指示所述第一温度范围时数目增大的数/模转换器阶跃来发起编程所述一或多个存储器胞元。
5.根据权利要求4所述的存储器装置,其中所述处理器经配置以在所述温度信息指示所述操作温度在所述第二温度范围内时使用比所述温度信息指示所述操作温度在所述第一温度范围内时更小的所述数/模转换器电路的阶跃大小来发起编程所述一或多个存储器胞元。
6.根据权利要求1所述的存储器装置,其中所述处理器经配置以在所述温度信息指示所述操作温度在所述第二温度范围内时使用比所述温度信息指示所述操作温度在所述第一温度范围时数目增大的编程脉冲来发起编程所述存储器胞元。
7.根据权利要求1所述的存储器装置,其中所述第二阈值电压分布包含比所述第一阈值电压分布增大的阈值电压之间的边限。
8.一种操作存储器装置的方法,所述方法包括:
接收写入操作的指示以用数据编程所述存储器装置的存储器阵列的存储器胞元;
在所述存储器装置处接收温度信息;及
当所述温度信息指示在第一温度范围内的操作温度时,使用包含第一数目个电压阶跃的编程算法根据第一阈值电压分布来用数据编程所述存储器阵列的存储器胞元,且当所述温度信息指示在第二温度范围内的操作温度时,使用具有第二增大数目个电压阶跃的编程算法根据第二阈值电压分布通过用数据编程所述存储器阵列的所述存储器胞元而从所述第一阈值电压分布增大经编程阈值电压之间的读取电压边限,且在具有所述第二增大数目个电压阶跃的所述编程算法中省略所述第二增大数目个电压阶跃中的一个或多个。
9.根据权利要求8所述的方法,其包含:
确定所述温度信息指示所述操作温度在高温度范围、中间温度范围还是在低温度范围内;且其中编程所述存储器胞元包含:当所述操作温度在所述中间温度范围内时,使用所述第一阈值电压分布来用数据编程所述存储器胞元,当所述操作温度在所述高温度范围内时,使用所述第二阈值电压分布来用数据编程所述存储器胞元,且当所述操作温度在所述低温度范围内时,使用所述第二阈值电压分布或第三阈值电压分布来用数据编程所述存储器胞元。
10.根据权利要求8所述的方法,其中编程所述存储器胞元包含:当所述温度信息指示所述操作温度在所述第一温度范围内时,使用包含所述第一数目个电压阶跃的所述编程算法来将所述存储器胞元编程到第一数目个阈值电压;及当所述温度信息指示所述操作温度在所述第二温度范围内时,使用具有第二增大数目个电压阶跃的编程算法来将所述存储器胞元编程到所述第一数目个阈值电压,其中所述第二增大数目个电压阶跃中的一或多者未用于具有所述第二增大数目个电压阶跃的所述编程算法中。
11.根据权利要求8所述的方法,其中编程所述存储器胞元包含:
针对所述第一阈值电压分布及所述第二阈值电压分布使用数/模转换器电路来编程所述存储器胞元;及当所述温度信息指示所述操作温度在所述第二温度范围内时,增大用于编程所述存储器胞元的数/模转换器阶跃的数目。
12.根据权利要求11所述的方法,其中编程所述存储器胞元包含:当所述温度信息指示所述操作温度在所述第二温度范围内时,减小所述数/模转换器电路的阶跃大小。
13.根据权利要求8所述的方法,其中使用所述第二阈值电压分布编程所述存储器胞元包含:从用于编程所述第一阈值电压分布的数目增大用于编程所述存储器胞元的编程脉冲的数目。
14.根据权利要求8所述的方法,其中所述第二阈值电压分布包含比所述第一阈值电压分布增大的阈值电压之间的边限。
15.一种非暂时性计算机可读存储媒体,其包括指令,所述指令经配置以致使存储器装置的存储器控制单元:接收写入操作的指示以用数据编程所述存储器装置的存储器阵列的存储器胞元;
在所述存储器装置处接收温度信息;及
当所述温度信息指示在第一温度范围内的操作温度时,使用包含第一数目个电压阶跃的编程算法根据第一阈值电压分布来发起用数据编程所述存储器阵列的所述存储器胞元,且当所述温度信息指示在第二温度范围内的操作温度时,使用具有第二增大数目个电压阶跃的编程算法根据第二阈值电压分布来用数据编程所述存储器阵列的所述存储器胞元,其中具有所述第二阈值电压分布的所述编程通过在具有所述第二增大数目个电压阶跃的所述编程算法中省略所述第二增大数目个电压阶跃中的一个或多个而从所述第一阈值电压分布增大经编程阈值电压之间的读取电压边限。
16.根据权利要求15所述的非暂时性计算机可读存储媒体,其包含指令,所述指令经配置以致使所述存储器控制单元:确定所述温度信息指示所述操作温度在高温度范围、中间温度范围还是在低温度范围内;及当所述操作温度在所述中间温度范围内时,使用所述第一阈值电压分布来发起用数据编程所述存储器阵列的所述存储器胞元,当所述操作温度在所述高温度范围内时,使用所述第二阈值电压分布来发起用数据编程所述存储器阵列的所述存储器胞元,且当所述操作温度在所述低温度范围内时,使用所述第二阈值电压分布或第三阈值电压分布来发起用数据编程所述存储器阵列的所述存储器胞元。
17.根据权利要求15所述的非暂时性计算机可读存储媒体,其包含指令,所述指令经配置以致使所述存储器控制单元:当所述温度信息指示在所述第一温度范围内的操作温度时,使用包含所述第一数目个电压阶跃的所述编程算法来将所述存储器胞元编程到第一数目个阈值电压;及当所述温度信息指示在所述第二温度范围内的操作温度时,使用具有所述第二增大数目个电压阶跃的所述编程算法来将所述存储器胞元编程到所述第一数目个阈值电压,其中所述第二增大数目个电压阶跃中的一或多者未用于具有所述第二增大数目个电压阶跃的所述编程算法中。
18.根据权利要求15所述的非暂时性计算机可读存储媒体,其包含指令,所述指令经配置以致使所述存储器控制单元:针对所述第一阈值电压分布及所述第二阈值电压分布,使用数/模转换器电路来发起编程所述存储器阵列的所述存储器胞元;及当所述温度信息指示所述操作温度在所述第二温度范围内时,比所述温度信息指示所述操作温度在所述第一温度范围内时增大用于编程所述存储器胞元的数/模转换器阶跃的数目。
19.根据权利要求15所述的非暂时性计算机可读存储媒体,其包含指令,所述指令经配置以致使所述存储器控制单元:当所述温度信息指示所述操作温度在所述第二温度范围内时,比所述温度信息指示所述操作温度在所述第一温度范围内时增大用于编程所述存储器胞元的编程脉冲的数目。
20.根据权利要求15所述的非暂时性计算机可读存储媒体,其包含指令,所述指令经配置以致使所述存储器控制单元:针对所述第二阈值电压分布,使用比编程所述第一阈值电压分布时增大的电压边限来发起编程所述存储器胞元。
说明书 :
具有改进的跨温度可靠度与读取性能的存储器
背景技术
来维持数据,且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)及同步动态随机存取存储器(SDRAM)等等。非易失性存储器可通过在未被供电时保留经存储数据而提供持续
数据,且可包含NAND快闪存储器、NOR快闪存储器、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、可擦除可编程ROM(EPROM)及电阻可变存储器,例如相变随机存取存储器
TM
(PCRAM)、电阻式随机存取存储器(RRAM)及磁阻式随机存取存储器(MRAM)、3D XPoint 存储器等等。
多个装置可经组合以形成存储器系统的存储卷,例如固态硬盘(SSD)、通用快闪存储(UFS )TM
装置、多媒体卡(MMC)固态存储装置、嵌入式MMC装置(eMMC )等。
储器胞元块。存储器系统可从主机接收与存储器操作(例如在存储器装置与主机之间传送
数据(例如,用户数据及相关联完整性数据,例如错误数据及地址数据等)的读取或写入操
作、从存储器装置擦除数据的擦除操作)相关联的命令,或执行一或多个其它存储器操作。
易失性数据存储器。存储器胞元可布置成阵列,其中所述阵列用于存储器装置中。
附图说明
上说明本文档中所论述的各个实施例。
具体实施方式
在不应致使存储器胞元的阈值电压超过多层级存储器胞元的目标编程数据状态的最低阈
值电压的电压电平,将第一编程脉冲施加到存储器胞元的控制门。接着,可执行读取操作以验证胞元所编程到的阈值电平。如果胞元未编程到所要阈值电压,那么施加额外编程脉冲
(任选地包含更高电压或更长长度脉冲)且重新检查阈值电压。重复此过程直到读取操作确
认存储器胞元被编程到所要阈值电压。
存储(UFS)装置、嵌入式MMC(eMMC )装置或一或多个其它存储器装置。主机105及存储器装
置110可使用通信接口(I/F)115(例如,双向并行或串行通信接口)进行通信。
(JESD223D),通常称为JEDEC UFS主机控制器接口(UFSHCI)3.0等)中所定义。在另一实例
TM
中,存储器装置110可包含eMMC 装置,且通信接口115可包含若干并行双向数据线(例如,
DAT[7:0])及一或多个命令线,例如在一或多个JEDEC标准(例如,JEDEC标准D84‑B51
(JESD84‑A51),通常称为JEDEC eMMC标准5.1等)中所定义。在其它实例中,取决于主机105及存储器装置110,存储器装置110可包含一或多个其它存储器装置,或通信接口115可包含一或多个其它接口。所识别的标准仅被提供为其中可利用所描述方法及结构的实例环境;
但此类方法及结构可用于在所识别的标准(或任何实际或提议标准)之外的多种环境中。
中间电路),其经配置以处理待经由通信接口115传达的数据或以其它方式处理从通信接口
115接收的数据,以供主机105、存储器装置110或一或多个其它电路或装置使用。
与存储器控制单元之间的接口电路。在特定实例中,存储器阵列可包含若干存储器裸片,每一存储器裸片具有与存储器控制单元分离的控制逻辑。存储器控制单元可包含专用集成电
路(ASIC)、场可编程门阵列(FPGA)或经布置或经编程以管理到存储器阵列、来自存储器阵
列或在存储器阵列内的数据传送或操作的一或多个其它处理电路。
胞元类型的非易失性存储器胞元。存储器装置200可包含含有存储器胞元210及285的存储
器阵列(或多个存储器阵列)201。在存储器装置200的物理结构中,存储器胞元210及285可
垂直地(例如,彼此堆叠)布置于存储器装置200的衬底(例如,包含存储器装置200的IC芯片的半导体衬底)上方。存储器胞元210及285可包含非易失性胞元。存储器胞元210及285可具有不同非易失性存储器胞元类型。例如,存储器胞元210可包含浮动门存储器胞元、电荷捕获存储器胞元或其它类型的非易失性存储器胞元。存储器胞元285可包含铁电存储器胞元、相变存储器胞元、电阻式存储器胞元、传导桥存储器胞元及自旋转移力矩磁性随机存取存
储器(STT‑MRAM)胞或其它类型的非易失性存储器胞元。
作为实例。存储器装置200可具有两个以上块且在所述块中的每一者中具有两个以上子块。
(例如,位线信号)BL0到BLn。存储器装置200可使用存取线250来选择性地存取块290及291
的子块2900、290n、2910及291n,且使用数据线270来选择性地与块290及291的存储器胞元
210交换信息(例如,数据)。
存取电路系统208及列存取电路系统209。基于经解码的地址信息,存储器装置200可确定在存储器操作期间待存取块290及291的哪些子块的哪些存储器胞元210。存储器装置200可执
行读取操作以读取(例如,感测)存储器胞元210中的信息(例如,先前存储的信息),或执行写入(例如,编程)操作以将信息存储(例如,编程)于存储器胞元210中。存储器装置200可使用与信号BL0到BLn相关联的数据线270来提供待存储于存储器胞元210中的信息或获得从
存储器胞元210读取(例如,感测)的信息。存储器装置200还可执行擦除操作以从块290及
291的一些或所有存储器胞元210擦除信息。
号控制存储器胞元200的存储器操作(例如,读取、写入及擦除操作)。线204上的控制信号的实例包含一或多个时钟信号及其它信号(例如,芯片启用信号CE#、写入启用信号WE#)以指
示存储器装置200可执行哪一操作(例如,读取、写入或擦除操作)。
置以确定(例如,通过感测)从块290及291的存储器胞元210读取(例如,在读取操作期间)的信息的值,且将信息的值提供到线(例如,全局数据线)275。感测及缓冲电路系统220还可经配置以使用线275上的信号来基于线275上的信号的值(例如,电压值)(例如,在写入操作期间)确定待存储(例如,编程)于块290及291的存储器胞元210中(例如,在写入操作期间)的
信息的值。
的存储器胞元210读取或存储于块290及291的存储器胞元210中的信息。线205可包含存储
器装置200内的节点或存储器装置200可驻留的封装上的引脚(或焊料球)。存储器装置200
外部的其它装置(例如,存储器控制器、存储器控制单元或处理器)可通过线203、204及205与存储器装置200通信。
转直流(AC‑DC)转换器电路系统)供应到存储器装置200的外部电压。
数目的情况下制造更高密度的存储器,这是因为每一胞元可表示一个以上二进制数(例如,一个以上位)。此类胞元可被称为多状态存储器胞元、多数字胞元或多电平胞元(MLC)。在特定实例中,MLC可指代每胞元可存储两个数据位(例如,四个编程状态中的一者)的存储器胞元,三电平胞元(TLC)可指代每胞元可存储三个数据位(例如,八个编程状态中的一者)的存储器胞元,且四电平胞元(QLC)可每胞元存储四个数据位。MLC在本文中在其更广上下文中
用于指代每胞元可存储一个以上数据位(即,可表示两个以上编程状态)的任何存储器胞
元。
储胞元,以改进存储器装置200的操作。
态)。电平L0到L7中的每一者具有用于海量存储器胞元的阈值电压值范围。其它数目个位及电平可用于编程中(例如,两个位用于四个电平,或四个位用于十六个电平)。
内的值。因此,在阈值电压Vt0到Vt7的值当中,阈值电压Vt7的值最大。阈值电压Vt0到Vt7中的每一者的值可用于表示三个信息位的组合的值(二进制值)。L0可被视为擦除电平。
001、010、011、100、101、110及111。作为实例,图3B展示以循序顺序(从较低二进制值到较高二进制值循序地)指派给(例如,映射到)位B0、B1及B2的值(000到111)的阈值电压Vt0到Vt7的值。然而,阈值电压Vt0到Vt7的值可以任何顺序(例如,非循序顺序)指派给位B0、B1及B2的值。基于图3B中的图表,在写入操作期间,选定存储器胞元(图2中的存储器胞元210及285中的一者)的阈值电压的目标值(模拟值)是基于待存储于所述选定存储器胞元中的位B0、B1
及B2的值(二进制值)。例如,如果具有二进制值“100”的三个位(B0、B1及B2)待存储于选定存储器中,那么存储器装置200可致使(例如,编程)所述选定存储器胞元的阈值电压成为阈值电压Vt4的值(基于图3B的图表,“100”=Vt4)。
器胞元开始。存储器胞元可一次被写入一个存储器页或一次被写入多个存储器页。可使用
连续编程遍次来用数据编程存储器胞元。第一遍次可编程待编程为L1(或Vt1)的所有位。可在继续L2位之前验证所有L1位的编程或放置。对于无法验证编程到Vt1的存储器胞元,存储器控制器可尝试将增大的Vt1放置于这些存储器胞元中。此Vt1变化加上存储器胞元中的变
动可产生图3A中所展示的Vt1的阈值电压范围。接着,通过放置L2到L7阈值电平进行胞元中的阈值电压的编程或放置,以完成编程存储器胞元。
八个电平。编程算法可包含预读操作409。使用编程脉冲405及验证操作407放置八个电平
420到427。
缓冲器503。页缓冲器耦合到感测放大器504,所述感测放大器经设计以检测电流是否在
NAND快闪存储器串中流动,此指示已达到用于快闪存储器胞505的阈值电压。页缓冲器503
在被写入时存储胞505的目标阈值,或在被读取或验证时可用于锁存快闪存储器胞505的经
观察阈值。比较器比较存储于页缓冲器503中的值与从页缓冲器DAC 502接收的值,而使页
缓冲器能够将数据值读取或写入到快闪存储器胞元505。
有更大分块大小(例如,128千字节(KB)到512KB)的结果。一致性能的一个最具挑战性的方
面是跨存储器系统的整个寿命内的操作温度范围的高可靠度。例如,存储器的所要操作温
度可从摄氏‑25度(‑25℃)到+85℃。存储器系统发生故障的原因之一是Vt分布随温度变动而偏移。例如,图4的Vt分布(例如,电平420到427)中的一或多者可偏移且致使分布之间的重叠。此偏移可导致跨温度操作范围的读取边限(read margin)损失。
温度是极端温度时,用精细Vt分布编程存储器胞元以改进读取边限。
据编程存储器胞元。第二阈值电压分布比第一阈值分布具有改进的读取边限。例如,在图5中,存储器装置可包含温度感测电路506,温度感测电路506输出与在‑25℃到+85℃的范围内的温度成比例的电压。基于从温度感测电路输出的电压,存储器装置的存储器控制单元
使用第一或第二阈值电压分布来发起存储器胞元的编程。
胞元的电压阶跃的数目。
十个到十五个电压阶跃。此允许未使用电压阶跃在八个Vt中的两者或更多者之间,以增大
相邻编程Vt之间的边限。在一些实例中,从最低到最高的Vt范围保持相同以满足存储器胞
元的规范(例如,NAND胞元编程规范)。为了增大用于编程存储器胞元的阶跃的数目,可减小由DAC输出的电压阶跃的大小,以在相同Vt范围内包含更多阶跃。
例中,机器700可操作为独立装置或可连接(例如,联网)到其它机器。在联网部署中,机器
700可在服务器‑客户端网络环境中以服务器机器、客户端机器或两者的身份操作。在实例中,机器700可在同级间(P2P)(或其它分布式)网络环境中充当同级机器。机器700可为个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、移动电话、网络器具、IoT装置、汽车系统或能够执行指定待通过所述机器采取的动作的指令(循序或以其它方式)的任何机
器。此外,虽然仅说明单个机器,但术语“机器”还应被理解为包含个别地或共同地执行指令集(或多个指令集)以执行本文中所论述的方法中的任一或多者的任何机器集合,例如云端
计算、软件即服务(SaaS)、其它计算机丛集配置。
件,以在操作时实行特定任务的部分。因此,当装置正在操作时,计算机可读媒体通信地耦合到电路系统的其它组件。在实例中,物理组件中的任一者可在一个以上电路系统的一个
以上部件中使用。例如,在操作下,执行单元可在一个时间点在第一电路系统的第一电路中使用,且可在不同时间通过第一电路系统中的第二电路或通过第二电路系统中的第三电路
重用。
(RDRAM)等))、静态存储器706(例如,快闪存储器、静态随机存取存储器(SRAM)等),及数据存储系统718,其的一些或全部可经由互连(例如,总线)730彼此通信。
(RISC)微处理器、超长指令字(VLIW)微处理器、或实施其它指令集的处理器、或实施指令集的组合的处理器。处理装置702还可为一或多个专用处理装置,例如专用集成电路(ASIC)、场可编程门阵列(FPGA)、数字信号处理器(DSP)、网络处理器或类似者。处理装置702可经配置以执行指令726而执行本文中所论述的操作及步骤。机器700可进一步包含网络接口装置
708以经由网络720进行通信。
储媒体724上。在通过机器700执行指令726期间,指令726还可完全或至少部分驻留在主存
储器704或处理装置702内,主存储器704及处理装置702还构成机器可读存储媒体。机器可
读存储媒体724、数据存储系统718或主存储器704可对应于图1的存储器装置110。在一个实施方案中,指令726包含用于实施对应于编程操作(例如,图6的编程操作)的功能性的指令
711。
的方法中的任一或多者的任何媒体。因此,术语“机器可读存储媒体”应被理解为包含(但不限于)固态存储器、光学媒体及磁性媒体。在实例中,密集机器可读媒体包括具有具不变(例如,静止)质量的多个粒子的机器可读媒体。因此,密集机器可读媒体并非暂时性传播信号。
密集机器可读媒体的特定实例可包含:非易失性存储器,例如半导体存储器装置(例如,电可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM))及快闪存储器装置;磁
盘,例如内部硬盘及可移除磁盘;磁光盘;以及CD‑ROM及DVD‑ROM磁盘。
降低用户体验(与主存储器704(例如DRAM)相比)。此外,将数据存储装置718用于虚拟存储
器可极大地降低数据存储装置718的可用寿命。
(例如,微型安全数字(microSD )卡等)。MMC装置包含与主机(例如,主机装置)的若干并行TM
接口(例如,8位并行接口),且通常为可移除的且与主机分离的组件。相比之下,eMMC 装置TM
附接到电路板且被视为主机的组件,其具有可与基于串行ATA (串行AT(先进技术)附接或
SATA)的SSD装置相媲美到读取速度。然而,对移动装置性能的需求不断增大,以完全启用虚拟或扩增实境装置,利用不断增长的网络速度等。响应于此需求,存储装置已从并行通信接口切换到串行通信接口。通用快闪存储(UFS)装置(包含控制器及固件)使用具有专用读取/
写入路径的低压差动信令(LVDS)串行接口与主机通信,从而进一步推进更大读取/写入速
度。
(WAN)、分组数据网络(例如,因特网)、移动电话网络(例如,蜂窝网络)、简易老式电话
(POTS)网络及无线数据网络(例如,电气及电子工程师协会(IEEE)802.11系列标准(称为
)、IEEE 802.16系列标准(称为 ))、IEEE 802.15.4系列标准、同级间(P2P)
网络等等。在实例中,网络接口装置708可包含一或多个物理插孔(jack)(例如,以太网络、同轴或电话插孔)或一或多个天线以连接到网络720。在实例中,网络接口装置708可包含多个天线以使用单输入多输出(SIMO)、多输入多输出(MIMO)或多输入单输出(MISO)技术的至
少一者进行无线通信。术语“传输媒体”应被理解为包含能够存储、编码或载送指令以供机器700执行的任何无形媒体,且包含数字或模拟通信信号或其它无形媒体以促进此软件的
通信。
例”。此类实例可包含除所展示或描述的元件之外的元件。然而,本发明人还预期其中仅提供所展示或描述的元件的实例。此外,本发明人还预期使用关于特定实例(或其一或多个方面)或关于本文中所展示或描述的其它实例(或其一或多个方面)所展示或描述的元件(或
其一或多个方面)的任何组合或排列的实例。
以补偿对应于磨损循环信息的存储器装置性能变化。存储器装置可接收磨损循环信息,且
响应于磨损循环信息而确定一或多个操作参数(例如,值、特性)。
读媒体、装置可读媒体或机器可读媒体。此类方法的实施方案可包含程序代码,例如微程序代码、汇编程序码、高级语言程序代码或类似者。此程序代码可包含用于执行各种方法的计算机可读指令。程序代码可形成计算机程序产品的部分。此外,程序代码可例如在执行期间或在其它时间有形地存储于一或多个易失性或非易失性有形计算机可读媒体上。这些有形
计算机可读媒体的实例可包含(但不限于)硬盘、可移除磁盘、可移除光盘(例如,光盘及数字视频光盘)、盒式磁带、存储器卡或条、随机存取存储器(RAM)、只读存储器(ROM)、固态硬盘(SSD)、通用快闪存储(UFS)装置、嵌入式MMC(eMMC)装置及类似者。
所述处理器经配置以:从所述温度感测电路接收温度信息;当所述温度信息指示第一温度
范围时,使用第一阈值电压分布来发起用数据编程所述存储器胞元;及当所述温度信息指
示第二温度范围时,使用第二阈值电压分布来发起用数据编程所述存储器胞元。
理器经配置以:当所述温度信息指示在所述中间温度范围内的操作温度时,使用所述第一
阈值电压分布来发起用数据编程所述存储器胞元;当所述温度信息指示在所述高温度范围
内的操作温度时,使用所述第二阈值电压分布来发起用数据编程所述存储器胞元;及当所
述温度信息指示在所述低温度范围内的操作温度时,使用所述第二阈值电压分布或第三阈
值电压分布来发起用数据编程所述存储器胞元。
一数目个电压阶跃的编程算法来发起将所述存储器胞元编程到第一数目个阈值电压(Vt);
及当所述温度信息指示在所述第二温度范围内的操作温度时,使用具有第二增大数目个电
压阶跃的编程算法来发起将所述存储器胞元编程到所述第一数目个Vt,其中所述第二数目
个电压阶跃的一或多个者未用于所述编程中。
所述第一温度范围时数目增大的DAC阶跃来发起编程所述一或多个存储器胞元。
操作温度在所述第一温度范围内时更小的所述DAC电路的阶跃大小来发起编程所述一或多
个存储器胞元。
所述温度信息指示所述操作温度在所述第一温度范围时数目增大的编程脉冲来发起编程
所述存储器胞元。
布增大的阈值电压之间的边限来发起编程所述存储器胞元。
使所述计算装置执行所述动作),或可任选地与方面1到7中的任一者组合以包含此标的物,所述标的物包括:接收写入操作的指示以用数据编程所述存储器装置的存储器阵列的存储
器胞元;在所述存储器装置处接收温度信息;及当所述温度信息指示在第一温度范围内的
操作温度时,使用第一阈值电压分布来用数据编程所述存储器阵列的存储器胞元,且当所
述温度信息指示在第二温度范围内的操作温度时,使用第二阈值电压分布来用数据编程所
述存储器阵列的所述存储器胞元。
度在所述中间温度范围内时,使用所述第一阈值电压分布来用数据编程所述存储器胞元,
当所述操作温度在所述高温度范围内时,使用所述第二阈值电压分布来用数据编程所述存
储器胞元,且当所述操作温度在所述低温度范围内时,使用所述第二阈值电压分布或第三
阈值电压分布来用数据编程所述存储器胞元。
算法来将所述存储器胞元编程到第一数目个阈值电压(Vt);及当所述温度信息指示所述操
作温度在所述第二温度范围内时,使用具有第二增大数目个电压阶跃的编程算法来将所述
存储器胞元编程到所述第一数目个Vt,其中所述第二数目个电压阶跃中的一或多者未用于
所述编程中。
元;及当所述温度信息指示所述操作温度在所述第二温度范围内时,增大用于编程所述存
储器胞元的DAC阶跃的数目。
所述第二温度范围内时,减小所述DAC电路的阶跃大小。
程所述存储器胞元的编程脉冲的数目。
电压之间的边限。
储器装置的存储器阵列的存储器胞元;在所述存储器装置处接收温度信息;及当所述温度
信息指示在第一温度范围内的操作温度时,使用第一阈值电压分布编程所述存储器阵列的
存储器胞元与数据,且当所述温度信息指示在第二温度范围内的操作温度时,使用第二阈
值电压分布来用数据编程所述存储器阵列的所述存储器胞元。
范围还是在低温度范围内;及当所述操作温度在所述中间温度范围内时,使用所述第一阈
值电压分布来发起用数据编程所述存储器阵列的所述存储器胞元,当所述操作温度在所述
高温度范围内时,使用所述第二阈值电压分布来发起用数据编程所述存储器阵列的所述存
储器胞元,且当所述操作温度在所述低温度范围内时,使用所述第二阈值电压分布或第三
阈值电压分布来发起用数据编程所述存储器阵列的所述存储器胞元。
操作温度时,使用包含第一数目个电压阶跃的编程算法来将所述存储器胞元编程到第一数
目个阈值电压(Vt);及当所述温度信息指示在所述第二温度范围内的操作温度时,使用具
有第二增大数目个电压阶跃的编程算法来将所述存储器胞元编程到所述第一数目个Vt,其
中所述第二数目个电压阶跃中的一或多者未用于所述编程中。
分布,使用数/模转换器(DAC)电路来发起编程所述存储器阵列的所述存储器胞元;当所述
温度信息指示所述操作温度在所述第二温度范围内时,比所述温度信息指示所述操作温度
在所述第一温度范围内时增大用于编程所述存储器胞元的DAC阶跃的数目。
述第二温度范围内时,比所述温度信息指示所述操作温度在所述第一温度范围内时增大用
于编程所述存储器胞元的编程脉冲的数目。
权利要求书的范围或含义。此外,在上文详细描述中,可将各种特征群组在一起以简化本发明。此不应被解释为未主张的所揭示特征对于任何权利要求而言必不可少的意图。实情是,发明标的物可在于少于特定所揭示实施例的全部特征。因此,随附权利要求书特此并入到
详细描述中,其中每一权利要求独立地作为单独实施例,且可预期此类实施例可以各种组
合或排列彼此组合。本发明的范围应参考随附权利要求书以及此权利要求书所赋予的等效
物的全范围来确定。