显示模组和电子设备

摘要

本申请实施例提供一种显示模组和电子设备，涉及显示技术领域，用于在显示屏采用低刷新率显示图像时，减小屏闪现象发生的几率。显示模组包括显示屏、显示驱动电路以及至少一个驱动组；显示屏包括M行矩阵形式排列的亚像素；每个驱动组包括M个选通电路；第N个选通电路用于从显示驱动电路接收第一初始电压Vinit1和第二初始电压Vinit2；还用于向第一复位晶体管的第二极和电压调变晶体管的第一极输出第二初始电压Vinit2；还用于向第一复位晶体管的第二极和电压调变晶体管的第一极输出第一初始电压Vinit1；第一初始电压Vinit1满足Vinit1>Vinit2以及Vinit1>(ELVSS+Voled)中的至少一项，其中，ELVSS为第二电源电压输入端输出的电压，Voled为发光器件的压降。

权利要求

1.一种显示模组，其特征在于，包括显示屏、显示驱动电路以及至少一个驱动组；

所述显示屏包括M行矩阵形式排列的亚像素；每个亚像素的像素电路包括第一补偿晶体管、第二补偿晶体管、电压调变晶体管、驱动晶体管、第一复位晶体管、第一电容以及发光器件；其中，M≥2，M为正整数；

所述第一补偿晶体管的第一极与所述第二补偿晶体管的第二极以及所述电压调变晶体管的第二极相耦接，所述第一补偿晶体管的第二极与所述驱动晶体管的栅极、所述第一电容的第一端和所述第一复位晶体管的第一极相耦接；所述第二补偿晶体管的第一极与所述驱动晶体管的第二极以及所述发光器件的阳极相耦接，所述第一补偿晶体管的栅极以及所述第二补偿晶体管的栅极用于接收选通信号N；所述电压调变晶体管的第一极与所述第一复位晶体管的第二极相耦接，所述电压调变晶体管的栅极用于接收发光控制信号；所述第一电容的第二端与第一电源电压输入端相耦接；所述驱动晶体管的第一极与所述第一电源电压输入端或者所述显示驱动电路的数据电压输出端口相耦接；所述第一复位晶体管的栅极用于接收选通信号N‑1；所述发光器件的阴极与第二电源电压输入端相耦接；1≤N≤M，N为正整数；

其中，所述第一极为源极所述第二极为漏极，或者所述第一极为漏极所述第二极为源极；所述第一电源电压输入端用于输入第一电源电压，所述数据电压输出端口用于输出数据电压；

每个所述驱动组包括M个选通电路；第N个选通电路与第N行亚像素的像素电路中的所述第一复位晶体管的第二极和所述电压调变晶体管的第一极相耦接；所述第N个选通电路还与所述显示驱动电路相耦接，用于从所述显示驱动电路接收第一初始电压Vinit1和第二初始电压Vinit2；还用于在所述像素电路处于复位阶段以及数据电压写入阶段时，向所述第一复位晶体管的第二极和所述电压调变晶体管的第一极输出所述第二初始电压Vinit2；

还用于在所述像素电路处于发光阶段时，向所述第一复位晶体管的第二极和所述电压调变晶体管的第一极输出所述第一初始电压Vinit1；所述第一初始电压Vinit1满足Vinit1>Vinit2以及Vinit1>(ELVSS+Voled)中的至少一项，其中，ELVSS为所述第二电源电压输入端输出的电压，Voled为所述发光器件的压降；

所述复位阶段为所述第一复位晶体管导通的阶段；所述数据电压写入阶段为所述数据电压施加于所述驱动晶体管第一极的阶段；所述发光阶段为所述发光器件发光的阶段。

2.根据权利要求1所述的显示模组，其特征在于，所述显示屏还包括M条第一初始电压线；每个所述选通电路包括第一选通晶体管和第二选通晶体管；所述显示驱动电路包括至少一个第一信号端和至少一个第二信号端；所述第一信号端输出所述第一初始电压Vinit1；所述第二信号端输出所述第二初始电压Vinit2；

第N个所述选通电路中的所述第一选通晶体管的第二极以及所述第二选通晶体管的第二极，通过第N条所述第一初始电压线，与第N行亚像素的像素电路中的电压调变晶体管的第一极以及第一复位晶体管M1的第二极相耦接；

所述第一选通晶体管的第一极与所述第一信号端相耦接；所述第二选通晶体管的第一极与所述第二信号端相耦接；

所述第一选通晶体管的栅极用于接收发光控制信号，所述第二选通晶体管的栅极用于接收所述发光控制信号的反相信号，所述发光控制信号用于在所述发光阶段生效，在非所述发光阶段失效。

3.根据权利要求2所述的显示模组，其特征在于，所述显示屏还包括M条第二初始电压线；所述像素电路还包括第二复位晶体管；

所述第二复位晶体管的第一极与所述发光器件相耦接；第N行亚像素的像素电路中的第二复位晶体管的第二极通过第N条所述第二初始电压线与所述显示驱动电路的第二信号端相耦接；所述第二复位晶体管的栅极与所述第一复位晶体管的栅极相耦接。

4.根据权利要求1‑3任一项所述的显示模组，其特征在于，所述至少一个驱动组包括第一驱动组和第二驱动组；所述第一驱动组和所述第二驱动组分别位于显示屏的显示区的左右两侧；

所述第一驱动组中第N个所述选通电路以及所述第二驱动组中第N个所述选通电路，均与第N行亚像素的像素电路中的所述第一复位晶体管的第二极和所述电压调变晶体管的第一极相耦接。

5.根据权利要求1‑3任一项所述的显示模组，其特征在于，所述显示模组包括衬底基板；所述像素电路、所述显示驱动电路以及所述驱动组设置于所述衬底基板上；所述衬底基板的材料包括玻璃基底、柔性材料或者拉伸材料。

6.根据权利要求1‑3任一项所述的显示模组，其特征在于，第一初始电压Vinit1的取值范围为Vinit1>0V。

7.根据权利要求1‑3任一项所述的显示模组，其特征在于，所述像素电路还包括数据写入晶体管，所述数据写入晶体管的第一极用于接收所述显示驱动电路的数据电压输出端口输出的数据电压，所述数据写入晶体管的第二极与所述驱动晶体管的第一极相耦接，所述数据写入晶体管的栅极用于接收选通信号N；所述数据写入晶体管的隧道宽度小于或等于

2um。

8.根据权利要求1‑3任一项所述的显示模组，其特征在于，所述第一复位晶体管、所述第一补偿晶体管、所述第二补偿晶体管和所述电压调变晶体管中的至少一者的隧道宽度小于或等于2um。

9.一种显示模组，其特征在于，包括显示屏、显示驱动电路；

所述显示屏包括M行矩阵形式排列的亚像素；每个亚像素的像素电路包括数据写入晶体管、补偿晶体管、驱动晶体管、第一复位晶体管、第一电容以及发光器件；其中，M≥2，M为正整数；

所述数据写入晶体管的第一极用于接收所述显示驱动电路的数据电压输出端口输出的数据电压，所述数据写入晶体管的第二极与所述驱动晶体管的第一极相耦接，所述数据写入晶体管的栅极用于接收选通信号N；所述补偿晶体管的第一极与所述驱动晶体管的第二极以及所述发光器件相耦接，所述补偿晶体管的第二极与所述驱动晶体管的栅极、所述第一电容的第一端和所述第一复位晶体管的第一极相耦接，所述补偿晶体管的栅极用于接收选通信号N；所述第一电容的第二端与第一电源电压输入端相耦接；所述第一复位晶体管的栅极用于接收选通信号N‑1，所述第一复位晶体管的第二极用于接收初始电压Vinit；1≤N≤M，N为正整数；

其中，所述第一极为源极所述第二极为漏极，或者所述第一极为漏极所述第二极为源极；所述第一电源电压输入端用于输入第一电源电压，所述数据电压输出端口用于输出数据电压；

所述第一复位晶体管、所述补偿晶体管和所述数据写入晶体管中的至少一者的隧道宽度小于2um；

所述亚像素在显示低灰阶的图像时的所述初始电压Vinit，大于所述亚像素在显示中高灰阶的图像时的所述初始电压Vinit；和/或，所述亚像素在显示低灰阶的图像时的所述选通信号N的电压，大于所述亚像素在显示中高灰阶的图像时的所述选通信号N的电压。

10.一种电子设备，其特征在于，包括如权利要求1‑9任一项所述的显示模组。

说明书

显示模组和电子设备

技术领域

[0001] 本申请涉及显示技术领域，尤其涉及一种显示模组和电子设备。

背景技术

[0002] 随着显示技术的不断发展，电子设备，例如手机不仅可以显示动态画面还可以显示静态画面。在显示一些动态画面时，为减小动态模糊现象，需要提高图像的刷新率(即每秒中图像的刷新次数)。然而，当显示静态画面，例如待机画面时，较高的刷新率，会导致电子设备的功耗(power consumption)上升。为了降低功耗，可以在电子设备显示静态画面时采用较低的刷新率。然而，此时电子设备会出现屏闪(display flicker)现象，降低显示效果。

发明内容

[0003] 本申请实施例提供一种显示模组和电子设备，用于在显示屏采用低刷新率显示图像时，减小屏闪现象发生的几率。

[0004] 为达到上述目的，本申请实施例采用如下技术方案：

[0005] 本申请实施例的第一方面，提供一种显示模组，包括显示屏、显示驱动电路以及至少一个驱动组。显示屏包括M行矩阵形式排列的亚像素；每个亚像素的像素电路包括第一补偿晶体管、第二补偿晶体管、电压调变晶体管、驱动晶体管、第一复位晶体管、第一电容以及发光器件；其中，M≥2，M为正整数。第一补偿晶体管的第一极与第二补偿晶体管的第二极以及电压调变晶体管的第二极相耦接，第一补偿晶体管的第二极与驱动晶体管的栅极、第一电容的第一端和第一复位晶体管的第一极相耦接；第二补偿晶体管的第一极与驱动晶体管的第二极以及发光器件的阳极相耦接，第一补偿晶体管的栅极以及第二补偿晶体管的栅极用于接收选通信号N；电压调变晶体管的第一极与第一复位晶体管的第二极相耦接，电压调变晶体管的栅极用于接收发光控制信号；第一电容的第二端与第一电源电压输入端相耦接；驱动晶体管的第一极与第一电源电压输入端或者显示驱动电路的数据电压输出端口相耦接；第一复位晶体管的栅极用于接收选通信号N‑1；发光器件的阴极与第二电源电压输入端相耦接；1≤N≤M，N为正整数。其中，第一极为源极第二极为漏极，或者第一极为漏极第二极为源极；第一电源电压输入端用于输入第一电源电压，数据电压输出端口用于输出数据电压。每个驱动组包括M个选通电路；第N个选通电路与第N行亚像素的像素电路中的第一复位晶体管的第二极和电压调变晶体管的第一极相耦接；第N个选通电路还与显示驱动电路相耦接，用于从显示驱动电路接收第一初始电压Vinit1和第二初始电压Vinit2；还用于在像素电路处于复位阶段以及数据电压写入阶段时，向第一复位晶体管的第二极和电压调变晶体管的第一极输出第二初始电压Vinit2；还用于在像素电路处于发光阶段时，向第一复位晶体管的第二极和电压调变晶体管的第一极输出第一初始电压Vinit1；第一初始电压Vinit1满足Vinit1>Vinit2以及Vinit1>(ELVSS+Voled)中的至少一项，其中，ELVSS为第二电源电压输入端输出的电压，Voled为发光器件的压降。复位阶段为第一复位晶体管导通的阶段；数据电压写入阶段为数据电压施加于驱动晶体管第一极的阶段；发光阶段为发光器件发光的阶段。

[0006] 本申请实施例提供的显示模组，通过减小第一复位晶体管、补偿晶体管的漏电流，使得在采用低刷新率时，可以减小由于漏电流导致驱动晶体管的栅极电压在发光阶段存在较大压降而导致屏闪现象出现的几率。具体的，对于第一复位晶体管和补偿晶体管，可以通过降低各自的源漏电压来降低漏电流。由于第一补偿晶体管的源漏通路与第二补偿晶体管的源漏通路是串联的，第一补偿晶体管中的漏电流直接影响了第一补偿晶体管和第二补偿晶体管组合后的漏电流，通过在发光阶段接入较高的第一初始电压Vinit1，来降低第一复位晶体管M1的源漏电压以及第一补偿晶体管的源漏电压，从而分别降低第一复位晶体管以及第一补偿晶体管的漏电流，以此达到降低发光阶段屏闪的问题。

[0007] 在一种可能的实施方式中，显示屏还包括M条第一初始电压线；每个选通电路包括第一选通晶体管和第二选通晶体管；显示驱动电路包括至少一个第一信号端和至少一个第二信号端；第一信号端输出第一初始电压Vinit1；第二信号端输出第二初始电压Vinit2。第N个选通电路中的第一选通晶体管的第二极以及第二选通晶体管的第二极，通过第N条第一初始电压线，与第N行亚像素的像素电路中的电压调变晶体管的第一极以及第一复位晶体管M1的第二极相耦接。第一选通晶体管的第一极与第一信号端相耦接；第二选通晶体管的第一极与第二信号端相耦接。第一选通晶体管的栅极用于接收发光控制信号，第二选通晶体管的栅极用于接收发光控制信号的反相信号，发光控制信号用于在发光阶段生效，在非发光阶段失效。该实施方式提供了选通电路的一种可能实施方式。

[0008] 在一种可能的实施方式中，显示屏还包括M条第二初始电压线；像素电路还包括第二复位晶体管。第二复位晶体管的第一极与发光器件相耦接；第N行亚像素的像素电路中的第二复位晶体管的第二极通过第N条第二初始电压线与显示驱动电路的第二信号端相耦接；第二复位晶体管的栅极与第一复位晶体管的栅极相耦接。分别从左、右两侧向同一行亚像素中的第一复位晶体管的第二极输出上述第一初始电压或第二初始电压，从而可以有效减小信号衰减的问题。

[0009] 在一种可能的实施方式中，至少一个驱动组包括第一驱动组和第二驱动组；第一驱动组和第二驱动组分别位于显示屏的显示区的左右两侧。第一驱动组中第N个选通电路以及第二驱动组中第N个选通电路，均与第N行亚像素的像素电路中的第一复位晶体管的第二极和电压调变晶体管的第一极相耦接。

[0010] 在一种可能的实施方式中，显示模组包括衬底基板；像素电路、显示驱动电路以及驱动组设置于衬底基板上；衬底基板的材料包括玻璃基底、柔性材料或者拉伸材料。本申请不限定衬底基板的材料。

[0011] 在一种可能的实施方式中，第一初始电压Vinit1的取值范围为Vinit1>0V。

[0012] 在一种可能的实施方式中，像素电路还包括数据写入晶体管，数据写入晶体管的第一极用于接收显示驱动电路的数据电压输出端口输出的数据电压，数据写入晶体管的第二极与驱动晶体管的第一极相耦接，数据写入晶体管的栅极用于接收选通信号N；数据写入晶体管的隧道宽度小于或等于2um。通过降低数据写入晶体管的隧道宽度，可以降低数据写入晶体管的漏电流，使得在采用低刷新率时，可以减小由于漏电流导致驱动晶体管的栅极电压在发光阶段存在较大压降而导致屏闪现象出现的几率。

[0013] 在一种可能的实施方式中，第一复位晶体管、第一补偿晶体管、第二补偿晶体管和电压调变晶体管中的至少一者的隧道宽度小于或等于2um。通过降低晶体管的隧道宽度可以降低这些晶体管的漏电流，使得在采用低刷新率时，可以减小由于漏电流导致驱动晶体管的栅极电压在发光阶段存在较大压降而导致屏闪现象出现的几率。

[0014] 第二方面，提供了一种显示模组，包括显示屏、显示驱动电路；显示屏包括M行矩阵形式排列的亚像素；每个亚像素的像素电路包括数据写入晶体管、补偿晶体管、驱动晶体管、第一复位晶体管、第一电容以及发光器件；其中，M≥2，M为正整数。数据写入晶体管的第一极用于接收显示驱动电路的数据电压输出端口输出的数据电压，数据写入晶体管的第二极与驱动晶体管的第一极相耦接，数据写入晶体管的栅极用于接收选通信号N；补偿晶体管的第一极与驱动晶体管的第二极以及发光器件相耦接，补偿晶体管的第二极与驱动晶体管的栅极、第一电容的第一端和第一复位晶体管的第一极相耦接，补偿晶体管的栅极用于接收选通信号N；第一电容的第二端与第一电源电压输入端相耦接；第一复位晶体管的栅极用于接收选通信号N‑1，第一复位晶体管的第二极用于接收初始电压Vinit；1≤N≤M，N为正整数；其中，第一极为源极第二极为漏极，或者第一极为漏极第二极为源极；第一电源电压输入端用于输入第一电源电压，数据电压输出端口用于输出数据电压。第一复位晶体管、补偿晶体管和数据写入晶体管中的至少一者的隧道宽度小于2um。

[0015] 本申请实施例提供的显示模组，通过降低第一复位晶体管、补偿晶体管和数据写入晶体管中的至少一者的隧道宽度可以降低这些晶体管的漏电流，使得在采用低刷新率时，可以减小由于漏电流导致驱动晶体管的栅极电压在发光阶段存在较大压降而导致屏闪现象出现的几率。

[0016] 第三方面，提供了一种电子设备，包括第一方面或第二方面所述的显示模组。该实施方式的技术效果参照第一方面或第二方面的内容，在此不再重复。

附图说明

[0017] 图1a为本申请的一些实施例提供的一种电子设备的结构示意图；

[0018] 图1b为图1a中显示屏的结构示意图；

[0019] 图1c为本申请实施例提供的数据线与显示驱动电路的一种耦接方式；

[0020] 图1d为本申请实施例提供的数据线与显示驱动电路的另一种耦接方式；

[0021] 图2a为本申请实施例提供的一种像素电路的结构示意图；

[0022] 图2b、图2c、图2d分别为像素电路处于第一阶段①、第二阶段②以及第三阶段③时的等效电路示意图；

[0023] 图3为图2a所示的像素电路的时序控制的示意图；

[0024] 图4为本申请的一些实施例提供的一种60Hz和30Hz一帧图像的时长对比图；

[0025] 图5为本申请的一些实施例提供的一种60Hz和30Hz驱动晶体管的栅极电压以及栅源电压对比图；

[0026] 图6为本申请的一些实施例提供的一种晶体管的I‑V曲线示意图；

[0027] 图7a为本申请的一些实施例提供的在显示低灰阶的图像时漏电流及闪屏之间关系的示意图；

[0028] 图7b为本申请的一些实施例提供的在显示中高灰阶的图像时漏电流及闪屏之间关系的示意图；

[0029] 图8a为本申请实施例提供的一种显示模组的结构示意图；

[0030] 图8b为本申请实施例提供的另一种显示模组的结构示意图；

[0031] 图9a为本申请实施例提供的又一种显示模组的结构示意图；

[0032] 图9b为本申请实施例提供的再一种显示模组的结构示意图；

[0033] 图10为本申请实施例提供的一种信号时序的示意图；

[0034] 图11a为本申请实施例提供的图8a所示显示模组在第一阶段①时的等效电路示意图；

[0035] 图11b为本申请实施例提供的图8a所示显示模组在第二阶段②时的等效电路示意图；

[0036] 图11c为本申请实施例提供的图8a所示显示模组在第三阶段③时的等效电路示意图；

[0037] 图12为本申请实施例提供的漏电流与隧道宽度之间关系的示意图。

具体实施方式

[0038] 下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。

[0039] 以下，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”等的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上。

[0040] 此外，本申请中，“上”、“下”、“左”、“右”等方位术语是相对于附图中的部件示意置放的方位来定义的，应当理解到，这些方向性术语是相对的概念，它们用于相对于的描述和澄清，其可以根据附图中部件所放置的方位的变化而相应地发生变化。

[0041] 本申请实施例中涉及的各晶体管均是以P型晶体管为例，各晶体管的第一极为源极(source，s)，第二极为漏极(drain，d)，晶体管的栅极(gate，g)接收到低电平时，该晶体管处于导通状态，晶体管的栅极g接收到高电平时，该晶体管处于截止状态。同样地，对于N型晶体管来说，各晶体管的第一极为漏极d，第二极为源极s，晶体管的栅极(gate，g)接收到高电平时，该晶体管处于导通状态，晶体管的栅极g接收到低电平时，该晶体管处于截止状态。

[0042] 本申请实施例提供一种电子设备。该电子设备包括例如电视、手机、平板电脑、个人数字助理(personal digital assistant，PDA)、车载电脑等。本申请实施例对上述电子设备的具体形式不做特殊限制。以下为了方便说明，是以电子设备为手机为例进行的说明。

[0043] 如图1a所示，电子设备01包括显示模组11和壳体12。可选的，电子设备01还可以包括中框13。

[0044] 在一种可能的实施方式中，壳体12上可以安装有印刷电路板(printed circuit board，PCB)或柔性电路板(flexible printed circuit，FPC)，PCB或FPC上设置有应用处理器(application processor，AP)。显示模组11可以安装于壳体12上并与PCB或FPC相耦接。

[0045] 在另一种可能的实施方式中，中框13上可以安装上述PCB或FPC，显示模组11可以安装于中框13上并与PCB或FPC相耦接。壳体12安装于中框13的另一面。本申请以该实施方式为例，但并不意在限定于此。

[0046] 该显示模组11可以包括至少一个显示屏10以及显示驱动电路40。

[0047] 显示屏10可以包括衬底基板。在本申请的一些实施例中，该衬底基板的材料可以包括玻璃基底或柔性材料。该柔性材料可以为柔性玻璃，或者聚酰亚胺(polyimide，PI)。或者，在本申请的另一些实施例中，上述衬底基板的材料还可以包括拉伸材料。该拉伸材料的变形量可以大于或等于5％。例如，上述拉伸材料可以为聚二甲基硅氧烷(polydimethylsiloxane，PDMS)。在此情况下，该显示屏10可以为能够拉伸和弯折的柔性显示屏。具有该柔性显示屏的电子设备01可以称为折叠手机或者折叠平板。或者，上述衬底基板的材料还可以包括质地较硬的材料，例如硬质玻璃、蓝宝石等构成。在此情况下，上述显示屏10为硬质显示屏。

[0048] 在一种可能的实施方式中，上述显示模组可以具有两个显示屏10，两个显示屏10可以分别设置于中框13的两侧，即有一个显示屏10内嵌在外壳12中或者直接取代外壳12。从而可以使得电子设备的正面和背面均能够进行显示。

[0049] 如图1b所示，显示屏10包括有效显示区(active area，AA)100和位于该AA区100周边的非显示区101。

[0050] AA区100用于显示图像。AA区100包括M行矩阵形式排列的亚像素(sub pixel)20。M≥2，M为正整数。亚像素20内设置有用于控制亚像素20进行显示的像素电路201。亚像素也可以称为子像素或者次像素。在本申请实施例中，沿水平方向X排列成一行的亚像素20称为同一行亚像素，沿竖直方向Y排列成一列的亚像素20称为同一列亚像素。

[0051] 非显示区101可以安装上述显示驱动电路40。显示驱动电路40用于驱动显示屏10显示图像。示例性的，显示驱动电路40可以为显示驱动芯片(display driver integrated circuit，DDIC)。显示驱动电路40包括至少一个数据电压输出端口VO以及至少一个第一信号端O1。

[0052] 显示驱动电路40的数据电压输出端口VO通过数据线(data line，DL)与至少一列的亚像素20的像素电路201相耦接，数据电压输出端口VO用于输出数据电压Vdata。显示驱动电路40的第一信号端O1与各行亚像素20的像素电路201相耦接。第一信号端O1用于输出初始电压Vinit，示例性的，初始电压Vinit可以为‑4V。

[0053] 如图1c所示，显示驱动电路40的数据电压输出端VO可以通过数据选择器(multiplexer，MUX)与数据线DL相耦接。MUX可以根据需要在一个时间段内，只选择部分数据线DL分别接收显示驱动电路40的数据电压输出端VO输出的数据电压Vdata。

[0054] 当显示屏10的尺寸较大，一行亚像素20的数量较多时，该显示屏10中设置的数据线DL的数量也会增加。如图1d所示，电子设备01可以包括多个MUX和多个显示驱动电路40。一个显示驱动电路40的数据电压输出端VO通过对应的MUX与部分数据线DL相耦接。

[0055] 像素电路201的工作过程包括图3所示的三个阶段，第一阶段①、第二阶段②以及第三阶段③。第一阶段①可以称为复位阶段，第二阶段②可以称为数据电压写入阶段，第三阶段③可以称为发光阶段。

[0056] 由于显示屏10中的亚像素20是逐行扫描并发光的，因此，对于像素电路201也是逐行选通的。每个像素电路201可以通过如图3所示的选通信号N、选通信号N‑1和发光控制信号EM来进行控制。选通信号N‑1用于控制第N‑1行亚像素20中的像素电路201进入第二阶段②，并控制第N行亚像素20中的像素电路201进入第一阶段①。选通信号N用于控制第N行亚像素20中的像素电路201进入第二阶段②。发光控制信号EM用于控制第N行亚像素20中的像素电路201进入第三阶段③。1≤N≤M，N为正整数。

[0057] 如图2a所示，为一种7T1C(即7个晶体管(transistor，T)1个电容capacitance，C)结构的像素电路，该像素电路201至少包括第一复位晶体管M1、数据写入晶体管M2、补偿晶体管M3、驱动晶体管M4、第一发光控制晶体管M5、第二发光控制晶体管M6、第二复位晶体管M7、第一电容Cst以及发光器件L。

[0058] 示例性的，发光器件L可以为有机发光二极管(organic light‑emitting diode，OLED)，显示屏10可以为OLED显示屏；发光器件L也可以为微型发光二极管(mirco light emitting diode，mirco LED)，显示屏10可以为mirco LED显示屏。本申请以发光器件L为OLED为例，但并不意在限定于此。

[0059] 第一复位晶体管M1的栅极用于接收选通信号N‑1。第一复位晶体管M1的第一极(例如源极)与补偿晶体管M3的第二极(例如漏极d)、驱动晶体管M4的栅极g以及第一电容Cst的第一端(例如图2a中第一电容Cst的下极板)相耦接。第一复位晶体管M1的第二极(例如漏极d)与第二复位晶体管M7的第二极(例如漏极d)相耦接，用于接收初始电压Vinit。

[0060] 数据写入晶体管M2的第一极(例如源极s)用于接收显示驱动电路40的数据电压输出端口VO输出的数据电压Vdata。数据写入晶体管M2的第二极(例如漏极d)与第二发光控制晶体管M6的第二极(例如漏极d)以及驱动晶体管M4的第一极(例如源极s)相耦接。数据写入晶体管M2的栅极g用于接收选通信号N。

[0061] 补偿晶体管M3的第一极(例如源极s)与驱动晶体管M4的第二极(例如漏极d)以及第一发光控制晶体管M5的第一极(例如源极s)相耦接。补偿晶体管M3的栅极g用于接收选通信号N。

[0062] 第二发光晶体管M5的第二极(例如漏极d)与发光器件L(例如OLED)的阳极(anode，a)以及第二复位晶体管M7的第一极(例如源极s)相耦接。第一发光控制晶体管M5的栅极g用于接收发光控制信号EM。发光器件L的阴极(cathode，c)与第二电源电压输入端(用于输出第二电源电压ELVSS)相耦接。

[0063] 第二发光控制晶体管M6的第一极(例如源极s)与第一电源电压输入端和第一电容Cst的第二端(例如图2a中第一电容Cst的上极板)相耦接，以接收该第一电源电压输入端输入的第一电源电压ELVDD。第二发光控制晶体管M6的栅极g用于接收发光控制信号EM。

[0064] 第二复位晶体管M7的栅极g与第一复位晶体管M1的栅极g相耦接，用于接收选通信号N‑1。

[0065] 下面基于如图2a所示的像素电路201的结构，在图2b、图2c以及图2d中分别对如图3所示的三个阶段进行详细说明。为了清楚说明，对于截止的晶体管添加“×”标记，对于导通的晶体管未添加“×”标记。

[0066] 第一阶段①(复位阶段)：

[0067] 如图2b所示，在选通信号N‑1为低电平时，第一复位晶体管M1和第二复位晶体管M7导通。初始电压Vinit通过第一复位晶体管M1传输至驱动晶体管M4的栅极g，从而对驱动晶体管M4的栅极g进行复位。此外，初始电压Vinit通过第二复位晶体管M7传输至发光器件L(例如OLED)的阳极a，从而对发光器件L(例如OLED)进行复位。

[0068] 此时，发光器件L(例如OLED)的阳极a的电压Va以及驱动晶体管M4的栅极g的电压Vg4均等于初始电压Vinit。如表1所示，第一复位晶体管M1的漏源电压Vsd1为晶体管的导通压降约0.1V，补偿晶体管M3的漏源电压Vsd3＝Vinit‑(ELVSS+Voled)。其中，Vth_M4为驱动晶体管M4的阈值电压，Voled为发光器件L(例如OLED)的压降(voltage drop)。

[0069] 在第一阶段①可以将驱动晶体管M4的栅极g以及发光器件L(例如OLED)的阳极a的电压复位至初始电压Vinit，从而避免上一帧图像残留于驱动晶体管M4的栅极g以及发光器件L(例如OLED)的阳极a的电压对下一帧图像造成影响。因此，第一阶段①可以称为复位阶段。由上述可知，该复位阶段为第一复位晶体管M1导通的阶段。

[0070] 第二阶段②(数据电压写入阶段)：

[0071] 如图2c所示，在选通信号N为低电平时，数据写入晶体管M2和补偿晶体管M3导通。

[0072] 在数据写入晶体管M2导通的情况下，驱动晶体管M4的第一极(例如源极s)与显示驱动电路40的数据电压输出端口VO相耦接，从而可以在数据电压写入阶段接收到该数据电压输出端口VO输出的数据电压Vdata，即驱动晶体管M4的源极电压Vs4＝Vdata。因此，数据电压写入阶段为数据电压Vdata施加于驱动晶体管M4第一极(例如源极s)的阶段。

[0073] 在补偿晶体管M3导通的情况下，驱动晶体管M4的栅极g与漏极d相耦接，即驱动晶体管M4的栅极电压Vg4与漏极d电压Vd4相同，驱动晶体管M4处于导通状态。

[0074] 根据晶体管的导通特性可知，驱动晶体管M4的漏极电压Vd4＝Vs4‑|Vth_M4|＝Vdata‑|Vth_M4|，其中，Vth_M4为驱动晶体管M4的阈值电压。由于补偿晶体管M3导通，使得驱动晶体管M4的栅极电压Vg4与漏极d电压Vd4相同，所以第一电容Cst的端电压等于驱动晶体管M4的栅极电压Vg4＝Vdata‑|Vth_M4|。即驱动晶体管M4的栅极电压Vg4与该驱动晶体管M4的阈值电压Vth_M4相关。

[0075] 如表1所示，由于第一复位晶体管M1截止，第一复位晶体管M1漏极的电压Vd1＝Vinit＝‑4V，第一复位晶体管M1的源极电压Vs1与驱动晶体管M4的栅极电压Vg4相同即Vs1＝Vdata‑|Vth_M4|，所以第一复位晶体管M1的漏源电压Vsd1＝Vs1‑Vd1＝Vdata‑|Vth_M4|‑Vinit＝Vdata‑|Vth_M4|‑(‑4)。补偿晶体管M3的漏源电压Vsd3为晶体管的导通压降约0.1V。

[0076] 第三阶段③(发光阶段)：

[0077] 如图2d所示，在发光控制信号EM为低电平时，第一发光控制晶体管M5和第二发光控制晶体管M6导通。

[0078] 驱动晶体管M4的第一极(例如源极s)与第一电源电压输入端相耦接，从而可以在发光阶段接收到第一电源电压输入端输出的第一电源电压ELVDD。补偿晶体管M3的第一极(例如源极s)以及驱动晶体管M4的第二极(例如漏极d)可以与发光器件L的阳极a相耦接，因此，第一电源电压ELVDD与第二电源电压ELVSS之间的电流通路导通。

[0079] 由第一电容Cst通过驱动晶体管M4产生的驱动电流Isd，通过上述电流通路传输至发光器件L(例如OLED)，以驱动发光器件L(例如OLED)进行发光。由上述可知，发光阶段为驱动发光器件L(例如OLED)发光的阶段。

[0080] 此时，如表1所示，第一复位晶体管M1的源极电压Vs1、补偿晶体管M3的漏极电压Vd3以及驱动晶体管M4的栅极电压Vg4相同，均为Vdata‑|Vth_M4|，即Vs1＝Vd3＝Vg4＝Vdata‑|Vth_M4|，而第一复位晶体管M1的漏极电压Vd1等于初始电压Vinit，所以第一复位晶体管M1的漏源电压Vsd1＝Vs1‑Vd1＝Vdata‑|Vth_M4|‑Vinit＝Vdata‑|Vth_M4|‑(‑4)。

[0081] 而补偿晶体管M3的漏极电压Vd3＝ELVSS+Voled，所以补偿晶体管M3的漏源电压Vsd3＝Vs3‑Vd3＝Vdata‑|Vth_M4|‑(ELVSS+Voled)。

[0082] 驱动晶体管M4的源栅电压Vsg4＝Vs4‑Vg4＝ELVDD‑(Vdata‑|Vth_M4|)。

[0083] 此外，驱动发光器件L(例如OLED)发光的驱动电流Isd满足以下公式：

[0084] Isd＝1/2×μ×Cgi×W/L×(Vsg4‑|Vth_M4|)2   公式1。

[0085] 其中，μ为驱动晶体管M4的载流子迁移率，Cgi为驱动晶体管M4的栅极g与沟道之间的电容，W/L为驱动晶体管M4的宽长比，Vth_M4为驱动晶体管M4的阈值电压。

[0086] 根据公式1可知，驱动发光器件L(例如OLED)发光的驱动电流Isd＝1/2×μ×Cgi×2 2
W/L×(ELVDD‑Vdata+|Vth_M4|‑|Vth_M4|) ＝1/2×μ×Cgi×W/L×(ELVDD‑Vdata) 。

[0087] 由于驱动电流Isd与驱动晶体管M4的阈值电压Vth_M4无关，可以防止出现由于各个驱动晶体管的阈值电压存在差异导致亮度不均的现象。因此在经过数据电压写入阶段(图3中的第二阶段②)中的阈值电压补偿后，可以在发光阶段(如图3所示的第三阶段③)实现显示屏10的亮度均匀。由于发光器件L(例如OLED)在上述第三阶段③发光，因此上述第三阶段③可以称为发光阶段。

[0088] 基于上述像素电路的结构，显示屏10中的亚像素20是逐行扫描并发光的，因此当显示一帧图像时，第一行亚像素20发光后，需要保持发光的状态直至最后一行亚像素20发光，才能够实现一帧图像的显示。

[0089] 当显示屏10显示动态画面时，可以采用60Hz的刷新率，如图4所示，一帧图像的时间T2为1/60s。当该电子设备01的显示屏10显示静态画面(例如待机画面)时，为了降低电子设备01的功耗，可以采用小于60Hz(例如30Hz)的刷新率。此时，如图4所示，一帧图像的时间T1为1/30s。其中，T1＞T2。

[0090] 也就是说，当显示屏10采用较低的刷新率时，一帧图像的时间有所增加，所以对于同一行亚像素20而言，采用30Hz刷新率时，该行亚像素20保持发光的时长△t1，即发光阶段(图3中的第三阶段③)的时长大约为1/30s。采用60Hz刷新率时，该行亚像素20的保持发光时长△t2大约为1/60s。即△t1大于△t2。

[0091] 基于此，当一亚像素20发光时，该亚像素20的像素电路201中第一电容Cst的电量Q满足以下公式：

[0092] Q＝C×△V＝Ioff_M1×△t   公式2。

[0093] 其中，C为第一电容Cst的电容值；Ioff_M1为在发光阶段(图3中的第三阶段③)中第一复位晶体管M1的漏电流；△V为在发光阶段(图3中的第三阶段③)中驱动晶体管M4的栅极电压Vg4的压降；△t为亚像素20保持发光的时长。

[0094] 由上述公式2可知，在第一电容Cst的电容值C、第一复位晶体管M1的漏电流Ioff_M1一定的情况下，由于△t1大于△t2，所以显示屏10采用30Hz进行显示时，驱动晶体管M4的栅极电压Vg4的压降△V1，大于显示屏10采用60Hz进行显示时，驱动晶体管M4的栅极电压Vg4的压降△V2。

[0095] 驱动晶体管M4的栅源电压Vsg4为源极电压Vs4与栅极电压Vg4之差，即Vsg4＝Vs4‑Vg4，其中，由图2a可知，Vs4＝ELVDD，即栅源电压Vs4恒定。由于△V1＞△V2，因此，如图5所示，显示屏10采用30Hz进行显示时，驱动晶体管M4的栅源电压Vsg4_1，大于显示屏10采用60Hz进行显示时，驱动晶体管M4的栅源电压Vsg4_2，即Vsg4_1＞Vsg4_2。

[0096] 根据公式1可知，驱动发光器件L(例如OLED)发光的驱动电流Isd与驱动晶体管M4的栅源电压Vsg4的平方成正比。因为Vsg4_1＞Vsg4_2，所以显示屏10采用30Hz进行显示时，驱动发光器件L(例如OLED)发光的驱动电流Isd1，大于显示屏10采用60Hz进行显示时，驱动发光器件L(例如OLED)发光的驱动电流Isd2，即Isd1＞Isd2。也就是说，在显示屏10由较高刷新率60Hz转换为较低刷新率30Hz进行显示时，流过亚像素20中发光器件L(例如OLED)的驱动电流会增大。此时在刷新频率交替的时间，发光器件L(例如OLED)的亮度会突然改变，人眼会敏锐地捕获到突然改变的亮度，从而出现屏闪现象。

[0097] 基于上述显示屏10出现屏闪的原因，当显示屏10以低刷新率30Hz进行显示时，一种可能的实施方式中，可以通过减小第一复位晶体管M1的漏电流Ioff_M1来降低低刷新率下的屏闪现象。

[0098] 具体的，可以降低显示屏10以低刷新率30Hz进行显示时，在发光阶段(图3中的第三阶段③)驱动晶体管M4的栅极电压Vg4的压降△V1，使之与显示屏10采用60Hz进行显示时，驱动晶体管M4的栅极电压Vg4的压降△V2的数值近似相等。如图5所示，即降低显示屏10采用30Hz进行显示时，驱动晶体管M4的栅源电压Vsg4_1，使之与显示屏10采用60Hz进行显示时，驱动晶体管M4的栅源电压Vsg4_2近似相等。从而，由公式(1)可得，显示屏10采用30Hz进行显示时，驱动发光器件L(例如OLED)发光的驱动电流Isd1，与显示屏10采用60Hz进行显示时，驱动发光器件L(例如OLED)发光的驱动电流Isd2近似相等。

[0099] 图6示出了晶体管的I‑V曲线，每条曲线代表晶体管的源漏电压Vsd为某一特定值时，晶体管的漏电流Ioff随着栅源电压Vsg变化而变化的情况。例如，图6中Vsd_1曲线位于Vsd_2曲线的上方，所以Vsd_1>Vsd_2，当栅源电压Vsg相同时，Vsd_1曲线对应的漏电流Ioff1大于Vsd_2曲线对应的漏电流Ioff2。也就是说，晶体管的源漏电压Vsd越大，漏电流Ioff越大；晶体管的源漏电压Vsd越小，漏电流Ioff越小。

[0100] 因此，为了在发光阶段，降低第一复位晶体管M1的漏电流Ioff_M1，可以减小第一复位晶体管M1的源漏电压Vsd1。

[0101] 另外，如图2d所示，与驱动晶体管M4相连接并且在第三阶段③为截止状态的晶体管有第一复位晶体管M1、补偿晶体管M3以及数据写入晶体管M2。因此，第一复位晶体管M1的漏电流、补偿晶体管M3以及数据写入晶体管M2的漏电流都会导致驱动晶体管M4的栅极电压Vg4，在亚像素20保持发光的时间内产生压降△V。但是，亚像素20在显示不同灰阶的图像时，第一复位晶体管M1的漏电流与补偿晶体管M3或数据写入晶体管M2的漏电流所引起的屏闪程度是不同。

[0102] 如图7a中A所示，亚像素20在显示低灰阶的图像时，主要是第一复位晶体管M1的漏电流所引起的屏闪。如图7a中B所示，在第一电源电压ELVDD恒定的情况下，通过提高初始电压Vinit以降低第一复位晶体管M1的源漏电压Vsd，从而降低了第一复位晶体管M1的漏电流，因此可以降低显示低灰阶的图像时的屏闪。

[0103] 如图7b中A所示，亚像素20在显示中高灰阶的图像时，主要是补偿晶体管M3和数据写入晶体管M2的漏电流所引起的屏闪。如图7b中B所示，通过降低补偿晶体管M3的栅极g接收的选通信号N的高电平Vg_h(见图3)，提高了图6中所示的栅源电压Vsg(由于Vsg＝Vs‑Vg，Vg减小则Vsg增大)，相当于提高了补偿晶体管M3的源漏电压Vsd，从而降低了补偿晶体管M3的漏电流，因此可以降低显示中高灰阶的图像时的屏闪。

[0104] 综上所述，通过减小第一复位晶体管M1、补偿晶体管M3和数据写入晶体管M2的漏电流，使得在采用低刷新率时，可以减小由于漏电流导致驱动晶体管M4的栅极电压Vg4在发光阶段存在较大压降而导致屏闪现象出现的几率。对于第一复位晶体管M1和补偿晶体管M3，可以通过降低各自的源漏电压和/或隧道宽度来降低漏电流。对于数据写入晶体管M2，可以通过减小隧道宽度来降低数据写入晶体管M2的漏电流。

[0105] 如图8a所示，本申请实施例提供了另一种显示模组，与图1b所示的显示模组相比，还包括M条第一初始电压线S1、M条第二初始电压线S2以及设置于非显示区101的至少一个驱动组30。需要说明的是，该显示模组同样可以具有图1c或图1d所示的MUX与显示，在此不再重复。

[0106] 像素电路201、显示驱动电路40以及驱动组30可以设置于前文所述的衬底基板上。

[0107] 每个驱动组30包括M个选通电路301。显示驱动电路40包括至少一个数据电压输出端口VO、至少一个第一信号端O1和至少一个第二信号端O2。

[0108] 显示驱动电路40的数据电压输出端口VO通过数据线(data line，DL)与至少一列的亚像素20的像素电路201相耦接，数据电压输出端口VO用于输出数据电压Vdata。显示驱动电路40的第一信号端O1和第二信号端O2分别与各个驱动组30中的选通电路301相耦接。显示驱动电路40的第二信号端O2还通过第二初始电压线S2与各个亚像素20的像素电路201相耦接。各个驱动组30中的选通电路301通过第一初始电压线S1与一行亚像素20的像素电路201相耦接。

[0109] 第一信号端O1可以输出第一初始电压Vinit1，第二信号端O2可以输出第二初始电压Vinit2。在发光阶段(如图3所示的第三阶段③)，第二初始电压的绝对值大于第一初始电压的绝对值，即|Vinit2|＞|Vinit1|。第一初始电压Vinit1的取值范围可以为Vinit1>0V，例如，第一初始电压Vinit1可以为0V、1V、2V。第二初始电压Vinit2可以为‑4V。

[0110] 第N个选通电路301与第N行亚像素20的像素电路201中的第一复位晶体管M1的第二极(例如漏极)和电压调变晶体管Mc的第一极(例如源极)相耦接。第N个选通电路301还与显示驱动电路40的第一信号端O1和第二信号端O2相耦接，用于从显示驱动电路40输出的第一初始电压Vinit1和第二初始电压Vinit2中选择一个作为第三初始电压Vinit3，通过第一初始电压线S1输出给第N行亚像素20的像素电路201中的第一复位晶体管M1的第二极(例如漏极)和电压调变晶体管Mc的第一极(例如源极)。

[0111] 显示驱动电路40可以通过图1a所示的FPC与AP相耦接，从而使得显示驱动电路40可以接收到AP输出的显示数据，并由数据电压输出端口VO通过DL将数据电压Vdata传输至各个亚像素20的像素电路201中。

[0112] 下面以第N行中一个像素电路201和一个选通电路301为例，对像素电路201和选通电路301的结构和功能进行详细描述。

[0113] 具体的，与图2a所示的像素电路201相比，如图8b所示的像素电路还包括：第一补偿晶体管Ma、第二补偿晶体管Mb、电压调变晶体管Mc。

[0114] 图8b所示的像素电路201与图2a所示的像素电路201相比区别在于：在发光阶段(图3中的第三阶段③)，第二复位晶体管M7单独接收第二初始电压Vinit2，第一补偿晶体管Ma和第二补偿晶体管Mb进行组合取代补偿晶体管M3，并且第一补偿晶体管Ma与第二补偿晶体管Mb连接点通过电压调变晶体管Mc与第一复位晶体管M1的第二极(例如漏极)接收第一初始电压Vinit1。由于第一补偿晶体管Ma的源漏通路与第二补偿晶体管Mb的源漏通路是串联的，第一补偿晶体管Ma中的漏电流直接影响了第一补偿晶体管Ma和第二补偿晶体管Mb组合后的漏电流，通过在发光阶段(图3中的第三阶段③)接入较高的第一初始电压Vinit1(例如1V)，来降低第一复位晶体管M1的源漏电压Vsd以及第一补偿晶体管Ma的源漏电压Vsd，从而分别降低第一复位晶体管M1以及第一补偿晶体管Ma(相当于降低前文所述的补偿晶体管M3)的漏电流，以此达到降低发光阶段屏闪的问题。

[0115] 具体的，第一补偿晶体管Ma的第一极(例如源极s)与第二补偿晶体管Mb的第二极(例如漏极d)以及电压调变晶体管Mc的第二极(例如漏极d)相耦接。第一补偿晶体管Ma的第二极(例如漏极d)与驱动晶体管M4的栅极g、第一电容Cst的第一端(例如图2a中第一电容Cst的下极板)和第一复位晶体管M1的第一极(例如源极s)相耦接。

[0116] 第二补偿晶体管Mb的第一极(例如源极s)与驱动晶体管M4的第二极(例如漏极d)以及发光器件L的阳极相耦接。第一补偿晶体管Ma的栅极g以及第二补偿晶体管Mb的栅极s用于接收选通信号N。

[0117] 电压调变晶体管Mc的第一极(例如源极s)与第一复位晶体管M1的第二极(例如漏极d)相耦接，并通过第一初始电压线S1与选通电路301相耦接，用于接收选通电路301选择输出的第一初始电压Vinit1或第二初始电压Vinit2。电压调变晶体管Mc的栅极g用于接收发光控制信号EM。

[0118] 第二复位晶体管M7的第二极(例如漏极d)通过第N条第二初始电压线S2与显示驱动电路40的第二信号端O2相耦接，用于接收第二初始电压Vinit2。

[0119] 需要说明的是，第一补偿晶体管Ma和第二补偿晶体管Mb组合起来的作用与图2a中补偿晶体管M3的作用相同。像素电路201中的未描述的器件连接关系见图2b相关描述，在此不再重复。

[0120] 每个选通电路301包括第一选通晶体管Ms1和第二选通晶体管Ms2。

[0121] 其中，第一选通晶体管Ms1的第一极(例如源极s)与显示驱动电路40的第一信号端O1相耦接，用于接收显示驱动电路40的第一信号端O1输出的第一初始电压Vinit1。第一选通晶体管Ms1的栅极g用于接收发光控制信号EM。发光控制信号用于在发光阶段生效，在非所述发光阶段失效。

[0122] 第二选通晶体管Ms2的第一极(例如源极s)与显示驱动电路40相耦接。具体的，第二选通晶体管Ms2的第一极(例如源极s)与显示驱动电路40的第二信号端O2相耦接，用于接收显示驱动电路40的第二信号端O2输出的第二初始电压Vinit2。第二选通晶体管Ms2的栅极g用于接收发光控制信号EM的反相信号XEM。控制信号EM的反相信号XEM可以通过反相器(图中未示出)对发光控制信号EM进行反相得到。

[0123] 第N个选通电路301中的第一选通晶体管Ms1的第二极(例如漏极d)以及第二选通晶体管Ms2的第二极(例如漏极d)，通过第N条第一初始电压线S1，与第N行亚像素20的像素电路201中的电压调变晶体管Mc的第一极(例如源极s)以及第一复位晶体管M1的第二极(例如漏极d)相耦接。

[0124] 选通电路301用于在复位阶段(图3中的第一阶段①)以及数据电压写入阶段(图3中的第二阶段②)，通过第一初始电压线S1向第一复位晶体管M1的第二极(例如漏极)和电压调变晶体管Mc的第一极(例如源极)输出第二初始电压Vinit2。还用于在发光阶段(图3中的第三阶段③)，通过第一初始电压线S1向第一复位晶体管M1的第二极(例如漏极)和电压调变晶体管Mc的第一极(例如源极)输出第一初始电压Vinit1。

[0125] 在此基础上，上述至少一个驱动组包括如图9a所示的第一驱动组30A和第二驱动组30B。上述第一驱动组30A和第二驱动组30B分别位于显示屏的显示区100的左右两侧。

[0126] 基于此，如图9b所示，第一驱动组30A中第N个选通电路以及第二驱动组30B中第N个选通电路均与第N行亚像素20的像素电路201中的第一复位晶体管M1的第二极(例如漏极d)和电压调变晶体管Mc的第一极(例如源极)相耦接。

[0127] 当显示屏10的分辨率较高时，一行亚像素20的数量较多，如果只在一行亚像素20的一侧设置上述驱动组，那么一行亚像素20中距离驱动组中的选通电路的输出端较远的一端，接收到的信号会存在衰减，从而降低信号的准确性。

[0128] 因此，通过在显示区100的左、右两侧分别设置第一驱动组30A和第二驱动组30B，使得第一驱动组30A中的一个选通电路和第二驱动组30B中的一个选通电路，分别从左、右两侧向同一行亚像素20中的第一复位晶体管M1的第二极(例如漏极d)输出上述第一初始电压Vinit1或第二初始电压Vinit2，从而可以有效减小信号衰减的问题。

[0129] 以下，通过不同的示例对上述驱动组30中选通电路以及具有该选通电路的显示屏10的结构进行举例说明。

[0130] 下面以图9b为例对上述电路的工作方式进行说明：

[0131] 无论在复位阶段(图3中的第一阶段①)、数据电压写入阶段(图3中的第二阶段②)、发光阶段(图3中的第三阶段③)，第二初始电压Vinit2始终为低电平(例如‑4V)，即第二复位晶体管M7的第二极(例如漏极d)的电压Vd7＝Vinit2。

[0132] 复位阶段(图3中的第一阶段①)：

[0133] 如图10所示，选通电路301选择输出第二初始电压Vinit2，即第三初始电压Vinit3等于第二初始电压Vinit2，选通信号N‑1从高电平切换至低电平，选通信号N保持高电平，发光控制信号EM为高电平，发光控制信号EM的反相信号XEM为低电平。

[0134] 如图11a所示，由于选通信号N‑1从高电平切换至低电平，使得第一复位晶体管M1和第二复位晶体管M7导通。选通信号N保持高电平，使得第一补偿晶体管Ma、第二补偿晶体管Mb、数据写入晶体管M2截止。发光控制信号EM为高电平，发光控制信号EM的反相信号XEM为低电平，使得第二发光控制晶体管M6、电压调变晶体管Mc以及选通电路301中的第一选通晶体管Ms1截止，第二选通晶体管Ms2导通。选通电路301从而将显示驱动电路40的第二信号端O2输出的第二初始电压Vinit2，通过第一初始电压线S1传输至第一复位晶体管M1的第二极(例如漏极d)以及电压调变晶体管Mc的第一极(例如源极)。

[0135] 与图2b描述类似的，第三初始电压Vinit3(此时等于第二初始电压Vinit2)通过第一复位晶体管M1传输至驱动晶体管M4的栅极g，从而对驱动晶体管M4的栅极g进行复位。第二初始电压Vinit2通过第二复位晶体管M7传输至发光器件L(例如OLED)的阳极a，从而对发光器件L(例如OLED)的阳极a进行复位。在复位阶段(图3中的第一阶段①)可以将驱动晶体管M4的栅极g以及发光器件L(例如OLED)的阳极a的电压复位至初始电压Vinit1，从而避免上一帧图像残留于驱动晶体管M4的栅极g以及发光器件L(例如OLED)的阳极a的电压对下一帧图像造成影响。

[0136] 如表1所示，第一复位晶体管M1的漏源电压Vsd1为晶体管的导通压降约0.1V，第一补偿晶体管Ma的漏源电压Vsd_a的计算方式与图2b中补偿晶体管M3的漏源电压Vsd3的计算方式相同，只不过图2b中的Vinit变为图8b中的Vinit3。即Vsd_a＝Vinit3‑(ELVSS+Voled)。

[0137] 表1

[0138]

[0139] 数据电压写入阶段(图3中的第二阶段②)：

[0140] 如图10所示，选通电路301选择输出第二初始电压Vinit2，即第三初始电压Vinit3等于第二初始电压Vinit2，选通信号N‑1从低电平切换至高电平，选通信号N从高电平切换至低电平，发光控制信号EM为高电平，发光控制信号EM的反相信号XEM为低电平。

[0141] 如图11b所示，由于选通信号N‑1从低电平切换至高电平，使得第一复位晶体管M1和第二复位晶体管M7截止。选通信号N从高电平切换至低电平，使得第一补偿晶体管Ma、第二补偿晶体管Mb、数据写入晶体管M2导通。发光控制信号EM为高电平，发光控制信号EM的反相信号XEM为低电平，使得第二发光控制晶体管M6、电压调变晶体管Mc以及选通电路201中的第一选通晶体管Ms1截止，第二选通晶体管Ms2导通。选通电路201从而将显示驱动电路40的第二信号端O2输出的第二初始电压Vinit2，通过第一初始电压线S1传输至第一复位晶体管M1的第二极(例如漏极d)以及电压调变晶体管Mc的第一极(例如源极)。

[0142] 此时，在第一补偿晶体管Ma和第二补偿晶体管Mb导通的情况下，驱动晶体管M4的栅极g与漏极d相耦接，即驱动晶体管M4的栅极电压Vg4与漏极d电压Vd4相同，驱动晶体管M4处于导通状态。此时，数据电压Vdata通过导通的数据写入晶体管M2写入至驱动晶体管M4的源极s。

[0143] 如图2c的相关描述，驱动晶体管M4的栅极电压Vg4＝Vdata‑|Vth_M4|。如表1所示，第一复位晶体管M1截止，第一复位晶体管M1漏极的电压Vd1＝Vinit1＝‑4V，第一复位晶体管M1的源极电压Vs1与驱动晶体管M4的栅极电压Vg4相同即Vs1＝Vdata‑|Vth_M4|，所以第一复位晶体管M1的漏源电压Vsd1＝Vs1‑Vd1＝Vdata‑|Vth_M4|‑Vinit3＝Vdata‑|Vth_M4|‑(‑4)。第一补偿晶体管Ma的漏源电压Vsd_a为晶体管的导通压降约0.1V。

[0144] 发光阶段(图3中的第三阶段③)：

[0145] 如图10所示，选通电路301选择输出第一初始电压Vinit1，即第三初始电压Vinit3等于第一初始电压Vinit1，选通信号N‑1和选通信号N保持高电平，发光控制信号EM为低电平，发光控制信号EM的反相信号XEM为高电平。

[0146] 如图11c所示，由于选通信号N为高电平，使得第一复位晶体管M1和第二复位晶体管M7截止。由选通信号N为高电平，使得第一补偿晶体管Ma、第二补偿晶体管Mb、数据写入晶体管M2截止。发光控制信号EM为低电平，发光控制信号EM的反相信号XEM为高电平，使得第二发光控制晶体管M6、电压调变晶体管Mc以及选通电路201中的第一选通晶体管Ms1导通，第二选通晶体管Ms2截止。选通电路201从而将显示驱动电路40的第一信号端O1输出的第一初始电压Vinit1，通过第一初始电压线S1传输至第一复位晶体管M1的第二极(例如漏极d)以及电压调变晶体管Mc的第一极(例如源极)。

[0147] 如图2d的相关描述，由于第一发光控制晶体管M5和第二发光控制晶体管M6导通，第一电源电压ELVDD与第二电源电压ELVSS之间的电流通路导通。由第一电容Cst通过驱动晶体管M4产生的驱动电流Isd，通过上述电流通路传输至发光器件L(例如OLED)，以驱动发光器件L(例如OLED)进行发光。

[0148] 此时，由于电压调变晶体管Mc导通，相当于第一补偿晶体管Ma的第一极(例如源极)与第一复位晶体管的第二极(例如漏极)相耦合，所以第一补偿晶体管Ma的源极电压Vs_a以及第一复位晶体管的漏极电压Vd1均等于第一初始电压Vinit1。而第一补偿晶体管Ma的第二极(例如漏极d)与第一复位晶体管的第一极(例如源极)相耦合，所以第一补偿晶体管Ma的漏极电压Vd_a与第一复位晶体管的源极电压Vs1相等。所以第一补偿晶体管Ma的源漏电压Vsd_a与第一复位晶体管M1的源漏电压Vsd1相等，即Vsd_a＝Vsd1。

[0149] 如图2d的相关描述，驱动晶体管M4的栅极电压Vg4＝Vdata‑|Vth_M4|，所以如表1所示，第一补偿晶体管Ma的源漏电压Vsd_a＝Vsd1＝Vs1‑Vd1＝Vdata‑|Vth_M4|‑Vinit3。

[0150] 在发光阶段(图3中的第三阶段③)，对于第一复位晶体管M1的源漏电压Vsd1来说，从Vdata‑|Vth_M4|‑Vinit(图2a所示的像素电路)变为Vdata‑|Vth_M4|‑Vinit3(图8b所示的像素电路)，可以通过调整Vinit3(此时等于Vinit1)的值，使得Vinit3(此时等于Vinit1)大于Vinit(此时等于Vinit2)，从而降低第一复位晶体管M1的源漏电压Vsd1，进而降低第一复位晶体管M1的漏电流。使得在采用低刷新率时，可以减小由于漏电流导致驱动晶体管M4的栅极电压Vg4在发光阶段存在较大压降而导致屏闪现象出现的几率。

[0151] 在发光阶段(图3中的第三阶段③)，对于第一补偿晶体管Ma的源漏电压Vsd_a来说，从Vdata‑|Vth_M4|‑(ELVSS+Voled)(图2a所示的像素电路)变为Vdata‑|Vth_M4|‑Vinit3(图8b所示的像素电路)，可以通过调整Vinit1(Vinit3)的值，使得Vinit1>(ELVSS+Voled)，从而降低第一补偿晶体管Ma的源漏电压Vsd_a，进而降低第一补偿晶体管Ma和第二补偿晶体管Mb的组合(相当于原补偿晶体管M3)的漏电流。使得在采用低刷新率时，可以减小由于漏电流导致驱动晶体管M4的栅极电压Vg4在发光阶段存在较大压降而导致屏闪现象出现的几率。

[0152] 综上所述，第一初始电压Vinit1>第二初始电压Vinit2时，可以降低第一复位晶体管M1的漏电流；第一初始电压Vinit1大于第二电源电压ELVSS与发光器件L(例如OLED)的压降Voled之和时，可以降低补偿晶体管的漏电流。即第一初始电压Vinit1满足Vinit1>Vinit2以及Vinit1>(ELVSS+Voled)中的至少一项。

[0153] 示例性的，在Vth_M4＝‑1.5V，Vdata＝2‑6V，ELVSS＝‑3V，Voled＝2‑4.5V时，表1的具体取值如表2所示。

[0154] 从中看出，在发光阶段(图3中的第三阶段③)，图8b所示的像素电路与图2a所示的像素电路相比，在显示低灰阶(例如灰阶0)的图像时，第一复位晶体管M1的源漏电压Vsd1可以降低8.5‑3.5＝4V；在显示中灰阶(例如灰阶127)的图像时，第一补偿晶体管Ma的源漏电压Vsd_a可以降低3.5‑2.5＝1V；在显示高灰阶(例如灰阶255)的图像时，第一补偿晶体管Ma的源漏电压Vsd_a可以降低|‑1|‑|‑0.5|＝0.5V。

[0155] 表2

[0156]

[0157] 如前文所述的，第一初始电压Vinit1的取值范围可以为Vinit1>0V。当第一初始电压Vinit1小于0V时，在发光阶段(图3中的第三阶段③)，第一复位晶体管M1的源漏电压Vsd1的变化差异较小，从而在发光阶段无法有效降低第一复位晶体管M1的漏电流Ioff_M1，所以无法消除屏闪现象。此外，当第一初始电压Vinit1大于2V时，会使得第二复位晶体管M7的漏电流流向发光器件L(例如OLED)，使得在亚像素20显示黑画面时发光器件L(例如OLED)发光，即产生漏光的现象。

[0158] 针对前文所述的通过降低晶体管的隧道宽度来减小晶体管的漏电流的方式，其原因如下：

[0159] 如图12所示，薄膜晶体管(thin film transistor，TFT)的漏电流随着隧道宽度增加而增加，随着隧道宽度减小而减小。因此可以通过减小第一复位晶体管M1、第一补偿晶体管Ma、第二补偿晶体管Mb的隧道宽度来减小这些晶体管的漏电流，使得在采用低刷新率时，可以减小由于漏电流导致驱动晶体管M4的栅极电压Vg4在发光阶段存在较大压降而导致屏闪现象出现的几率。

[0160] 例如，通常在60Hz刷新频率下的晶体管的隧道宽度为2um，隧道长度为2.5um，在采用低刷新频率的场景下，对于图2a所示的像素电路，第一复位晶体管M1、补偿晶体管M3和数据写入晶体管M2中的至少一者的隧道宽度小于2um。对于图8b所示的像素电路，第一复位晶体管M1、第一补偿晶体管Ma、第二补偿晶体管Mb、电压调变晶体管Mc和数据写入晶体管M2中的至少一者的隧道宽度小于或等于2um。

[0161] 以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何在本申请揭露的技术范围内的变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。