一种LDMOS晶体管及其形成方法转让专利
申请号 : CN202110921916.0
文献号 : CN113380627B
文献日 : 2021-11-05
发明人 : 王行之 , 李庆民 , 陈信全 , 杨宗凯 , 许春龙
申请人 : 晶芯成(北京)科技有限公司
摘要 :
权利要求 :
1.一种LDMOS晶体管的形成方法,其特征在于,包括以下步骤:S21:提供一衬底,所述衬底内形成有相邻接的体区和漂移区;
S22:在所述体区和漂移区的交界处的所述衬底上形成栅极结构,所述栅极结构包括栅极层、位于所述栅极层两侧的第一侧墙和第二侧墙,所述第一侧墙位于所述体区的衬底上,所述第二侧墙位于所述漂移区的衬底上;
S23:刻蚀去除所述第二侧墙,并暴露出所述栅极层靠近所述漂移区的侧壁;
S24:氧化处理暴露出的所述栅极层,以形成第一氧化层;以及S25:以所述栅极层以及第一侧墙为掩模,对所述衬底进行离子注入以在所述栅极结构两侧形成源区和漏区,其中,所述漏区与所述栅极层在所述漂移区的正投影之间相邻设置。
‑
2.如权利要求1所述的形成方法,其特征在于,所述漂移区的离子注入剂量为1E17 cm ²‑
9E18 cm²。
~
3.如权利要求1所述的形成方法,其特征在于,S23包括:在所述栅极结构以及所述衬底上依次形成硬掩模层和光刻胶层;
通过黄光曝光所述第二侧墙上方的所述光刻胶层,以形成图形化的所述光刻胶层,且图形化的所述光刻胶层在所述第二侧墙上方具有开口;
以图形化的所述光刻胶层为掩模,在所述开口处刻蚀所述硬掩模层,以图形化处理所述硬掩模层;
以所述图形化的光刻胶层及图形化的硬掩模层为掩模,刻蚀所述第二侧墙,并暴露出所述第二侧墙下方的所述漂移区的顶面;以及去除剩余的所述光刻胶层。
4.如权利要求3所述的形成方法,其特征在于,S24包括:通过氧化工艺氧化处理所述栅极层沿所述栅极层的横向远离所述体区的所述侧壁,以形成所述第一氧化层;以及
通过湿法刻蚀工艺去除所述硬掩模层。
5.如权利要求4所述的形成方法,其特征在于,所述第一氧化层在所述栅极层沿所述栅极层的横向长度为所述栅极层的横向长度的1/5 1/2。
~
6.如权利要求5所述的形成方法,其特征在于,所述第一氧化层沿所述栅极层厚度方向的中间位置处的横向长度大于所述第一氧化层沿所述栅极层厚度方向的两端的横向长度。
7.如权利要求1所述的形成方法,其特征在于,所述漏区与栅极结构在所述衬底上的正投影之间的间距为零。
8.一种LDMOS晶体管,采用如权利要求1所述的形成方法制备而成,其特征在于,包括:衬底,所述衬底内具有相邻设置的漂移区和体区;
栅极结构,位于所述漂移区和所述体区交界处的所述衬底上,其中,所述栅极结构包括栅极层以及位于所述栅极层一侧的第一侧墙,所述第一侧墙位于所述体区的所述衬底上;
源区,位于所述栅极结构一侧的所述体区内;
漏区,位于所述栅极结构另一侧的所述漂移区内,且所述漏区与所述栅极层在所述漂移区的正投影之间相邻设置;
第一氧化层,位于所述栅极层靠近所述漏区的侧壁上。
9.如权利要求8所述的LDMOS晶体管,其特征在于,所述第一氧化层沿所述栅极层的横向长度为所述栅极层的横向长度的1/5 1/2。
~
10.如权利要求8所述的LDMOS晶体管,其特征在于,所述漏区与栅极结构在所述衬底上的正投影之间的间距为零。
说明书 :
一种LDMOS晶体管及其形成方法
技术领域
背景技术
(breakdown voltage,BV)以及降低导通电阻(on‑resistance,Ron)上。
压,但随之带来的是LDMOS晶体管的导通电阻较高,从而增加了功率器件的损耗。
发明内容
底上,所述第二侧墙位于所述漂移区的衬底上;
设置。
~
上;
~
述衬底上形成栅极结构,所述栅极结构包括栅极层、位于所述栅极层两侧的第一侧墙和第
二侧墙,所述第一侧墙位于所述体区的衬底上,所述第二侧墙位于所述漂移区的衬底上;刻
蚀去除所述第二侧墙,并暴露出所述栅极层靠近所述漂移区的侧壁;氧化暴露出的所述栅
极层以形成第一氧化层;以及以所述栅极层以及第一侧墙为掩模,对所述衬底进行离子注
入以在所述栅极结构两侧形成源区和漏区,其中,所述漏区与所述栅极层在所述漂移区的
正投影之间相邻设置。本发明通过将漏区与所述栅极结构在衬底上的正投影相邻接设置,
可以减小器件的尺寸以及减小电流通路,降低了LDMOS晶体管的导通电阻,通过在栅极层靠
近漏区的侧壁上形成第一氧化层,可以提升击穿电压,从而实现击穿电压和导通电阻之间
的平衡,减小了LDMOS晶体管的损耗,提高了LDMOS晶体管的输出功率以及综合性能。
附图说明
具体实施方式
11相邻设置,N型漂移区11的离子注入剂量为1E16 cm 9E16 cm ,本步骤形成了一个低
~
离子浓度的N型漂移区11;
位于P型体区12和N型漂移区11的交界处上;
LDMOS晶体管的尺寸较大,但是仅缩小间隔d来减小LDMOS晶体管的尺寸又会造成击穿电压
减小的问题。
可以使得LDMOS晶体管承受较高击穿电压,还可以降低LDMOS晶体管的导通电阻。
技术人员可以修改在此描述的本发明而仍然实现本发明的有利效果。因此,下列描述应当
被理解为对于本领域技术人员的广泛知道,而并不作为对本发明的限制。
发中,必须做出大量实施细节以实现开发者的特定目标,例如按照有关系统或有关商业的
限制,由一个实施例改变为另一个实施例。另外,应当认为这种开发工作可能是复杂和耗费
时间的,但是对于本领域技术人员来说仅仅是常规工作。
便、明晰地辅助说明本发明实施例的目的。
底上,所述第二侧墙位于所述漂移区的衬底上;
设置。
LDMOS晶体管为鳍式场效应晶体管时,所述衬底相应包括衬底以及位于所述衬底上分立的
鳍部。本实施例中,所述衬底100为硅衬底,且为p型硅衬底。在其他实施例中,所述衬底还可
以为锗衬底、锗化硅衬底、碳化硅衬底、砷化镓衬底或镓化铟衬底等其他材料的衬底,所述
衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的衬底。
所述漂移区用于承受较大的分压。形成漂移区的离子掺杂浓度较高,例如是现有技术中漂
移区的离子掺杂浓度的10 100倍,本实施例的漂移区110的离子掺杂浓度较现有技术中漂
~
移区的离子掺杂浓度高,使得LDMOS晶体管的导通电阻较小,有利于增大载流子的流动速
率,减小LDMOS晶体管的损耗,提高半导体结构的电学性能。
可以达到,在本实施例中,可以通过增加离子注入剂量来增加离子掺杂浓度,例如,离子注
‑2 ‑2
入剂量为1E17 cm 9E18 cm 。
~
离子、Ga离子或In离子,所述漂移区110内的掺杂离子为N 型离子,例如P离子、As离子或Sb
离子。在其他实施例中,所述LDMOS晶体管可以还可以为PLDMOS晶体管,所述体区120内的掺
杂离子为N型离子,所述漂移区110内的掺杂离子为P型离子。详细的,通过掩模,选择性地对
所述衬底100进行掺杂处理,从而在所述衬底100的不同区域内分别形成所述漂移区110和
体区120。
衬底100与外部的有源区以及LDMOS进行电性隔离,且所述隔离结构130用于对相邻LDMOS晶
体管起到电隔离作用。本实施例中,所述隔离结构130的材料为氧化硅。在其他实施例中,所
述隔离结构的材料还可以是氮化硅或氮氧化硅等其他绝缘材料。需要说明的是,所述隔离
结构130还形成在所述体区120中远离漂移区110一侧。其他实施例中,所述隔离结构还可以
只形成在所述漂移区远离所述体区的一侧。
第一侧墙231和第二侧墙232,所述第一侧墙231位于所述体区120的衬底上,所述第二侧墙
232位于所述漂移区110的衬底100上。
210,位于所述栅介质层210上的栅极层220。在本实施例中,所述栅极结构200为多晶硅栅结
构,因此所述栅介质层210 的材料为氧化硅,所述栅极层220的材料为多晶硅。
形成源区140。若所述栅极结构200露出的所述漂移区110的横向尺寸过大,相应的,在形成
所述源区140后将会出现所述栅极结构200在所述漂移区110顶面正投影与源区140之间的
间隔较大,造成LDMOS晶体管的尺寸较大。
通过化学气相沉积(CVD)工艺形成,所述光刻胶层320通过旋涂工艺在所述硬掩模层310上
形成。
图形化的光刻胶层320为掩模,在所述开口处刻蚀所述硬掩模层310,以图形化处理所述硬
掩模层310。
面),以及栅极层220靠近漂移区110的侧壁。
穿电压。
~
化层420。
漏区150与所述栅极层220在所述漂移区110的正投影之间相邻设置。如图3e所示,在一个实
施例中,所述漏区150与栅极结构200在所述衬底100上的正投影之间的间距为零。如图3f所
示,在其他实施例中,所述漏区150与栅极结构200在所述衬底100上的正投影之间的间距大
于零,该间距小于或等于现有技术中的所述漏区与栅极结构在所述衬底上的正投影之间的
距离d。
述源区140和漏区150中掺杂的离子为N型离子。在其他实施例中,当所述LDMOS晶体管为
PLDMOS晶体管时,所述源区和漏区内的掺杂离子相应为P型离子。所述漏区150与栅极结构
200在衬底100上的正投影之间没有间距,这样减小了LDMOS晶体管的尺寸,还减小了电流通
道,降低了LDMOS晶体管的导通电阻。
中,所述LDMOS晶体管可以为NLDMOS晶体管,接触区160中掺杂的为P型离子。在其他实施例
中,当所述LDMOS晶体管为PLDMOS晶体管时,所述接触区内的掺杂离子相应为N型离子。
所述漂移区110的离子掺杂浓度较高,例如是现有技术中漂移区的离子掺杂浓度的10 100
~
倍,使得其离子掺杂浓度较现有技术中的离子浓度高,从而降低了导通电阻。
中,所述漏区150位于所述漂移区110中。
侧墙231。所述第一侧墙231位于所述体区120的所述衬底100上,所述漏区150与所述栅极结
构200在衬底100上的正投影相邻设置,以使得所述漏区150与栅极结构200在衬底100上的
正投影之间没有间距,这样减小了LDMOS晶体管的尺寸,还减小了电流通道,降低了LDMOS晶
体管的导通电阻。
率以及综合性能。
界处的所述衬底上形成栅极结构,所述栅极结构包括栅极层、位于所述栅极层两侧的第一
侧墙和第二侧墙,所述第一侧墙位于所述体区的衬底上,所述第二侧墙位于所述漂移区的
衬底上;刻蚀去除所述第二侧墙,并暴露出所述栅极层靠近所述漂移区的侧壁;氧化处理暴
露出的所述栅极层以形成第一氧化层;以及以所述栅极层以及第一侧墙为掩模,对所述衬
底进行离子注入以在所述栅极结构两侧形成源区和漏区,其中,所述漏区与所述栅极层在
所述漂移区的正投影之间相邻设置。本发明通过将漏区与所述栅极结构在衬底上的正投影
相邻接设置,可以减小器件的尺寸以及减小电流通路,降低了LDMOS晶体管的导通电阻,通
过在栅极层靠近漏区的侧壁上形成第一氧化层,可以提升击穿电压,从而实现击穿电压和
导通电阻之间的平衡,减小了LDMOS晶体管的损耗,提高了LDMOS晶体管的输出功率以及综
合性能。另外,本发明通过增加漂移区的离子浓度进一步降低导通电阻,实现击穿电压和导
通电阻之间的平衡。
元素、步骤之间的逻辑关系或者顺序关系等。
都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰,或修改为等
同变化的等效实施例。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对
以上实施例所做的任何简单修改、等同变化及修饰,均仍属于本发明技术方案保护的范围
内。