阵列基板的制作方法、阵列基板及显示面板

摘要

本申请适用于显示技术领域，提供了一种阵列基板的制作方法、阵列基板及显示面板，该制作方法包括在衬底基板上形成公共电极，在栅极绝缘层上形成附加电极，附加电极在衬底基板上的投影与公共电极在衬底基板上的投影至少部分重合，像素电极的连接电极经由第一钝化层的第一过孔与附加电极电连接且经由第二过孔与漏极电连接。本申请通过在栅极绝缘层上形成附加电极，像素电极的连接电极与附加电极和漏极均电连接，附加电极和公共电极之间形成存储电容，有源层不会位于附加电极和公共电极之间，有源层的光漏电流不会影响存储电容，存储电容电荷储存稳定，避免显示画面产生闪烁、串扰等问题；附加电极和公共电极之间的距离小，能提高存储电容的电容值。

权利要求

1.阵列基板的制作方法，其特征在于，包括：提供衬底基板，所述衬底基板上设有多个像素区，每一所述像素区包括开口区和非开口区；在所述非开口区内形成栅极和公共电极；

在所述栅极和所述公共电极上形成栅极绝缘层；

在所述栅极绝缘层上于所述非开口区内形成附加电极，所述附加电极在所述衬底基板上的投影与所述公共电极在所述衬底基板上的投影至少部分重合；

在所述栅极绝缘层上形成有源层，以及与所述有源层连接的源极和漏极，所述有源层部分地形成于所述附加电极上；

在所述有源层、源极、漏极和附加电极上形成第一钝化层，并在所述第一钝化层上对应所述附加电极处形成第一过孔，在所述第一钝化层上对应所述漏极处形成第二过孔；

形成像素电极，所述像素电极包括设于所述开口区内的本体电极，以及设于所述第一钝化层上的连接电极；所述连接电极经由所述第一过孔与所述附加电极连接，且所述连接电极经由所述第二过孔与所述漏极连接。

2.如权利要求1所述的阵列基板的制作方法，其特征在于，所述形成像素电极的步骤包括：在所述第一钝化层上沉积透明导电材料层，并在所述透明导电材料层上沉积第一光阻层，提供像素电极光罩，使用所述像素电极光罩对所述第一光阻层进行曝光，并对曝光后的所述第一光阻层进行显影，得到与所述像素电极相对应的第一保护图案，对所述透明导电材料层进行蚀刻，将所述透明导电材料层上未被所述第一保护图案覆盖的部分蚀刻去除，得到所述像素电极；所述本体电极包括主干部和分支部，所述主干部的线宽小于所述连接电极的线宽，所述分支部的线宽小于所述连接电极的线宽。

3.如权利要求2所述的阵列基板的制作方法，其特征在于，所述在所述栅极绝缘层上于所述非开口区内形成附加电极的步骤包括：在所述栅极绝缘层上沉积附加导电材料层，并在所述附加导电材料层上沉积第二光阻层，使用所述像素电极光罩对所述第二光阻层进行曝光，对曝光后的所述第二光阻层显影，得到与所述连接电极相对应的第二保护图案，对所述附加导电材料层进行蚀刻，将所述附加导电材料层的未被所述第二保护图案覆盖的部分蚀刻去除，得到所述附加电极；或者，在所述栅极绝缘层上沉积附加导电材料层，并在所述附加导电材料层上沉积第三光阻层，使用所述像素电极光罩对所述第三光阻层进行曝光，对曝光后的所述第三光阻层显影，得到与所述连接电极和所述本体电极相对应的第三保护图案，对所述附加导电材料层进行湿蚀刻，将所述附加导电材料层的未被所述第三保护图案覆盖的部分以及与所述本体电极的图案相对应的部分均蚀刻去除，得到所述附加电极。

4.如权利要求1至3中任一项所述的阵列基板的制作方法，其特征在于，所述第二过孔形成于所述漏极的边缘，且所述第一过孔和第二过孔相连通。

5.阵列基板，其特征在于，包括：衬底基板，所述衬底基板上设有多个像素区，每一所述像素区包括开口区和非开口区；

所述非开口区内设有栅极和公共电极；

栅极绝缘层，设于所述栅极和所述公共电极上；

附加电极，设于所述栅极绝缘层上，所述附加电极在所述衬底基板上的投影与所述公共电极在所述衬底基板上的投影至少部分重合；

有源层，设于所述栅极绝缘层上，且部分位于所述附加电极上；

源极，设于所述有源层上；

漏极，设于所述有源层上并与所述源极相间隔；

第一钝化层，设于所述有源层、源极、漏极和附加电极上；且所述第一钝化层对应所述附加电极处设有第一过孔，所述第一钝化层对应所述漏极处设有第二过孔；

像素电极，包括设于所述开口区内的本体电极，以及设于所述第一钝化层上的连接电极；所述连接电极经由所述第一过孔与所述附加电极连接，且所述连接电极经由所述第二过孔与所述漏极连接。

6.如权利要求5所述的阵列基板，其特征在于，所述附加电极在所述衬底基板上的投影位于所述连接电极在所述衬底基板上的投影的内部。

7.如权利要求5所述的阵列基板，其特征在于，所述第二过孔位于所述漏极的边缘，且所述第一过孔和所述第二过孔相连通。

8.如权利要求5至7中任一项所述的阵列基板，其特征在于，所述阵列基板还包括：设于所述第一钝化层上和所述开口区内的色阻层，以及设于所述色阻层上的第二钝化层，所述像素电极设于所述第二钝化层上；所述第一过孔和所述第二过孔均贯穿所述第一钝化层和所述色阻层。

9.显示面板，其特征在于，包括：如权利要求5至8中任一项所述的阵列基板、与所述阵列基板相对设置的对置基板，以及夹设于所述阵列基板和所述对置基板之间的液晶层。

说明书

阵列基板的制作方法、阵列基板及显示面板

技术领域

[0001] 本申请涉及显示技术领域，特别涉及一种阵列基板的制作方法、阵列基板及显示面板。

背景技术

[0002] 目前，薄膜晶体管液晶显示器(TFT‑LCD，Thin Film Transistor Liquid CrystalDisplay)具有低辐射、体积小、能耗低等优点，被广泛地应用于各类电子信息产品上。液晶
显示器中，每行像素单元在对应栅极线的控制下依次打开，为了保证优良的显示效果，像素
结构中需要特别地设计存储电容，存储电容用于储存电荷，用以在一行像素结构关闭时保
持像素电极上的电荷量不变，从而维持显示亮度。

[0003] 在TFT中，通常包括依次层叠设置的栅极层、栅极绝缘层、有源层、源/漏极、钝化层和像素电极层等，且每一层都需要一道光罩制程。为了节省制程，提出了4‑MASK(光罩)方
案，其中，有源层和源/漏极通过一灰阶光罩合并于第二道制程中完成。在该种结构的TFT
中，漏极与公共电极之间因栅极绝缘层而绝缘并形成存储电容。由于漏极下方夹置有有源
层，有源层在光线的照射下会产生光漏电流，导致存储电容漏电，进而导致该存储电容对电
荷存储的不稳定性，最终造成显示画面闪烁等异常。

发明内容

[0004] 本申请实施例的目的在于提供一种阵列基板的制作方法，旨在解决现有的 4‑MASK制程方案中存储电容漏电的技术问题。

[0005] 本申请实施例是这样实现的，一种阵列基板的制作方法，包括：

[0006] 提供衬底基板，所述衬底基板上设有多个像素区，每一所述像素区包括开口区和非开口区；在所述非开口区内形成栅极和公共电极；

[0007] 在所述栅极和所述公共电极上形成栅极绝缘层；

[0008] 在所述栅极绝缘层上于所述非开口区内形成附加电极，所述附加电极在所述衬底基板上的投影与所述公共电极在所述衬底基板上的投影至少部分重合；

[0009] 在所述栅极绝缘层上形成有源层，以及与所述有源层连接的源极和漏极；

[0010] 在所述有源层、源极、漏极和附加电极上形成第一钝化层，并在所述第一钝化层上对应所述附加电极处形成第一过孔，在所述第一钝化层上对应所述漏极处形成第二过孔；

[0011] 形成像素电极，所述像素电极包括设于所述开口区内的本体电极，以及设于所述第一钝化层上的连接电极；所述连接电极经由所述第一过孔与所述附加电极连接，且所述
连接电极经由所述第二过孔与所述漏极连接。

[0012] 在一个实施例中，所述形成像素电极的步骤包括：在所述第一钝化层上沉积透明导电材料层，并在所述透明导电材料层上沉积第一光阻层，提供像素电极光罩，使用所述像
素电极光罩对所述第一光阻层进行曝光，并对曝光后的所述第一光阻层进行显影，得到与
所述像素电极相对应的第一保护图案，对所述透明导电材料层进行蚀刻，将所述透明导电
材料层上未被所述第一保护图案覆盖的部分蚀刻去除，得到所述像素电极；所述本体电极
包括主干部和分支部，所述主干部的线宽小于所述连接电极的线宽，所述分支部的线宽小
于所述连接电极的线宽。

[0013] 在一个实施例中，所述在所述栅极绝缘层上于所述非开口区内形成附加电极的步骤包括：

[0014] 在所述栅极绝缘层上沉积附加导电材料层，并在所述附加导电材料层上沉积第二光阻层，使用所述像素电极光罩对所述第二光阻层进行曝光，对曝光后的所述第二光阻层
显影，得到与所述连接电极相对应的第二保护图案，对所述附加导电材料层进行蚀刻，将所
述附加导电材料层的未被所述第二保护图案覆盖的部分蚀刻去除，得到所述附加电极；或
者，

[0015] 在所述栅极绝缘层上沉积附加导电材料层，并在所述附加导电材料层上沉积第三光阻层，使用所述像素电极光罩对所述第三光阻层进行曝光，对曝光后的所述第三光阻层
显影，得到与所述连接电极和所述本体电极相对应的第三保护图案，对所述附加导电材料
层进行湿蚀刻，将所述附加导电材料层的未被所述第三保护图案覆盖的部分以及与所述本
体电极的图案相对应的部分均蚀刻去除，得到所述附加电极。

[0016] 在一个实施例中，所述有源层部分地形成于所述附加电极上；所述第二过孔形成于所述漏极的边缘，且所述第一过孔和第二过孔相连通。

[0017] 本申请的另一目的在于提供一种阵列基板，包括：

[0018] 衬底基板，所述衬底基板上设有多个像素区，每一所述像素区包括开口区和非开口区；所述非开口区内设有栅极和公共电极；

[0019] 栅极绝缘层，设于所述栅极和所述公共电极上；

[0020] 附加电极，设于所述栅极绝缘层上，所述附加电极在所述衬底基板上的投影与所述公共电极在所述衬底基板上的投影至少部分重合；

[0021] 有源层，设于所述栅极绝缘层上；

[0022] 源极，设于所述有源层上；

[0023] 漏极，设于所述有源层上并与所述源极相间隔；

[0024] 第一钝化层，设于所述有源层、源极、漏极和附加电极上；且所述第一钝化层对应所述附加电极处设有第一过孔，所述第一钝化层对应所述漏极处设有第二过孔；

[0025] 像素电极，包括设于所述开口区内的本体电极，以及设于所述第一钝化层上的连接电极；所述连接电极经由所述第一过孔与所述附加电极连接，且所述连接电极经由所述
第二过孔与所述漏极连接。

[0026] 在一个实施例中，所述附加电极在所述衬底基板上的投影位于所述连接电极在所述衬底基板上的投影的内部。

[0027] 在一个实施例中，所述有源层部分位于所述附加电极上。

[0028] 在一个实施例中，所述第二过孔位于所述漏极的边缘，且所述第一过孔和第二过孔相连通。

[0029] 在一个实施例中，所述阵列基板还包括：设于所述第一钝化层上和所述开口区内的色阻层，以及设于所述色阻层上的第二钝化层，所述像素电极设于所述第二钝化层上；所
述第一过孔和所述第二过孔均贯穿所述第一钝化层和所述色阻层。

[0030] 本申请实施例的又一目的在于提供一种显示面板，包括上述各实施例所说的阵列基板、与所述阵列基板相对设置的对置基板，以及夹设于所述阵列基板和所述对置基板之
间的液晶层。

[0031] 本申请实施例提供的阵列基板的制作方法、阵列基板及显示面板的有益效果在于：

[0032] 本申请实施例提供的阵列基板的制作方法，通过在栅极绝缘层上形成附加电极，像素电极与漏极、附加电极分别电连接，如此，附加电极和公共电极之间形成存储电容，有
源层不会位于附加电极和公共电极之间，因而，有源层在光线照射下产生的光漏电流不会
影响存储电容，保证该存储电容对电荷储存的稳定性，进而能够保证显示画面的稳定性，不
会产生闪烁、串扰等问题，且，附加电极和公共电极之间的距离小，有利于提高该存储电容
的电容值，提高电荷储存能力。基于该阵列基板的制作方法得到的阵列基板，其存储电容不
会受到有源层漏电流的影响，电荷储存稳定，能够保证显示画面稳定；具有该阵列基板的显
示面板，其存储电容不会受到有源层漏电流的影响，电荷储存稳定，显示画面稳定。

附图说明

[0033] 为了更清楚地说明本申请实施例中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领
域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附
图。

[0034] 图1是本申请实施例提供的阵列基板的制作方法的流程图；

[0035] 图2是本申请实施例提供的阵列基板的制作方法的步骤S1的示意图；

[0036] 图3是沿图2中A‑A线的剖视图；

[0037] 图4是本申请实施例提供的阵列基板的制作方法的步骤S2的示意图；

[0038] 图5是本申请实施例提供的阵列基板的制作方法的步骤S3的示意图；

[0039] 图6是沿图5中B‑B线的剖视图；

[0040] 图7是本申请实施例提供的阵列基板的制作方法的步骤S4的示意图；

[0041] 图8是沿图7中C‑C线的剖视图；

[0042] 图9是本申请实施例提供的阵列基板的制作方法的步骤S5的一个方案示意图；

[0043] 图10本申请实施例提供的阵列基板的制作方法的步骤S5的另一方案示意图；

[0044] 图11是本申请实施例提供的阵列基板的制作方法的步骤S6的示意图；

[0045] 图12是沿图11中D‑D线的剖视图；

[0046] 图13是本申请实施例提供的阵列基板的制作方法的步骤S7的示意图；

[0047] 图14至图19是本申请实施例提供的阵列基板的制作方法的步骤S4的分解步骤示意图；

[0048] 图20是本申请实施例提供的阵列基板的制作方法的步骤S3中过蚀刻示意图；

[0049] 图21是本申请实施例提供的显示面板的结构示意图。

[0050] 图中标记的含义为：

[0051] 200‑显示面板，9‑对置基板，8‑液晶层；

[0052] 100‑阵列基板；

[0053] 10‑衬底基板，101‑像素区，102‑开口区，103‑非开口区，11‑栅极，12‑栅极线，13‑公共电极，14‑公共电极线，15‑栅极绝缘层，16‑附加电极，173‑有源层， 171‑源极，172‑漏
极，18‑数据线，19‑第一钝化层，191‑第一过孔，192‑第二过孔，193‑第三过孔，20‑色阻层，
21‑第二钝化层，221‑连接电极，222‑本体电极， 223‑主干部，224‑分支部，23‑第三钝化层，
24‑黑矩阵；

[0054] 31‑半导体层，311‑欧姆接触层，312‑沟道层，32‑第二金属层，33‑第一光阻保护图案，34‑第二光阻保护图案，35‑源漏金属区，36‑有源区。

具体实施方式

[0055] 为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本申请，并不
用于限定本申请。

[0056] 需说明的是，当部件被称为“固定于”或“设置于”另一个部件，它可以直接或者间接在该另一个部件上。当一个部件被称为是“连接于”另一个部件，它可以是直接或者间接
连接至该另一个部件上。术语“上”、“下”、“左”、“右”等指示的方位或位置关系为基于附图
所示的方位或位置关系，仅是为了便于描述，而不是指示或暗示所指的装置或元件必须具
有特定的方位、以特定的方位构造和操作，因此不能理解为对本专利的限制。术语“第一”、
“第二”仅用于便于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明技术特征
的数量。“多个”的含义是两个或两个以上，除非另有明确具体的限定。

[0057] 为了说明本申请所述的技术方案，以下结合具体附图及实施例进行详细说明。

[0058] 请参阅图1，本申请实施例首先提供一种阵列基板的制作方法，包括：

[0059] 步骤S1，如图2和图3所示，在衬底基板10上形成栅极11和公共电极13；

[0060] 具体地：提供衬底基板10，衬底基板10上设有呈多行多列排布的多个像素区101，每一像素区101包括开口区102和非开口区103。在非开口区103 内形成栅极11和公共电极
13。

[0061] 步骤S2，如图4所示，在栅极11和公共电极13上形成栅极绝缘层15。

[0062] 步骤S3，如图5和图6所示，在栅极绝缘层15(图5中省略)上对应非开口区103内形成附加电极16，且，附加电极16在衬底基板10上的投影与公共电极13在衬底基板10上的投
影至少部分重叠。

[0063] 步骤S4，如图7和图8所示，在栅极绝缘层15上形成有源层173、源极 171和漏极172。源极171和漏极172分别与有源层173的两端连接。

[0064] 由栅极11、有源层173、源极171和漏极172形成薄膜晶体管(TFT)。

[0065] 步骤S5，如图9和图10所示，在有源层173、源极171、漏极172和附加电极16上形成第一钝化层19，并在第一钝化层19上对应附加电极16处形成第一过孔191，第一过孔191将
部分附加电极16暴露出来，在第一钝化层19 上对应漏极172处形成第二过孔192，第二过孔
192将部分漏极172暴露出来。

[0066] 步骤S6，如图11和图12所示，形成像素电极，具体在第一钝化层19(图 11中省略)上和开口区102内，像素电极包括位于开口区102内的本体电极222 和位于非开口区103内
的连接电极221，连接电极221经由第一过孔191与附加电极16电连接，并经由第二过孔192
与漏极172电连接。

[0067] 由于像素电极与漏极172电连接，TFT可以驱动像素电极。

[0068] 由于像素电极与附加电极16和漏极172均电连接，因此，附加电极16与漏极172实质电连接。如此，附加电极16与公共电极13之间可以形成存储电容。附加电极16作为存储电
容的顶电极，公共电极13作为存储电容的底电极。

[0069] 本申请实施例提供的阵列基板的制作方法，通过在栅极绝缘层15上形成附加电极16，像素电极经由第一过孔191与附加电极16电连接以及经过第二过孔192与漏极172电连
接，因此，附加电极16与像素电极实质电连接，有源层 173不会位于附加电极16和公共电极
13之间，有源层173在光线照射下产生的光漏电流不会影响存储电容，保证该存储电容对电
荷储存的稳定性，进而能够保证显示画面的稳定性，避免产生画面闪烁等问题；且，附加电
极16和公共电极13之间的距离小，有利于提高该存储电容的电容值，提高其电荷储存能力，
保证画面显示效果，同时还有利于降低非开口区103的面积，从而提高像素区 101内的开口
区102的面积比。

[0070] 以下，具体对本申请实施例提供的阵列基板的制作方法的各步骤进行详细描述。

[0071] 对于步骤S1，请参阅图2和图3，衬底基板10为透明基板，具体为玻璃基板或者塑料基板等。在该步骤S1中，还形成了与栅极11连接的栅极线12，以及与公共电极13连接的公共
电极线14。

[0072] 具体地，该步骤S1是，在衬底基板10上沉积一层金属层(第一金属层)，在第一金属层上沉积一层光阻层，提供光罩对该光阻层进行曝光，光阻层部分材料被曝光。对曝光后的
光阻层进行显影，光阻层的部分材料被去除，得到与栅极线12、栅极11、公共电极线14和公
共电极13对应的保护图案，然后对第一金属层进行湿蚀刻，第一金属层未被保护图案覆盖
的部分蚀刻掉，被保护图案覆盖的部分保留，从而得到栅极线12、栅极11、公共电极线14和
公共电极13。栅极线12、栅极11、公共电极线14和公共电极13均位于非开口区103 内。

[0073] 第一金属层的材料可以包括铬(Cr)、钼(Mo)、铜(Cu)、钛(Ti)、铝(Al)或氮化钼(MoN)中的至少一种。

[0074] 对于步骤S2，如图4所示，通过化学气相沉积法在非开口区103沉积一层绝缘材料，形成能够覆盖上述所说的栅极线12、栅极11、公共电极线14和公共电极13的栅极绝缘层15。
栅极绝缘层15的材料可为氧化硅(SiOx)和氮化硅 (SiNx)的至少一种。

[0075] 对于步骤S3，具体地，在栅极绝缘层15上沉积一层附加导电材料层，在该附加导电材料层上沉积一层光阻层，提供光罩，通过光罩对该光阻层进行曝光，光阻层的部分材料被
曝光，对曝光后的光阻层进行显影，得到保护图案，然后对附加导电材料层进行湿蚀刻，附
加导电材料层的部分材料被去除，剩余部分即为附加电极16。

[0076] 对于步骤S4，在栅极绝缘层15上还形成了数据线18，其位于非开口区103，并沿着与栅极线12垂直的方向延伸，同一列像素区101内的源极171连接至同一条数据线18。

[0077] 附加电极16位于非开口区103内，其与有源层173、源极171和漏极172 之间的相互位置可不做特别限定，但总体上，以参考连接电极221的位置进行设置并有利于上述的第一
过孔191的形成为宜。

[0078] 请参见附图14至图19，该步骤S4具体是：

[0079] 步骤S41，在栅极绝缘层15上形成半导体层31。其中，半导体层31可以包括形成于附加电极16和栅极绝缘层15上的沟道层312(如非晶硅层)和形成于沟道层312上的欧姆接
触层311(如掺杂的非晶硅层)。沟道层312和欧姆接触层 311可以分次沉积形成，也可以通
过沉积沟道层312并对沟道层312的上部进行离子掺杂得到欧姆接触层311。在半导体层31
上沉积一金属层(第二金属层 32)，在第二金属层32上沉积光阻层。提供一灰阶光罩(或半
色调光罩)，该灰阶光罩(或半色调光罩)上设有透光区、非透光区以及半透光区，用于在光
阻层上分别形成全曝光区、未曝光区和半曝光区。使用该灰阶光罩(或半色调光罩)对光阻
层进行曝光，经显影后，得到第一光阻保护图案33，如图14所示，第一光阻保护图案33呈凸‑
凹‑凸状，其两端的高度大于中部的高度。

[0080] 步骤S42，如图15所示，对第二金属层32进行湿蚀刻，第二金属层32上未被第一光阻保护图案33覆盖的区域被去除，得到源漏金属区35。

[0081] 步骤S43，如图16所示，对半导体层31进行干蚀刻，半导体层31上未被第一光阻保护图案33和源漏金属区35覆盖的区域被去除，得到有源区36。

[0082] 步骤S44，如图17所示，对第一光阻保护图案33进行灰化，第一光阻保护图案33的高度整体降低，第一光阻保护图案33的高度较低的中部被完全去除，得到第二光阻保护图
案34，第二光阻保护图案34包括两个相间隔的保护部，分别覆盖源漏金属区35的两端。

[0083] 步骤S45，如图18所示，对源漏金属区35进行湿蚀刻，得到源极171和漏极172。

[0084] 如此，源极171在衬底基板10上的投影位于有源区36在衬底基板10上的投影内；漏极172在衬底基板10上的投影位于有源层173在衬底基板10上的投影内。

[0085] 步骤S46，如图19所示，以第二光阻保护图案34为保护图案，对有源区 36进行干蚀刻，欧姆接触层311的位于源极171和漏极172之间的部分被蚀刻去除，沟道层312的中部保
留，如此，得到下层为沟道层312、上层为欧姆接触层311的有源层173。

[0086] 第二金属层32的材料可以包括Cr、Mo、Cu、Ti、Al或MoN中的至少一种。例如，在本实施例中，第二金属层32为Mo/Al/Mo层、MoN/Al/Mo或 Mo/Al/MoN层，Al具有良好的导电性和
低成本优点，而Mo材料能够有效防止 Al原子向非晶硅层的扩散，防止有源层173产生光漏
电流，改善TFT的电学特性。可以理解，此处仅作示例，第二金属层的材料构成并不以此为
限。

[0087] 对于步骤S5，如图9所示，在源极171、漏极172、数据线18和栅极绝缘层15上沉积一绝缘材料层，且在该绝缘层上沉积光阻层，提供光罩，使用光罩对光阻层进行曝光，显影后，
光阻层上对应附加电极16位置处和漏极172的位置处被去除，对该绝缘材料层进行干蚀刻，
对应附加电极16位置处和漏极172 的位置处的绝缘材料被去除，如此，形成了位于非开口
区103的第一钝化层19，且第一钝化层19上对应附加电极16处形成第一过孔191，对应漏极
172处形成第二过孔192，第一过孔191将附加电极16部分暴露出来，第二过孔192将漏极172
部分暴露出来。

[0088] 步骤S5中所说的绝缘材料可以包括无机绝缘材料，诸如氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钛或氧化锌等。然而，此处仅作示例，具体不限于此。

[0089] 步骤S6，如图11和图12所示，在第一钝化层19上和开口区102内沉积一层透明导电材料层，在该透明导电材料层上沉积光阻层，提供光罩(像素电极光罩)，使用该像素电极光
罩对光阻层进行曝光，显影后，光阻层形成与所要得到的像素电极相对应的保护图案，使用
该保护图案对透明导电材料层进行湿蚀刻，得到像素电极。

[0090] 透明导电材料层可为ITO(Indium Tin Oxide,氧化铟锡)层。当然，此处仅为示例，在其他可选实施例中，透明导电材料层还可以为AZO(Aluminum Zinc Oxide，氧化铝锌)等。

[0091] 其中，如图11所示，本体电极222包括主干部223以及连接于主干部223 的多个分支部224。在本实施例中，主干部223呈十字状，本体电极222被划分为多个部分(多个畴，本
实施例中为四个畴)，不同畴内的分支部224的延伸方向不同，同一畴内的多个分支部224相
互平行且间隔。如此，使用该像素电极对液晶分子进行偏转控制时，对应不同畴的液晶分子
的偏转方向有差别，能够解决显示色偏问题。

[0092] 主干部223的特征尺寸(线宽)、分支部224的特征尺寸均小于连接电极221 的特征尺寸。

[0093] 例如，连接电极221的特征尺寸在20微米以上，其尺寸具体如20微米× 30微米。主干部223的线宽为2微米～8微米，分支部224的线宽为2微米～8 微米。当然，此处仅作示例
以用于说明，并不以此为限，在其他可选实施例中，连接电极221、主干部223以及分支部224
的特征尺寸均可以有其他数值。

[0094] 因此，在本实施例中，上述步骤S3所使用的光罩与该步骤S6中为形成像素电极而使用的像素电极光罩。如此，形成该附加电极16不需要额外的光罩，因此，该阵列基板的制
作方法中光罩成本不会增加。并且，这使得附加电极16 的位置与连接电极221的位置相对
应，更有利于二者之间通过第一过孔191进行连接。

[0095] 基于此，再次对步骤S3进行说明。

[0096] 具体地，在一个实现方案中，使用像素电极光罩而形成附加电极16的步骤是：

[0097] 提供像素电极光罩，对位于附加导电材料层上方的光阻层进行曝光，对曝光后的光阻层进行显影，得到与像素电极的图案相对应的保护图案，对该附加导电材料层进行湿
蚀刻，首先，蚀刻掉该附加导电材料层上未被保护图案覆盖的部分，然后蚀刻掉与本体电极
222的图案相对应的部分，剩余的部分即为与连接电极221的图案相对应的附加电极16，如
图20所示。

[0098] 在这里，湿蚀刻为一过蚀刻步骤：由于湿蚀刻过程中所使用的蚀刻液的各向同性，蚀刻液在对该附加导电材料层进行纵向蚀刻的同时，还发生侧向蚀刻，随着侧向蚀刻的增
加，在被蚀刻的材料层上获得较细且较薄的图案，而不受限于曝光时的光罩的特征尺寸。

[0099] 具体地，通过提高该步骤S3中湿蚀刻所使用的蚀刻液中酸的浓度和/或增加湿蚀刻的作用时间，能够使得附加该附加导电材料层中对应本体电极222的图案的部分在侧向
上完全被蚀刻去除。从而，剩余的部分即为附加电极16。

[0100] 在该实现方案中，步骤S3中湿蚀刻的时间大于步骤S6中湿蚀刻的时间；或，步骤S3中湿蚀刻所使用的蚀刻液的浓度大于步骤S6中所使用的蚀刻液的浓度；或者，步骤S3中湿
蚀刻的时间大于步骤S6中湿蚀刻的时间，并且步骤S3中湿蚀刻所使用的蚀刻液的浓度大于
步骤S6中所使用的蚀刻液的浓度。

[0101] 或者，在另一个实现方案中，使用像素电极光罩而形成附加电极16的步骤是：

[0102] 提供像素电极光罩，对位于附加导电材料层上方的光阻层进行曝光，对曝光后的光阻层进行显影，得到与连接电极221的图案相对应的保护图案，对该附加导电材料层进行
湿蚀刻，得到与连接电极221的图案相对应的附加电极16。

[0103] 在这里，对光阻层的曝光为一强曝光过程：光阻层中的光敏分子在光线(紫外光)的照射下并吸收光线能量后能够发生部分基团的脱离，导致光阻层材料发生变性。在照射
的过程中，光线不可避免地发生散射现象，并且光线在光阻层的表面还会发生反射，最终导
致光线能够照射到的区域大于光罩的透光区域，导致光阻层显影后得到的保护图案的特征
尺寸小于光罩的特征尺寸。

[0104] 具体地，通过提高曝光的光照时间和/或光照强度，位于附加导电材料层上方的光阻层上对应主干部223和分支部224的图案的部分也能够被完全曝光，从而在显影后被去
除，显影后的光阻层仅保留对应连接电极221的图案的部分。结果是，在进行后续湿蚀刻时
未被覆盖的部分可以蚀刻去除，剩余的部分即为附加电极16。

[0105] 在该实现方案中，步骤S3中曝光的时间大于步骤S6中曝光的时间；或，步骤S3中曝光时的光照强度大于步骤S6中曝光的曝光强度；或者，步骤S3 中曝光的时间大于步骤S6中
曝光的时间，且步骤S3中曝光时的光照强度大于步骤S6中曝光的曝光强度。

[0106] 可选地，在本实施例中，附加电极16的材料与像素电极的材料相同，以有利于根据步骤S6的蚀刻工艺和/或曝光工艺来实施步骤S3。

[0107] 当然，在其他可选实施例中，在步骤S3中，附加导电材料层可以如同栅极 11或源极171等为非透明导电材料层，如Cr、Mo、Cu、Ti、Al或MoN中的至少一种。在此基础上，通过调
整强曝光的光照强度和/或光照时间、湿蚀刻的蚀刻液浓度和/或湿蚀刻时间来得到所需要
的连接电极221，对此不在赘述。

[0108] 基于上述的过蚀刻或强曝光步骤，附加电极16的特征尺寸小于连接电极 221的特征尺寸，也即，在该步骤S3中，附加电极16在衬底基板10上的投影位于连接电极221在衬底
基板10上的投影的内部。

[0109] 进一步地，结合上述连接电极221的制作步骤，在本实施例中，附加电极 16在衬底基板10上的投影与有源层173在衬底基板10上的投影部分重合。也即，步骤S3中，有源层173
形成在栅极绝缘层15和附加电极16上，如图8 所示。这样的好处是，在非开口区102的有限
面积内，可以同时保证附加电极 16和有源层173各自有足够的面积。当然，在其他可选实施
例中，在非开口区 102的面积足够的情况下，有源层173可以不形成在附加电极16上而是与
附加电极16同层设置。

[0110] 进一步地，结合上述有源层173、源极171和漏极172的制作步骤，在本实施例中，附加电极16在衬底基板10上的投影与漏极172在衬底基板10上的投影部分重合，如图8和图9
所示。这样的结果是，第二过孔192可以形成在漏极172的边缘处直至与第一过孔191相连通
成为一个大的第三过孔193，该第三过孔193同时暴露出部分附加电极16和部分漏极172。如
此，第三过孔193 的尺寸可以增大，第三过孔193的制作精度要求可以降低，制作难度可以
降低。

[0111] 当然，在其他实施例中，根据漏极172和附加电极16的位置，或者是第一过孔191和第二过孔192的其他功能，又或者是在制作成本允许的情况下，第一过孔191和第二过孔192
可以相间隔设置，如图10所示。

[0112] 在其他可选实施例中，在允许的情况下，步骤S3中可采用额外一光罩来形成附加电极16。具体步骤可以如，在栅极绝缘层15上对应非开口区103内沉积附加导电材料层，并
在附加导电材料层上沉积光阻层；使用光罩对该光阻层进行曝光，对曝光后的光阻层显影，
得到保护图案；对附加导电材料层进行湿蚀刻(非过蚀刻)，得到与保护图案一致的附加电
极16。

[0113] 在一个实施例中，请结合参阅图9和图10，本申请实施例提供的阵列基板的制作方法在步骤S5之后、步骤S6之前还包括：在第一钝化层19上和开口区102内形成色阻层20，在
色阻层20上对应非开口区103形成第二钝化层21，像素电极形成于第二钝化层21上，且，第
一过孔191和第二过孔192同时贯穿色阻层20和第二钝化层21。如此，所得到的基板为COA
(Color on Array，色阻层20位于阵列基板100上)型阵列基板100。

[0114] 第二钝化层21的材料可以包括无机绝缘材料，诸如氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钛或氧化锌等。

[0115] 此外，请参阅图1和图13，在一个实施例中，该阵列基板的制作方法还包括步骤S7，在像素电极和第二钝化层21上对应非开口区103形成第三钝化层 23，并在第三钝化层23上
对应非开口区103形成黑矩阵24等。如此，得到阵列基板100。

[0116] 请结合参阅图11和图13，本申请实施例还提供一种阵列基板100，其通过上述各实施例所说的阵列基板的制作方法所制作得到。具体地，该阵列基板100 包括：

[0117] 衬底基板10，衬底基板10上设有多个呈阵列排布的像素区101，每一像素区101包括开口区102和非开口区103，非开口区103内设有栅极11、栅极线 12、公共电极13和公共电
极线14；

[0118] 栅极绝缘层15，设于栅极11、栅极线12、公共电极13、公共电极线14 以及衬底基板10上；

[0119] 附加电极16，设于栅极绝缘层15上，且附加电极16在衬底基板10上的投影与公共电极13在衬底基板10上的投影至少部分重叠；

[0120] 有源层173，设于栅极绝缘层15上；

[0121] 源极171，设于有源层173上；

[0122] 漏极172，设于有源层173上且与源极171相间隔；由栅极11、有源层173、源极171和漏极172形成TFT；

[0123] 第一钝化层19，设于有源层173、源极171、漏极172和附加电极16上，且第一钝化层19对应附加电极16处设有第一过孔191，对应漏极172处设有第二过孔192；

[0124] 像素电极，包括位于开口区102内的本体电极222以及设于第一钝化层19 上且位于非开口区103内的连接电极221，连接电极221经由第一过孔191与附加电极16电连接，并
经由第二过孔192与漏极172电连接。

[0125] 由于像素电极与漏极172电连接，TFT可以驱动像素电极。

[0126] 由于像素电极与附加电极16和漏极172均电连接，因此，附加电极16与漏极172实质电连接。如此，附加电极16与公共电极13之间因栅极绝缘层15 而绝缘，二者之间可以形
成存储电容。附加电极16作为存储电容的顶电极，公共电极13作为存储电容的底电极。

[0127] 本申请实施例提供的阵列基板100，其栅极绝缘层15上设有附加电极16，像素电极经由第一过孔191与附加电极16电连接以及经过第二过孔192与漏极172电连接，附加电极
16与像素电极实质电连接，在附加电极16和公共电极 13之间形成存储电容时，有源层173
不会位于附加电极16和公共电极13之间，有源层173在光线照射下产生的光漏电流不会影
响存储电容，保证该存储电容对电荷储存的稳定性，进而能够保证显示画面的稳定性，避免
产生画面闪烁等问题；且，附加电极16和公共电极13之间的距离小，有利于提高该存储电容
的电容值，提高其电荷储存能力，保证画面显示效果，同时还有利于降低非开口区103的面
积，从而提高像素区101内开口区102的面积比。

[0128] 如图13所示，附加电极16在衬底基板10上的投影与有源层173在衬底基板10上的投影部分重合，也即，有源层173位于栅极绝缘层15和附加电极16 上，这样可以在非开口区
102的有限面积内同时保证附加电极16和有源层173 各自有足够的面积。当然，在其他可选
实施例中，在非开口区102的面积足够的情况下，有源层173可以不形成在附加电极16上而
是与附加电极16同层设置。

[0129] 进一步地，请继续参阅图13，在本实施例中，附加电极16在衬底基板10 上的投影与漏极172在衬底基板10上的投影部分重合。这样的结果是，第二过孔192可以形成在漏极
172的边缘处直至与第一过孔191相连通成为一个大的第三过孔193，该第三过孔193同时暴
露出部分附加电极16和部分漏极172。如此，第三过孔193的尺寸可以增大，第三过孔193的
制作精度要求可以降低，制作难度可以降低。

[0130] 当然，在其他可选实施例中，根据漏极172和附加电极16的位置，或者是第一过孔191和第二过孔192的其他功能，又或者是在制作成本允许的情况下，第一过孔191和第二过
孔192可以相间隔设置，请参考前述的图10。

[0131] 栅极11、栅极线12、公共电极13和公共电极线14的材料可以包括Cr、 Mo、Cu、Ti、Al或MoN中的至少一种。栅极绝缘层15的材料可包括氧化硅 (SiOx)和氮化硅(SiNx)的至少一
种。有源层173可以包括下层的非晶硅层和上层的欧姆接触层。源极171和漏极172的材料可
以包括Cr、Mo、Cu、Ti、Al或MoN中的至少一种。第一绝缘层的材料可以包括无机绝缘材料，诸
如氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钛或氧化锌等。

[0132] 像素电极的材料为ITO，或者是AZO等。

[0133] 附加电极16的材料可包括非透明导电材料，如Cr、Mo、Cu、Ti、Al或 MoN中的至少一种；或者，附加电极16的材料包括透明导电材料，如ITO或者是AZO等。在本实施例中，附加电
极16的材料与像素电极的材料相同。

[0134] 如图11和图13所示，附加电极16的特征尺寸小于连接电极221的特征尺寸，也即，附加电极16在衬底基板10上的投影位于连接电极221在衬底基板 10上的投影的内部。

[0135] 如图13所示，源极171在衬底基板10上的投影位于有源层173在衬底基板10上的投影的内部；漏极172在衬底基板10上的投影位于有源层173在衬底基板10上的投影的内部。

[0136] 请继续参阅图11和图13，在一个实施例中，该阵列基板100还包括色阻层20和第二钝化层21，色阻层20设于第一钝化层19上及开口区102内，第二钝化层21设于色阻层20上且
对应非开口区103，第一过孔191和第二过孔 192同时贯穿色阻层20和第二钝化层21；像素
电极形成于第二钝化层21上及开口区102内。

[0137] 第二绝缘层的材料可以包括无机绝缘材料，诸如氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钛或氧化锌等。

[0138] 在一个实施例中，如图13所示，该阵列基板100还包括形成在像素电极和第二钝化层21上对应非开口区103的第三钝化层23，以及形成在第三钝化层 23上对应非开口区103
的黑矩阵24。

[0139] 请参阅图21，本申请实施例还提供一种显示面板200，包括上述各实施例所说的阵列基板100、与阵列基板100相对设置的对置基板9，以及夹设于阵列基板100和对置基板9之
间的液晶层8。

[0140] 本申请实施例提供的显示面板200，其阵列基板100中的存储电容不会受到有源层173在光线照射下产生的光漏电流的影响，存储电容的电荷储存稳定，能够保证显示画面的
稳定性，避免产生画面闪烁等问题；且，附加电极16和公共电极13之间的距离小，该存储电
容具有高的电容值，高的电荷储存能力，保证画面显示效果，同时非开口区103的面积可以
降低，从而像素区101内开口区102的面积比可以提高。

[0141] 以上所述仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本申请的保护范围之内。