像素电路及其驱动方法、显示面板及显示装置

摘要

本申请公开了一种像素电路及其驱动方法、显示面板及显示装置。包括驱动模块、数据写入模块、阈值补偿模块、第一复位模块、电源写入模块、发光控制模块、发光模块及存储模块；其中，数据写入模块包括第一子模块和第二子模块，阈值补偿模块包括第三子模块和第四子模块；电源写入模块、发光控制模块、第二子模块及阈值补偿模块的控制端均与发光控制信号线电连接，第一子模块及第一复位模块的控制端均与扫描信号线电连接。根据本申请实施例，能够降低像素电路所需的空间，有利于显示面板的高分辨率。

权利要求

1.一种像素电路，其特征在于，包括驱动模块、数据写入模块、阈值补偿模块、第一复位模块、电源写入模块、发光控制模块、发光模块及存储模块；其中，所述电源写入模块、所述驱动模块、所述发光控制模块及所述发光模块串联在第一电源线及第二电源线之间；

所述数据写入模块包括第一子模块和第二子模块，所述第一子模块和所述第二子模块串联在所述驱动模块的第一端及数据信号线之间；

所述阈值补偿模块包括第三子模块和第四子模块，所述第三子模块和所述第四子模块串联在所述驱动模块的控制端与所述驱动模块的第二端之间；

所述第一复位模块通过所述第三子模块与所述驱动模块的控制端电连接，用于对所述驱动模块的控制端复位；

所述存储模块连接在所述驱动模块的控制端与所述第一电源线之间；

所述电源写入模块、所述发光控制模块、所述第二子模块及所述阈值补偿模块的控制端均与发光控制信号线电连接，所述第一子模块及所述第一复位模块的控制端均与扫描信号线电连接。

2.根据权利要求1所述的像素电路，其特征在于，还包括第二复位模块，所述第二复位模块的控制端与所述扫描信号线电连接，所述第二复位模块连接在发光模块的第一电极与第二参考信号线之间，所述第二复位模块用于对所述发光模块的第一电极进行复位。

3.根据权利要求2所述的像素电路，其特征在于，在所述像素电路的工作过程中，所述第二子模块、所述第三子模块和所述第四子模块为导通状态时，所述电源写入模块和所述发光控制模块为截止状态，所述第二子模块、所述第三子模块和所述第四子模块为截止状态时，所述电源写入模块和所述发光控制模块为导通状态；

所述第一复位模块为导通状态时，所述第一子模块为截止状态，所述第一复位模块为截止状态时，所述第一子模块为导通状态。

4.根据权利要求3所述的像素电路，其特征在于，在同一时刻，所述第二复位模块的状态与所述第一复位模块的状态相同。

5.根据权利要求1所述的像素电路，其特征在于，所述驱动模块包括第一晶体管，所述第一子模块包括第二晶体管，所述第二子模块包括第三晶体管，所述第三子模块包括第四晶体管，所述第四子模块包括第五晶体管，所述第一复位模块包括第六晶体管，所述电源写入模块包括第七晶体管，所述发光控制模块包括第八晶体管，所述发光模块包括发光二极管，所述存储模块包括存储电容；

所述第二晶体管与所述第三晶体管串联在所述数据信号线与所述第一晶体管的第一极之间；

所述第五晶体管的第一极与所述第一晶体管的第二极电连接，所述第五晶体管的第二极与所述第四晶体管的第一极电连接，所述第四晶体管的第二极与所述第一晶体管的栅极电连接；

所述第六晶体管的第一极与第一参考信号线电连接，所述第六晶体管的第二极与所述第四晶体管的第一极电连接；

所述第七晶体管的第一极与所述第一电源线电连接，所述第七晶体管的第二极与所述第一晶体管的第一极电连接；

所述第八晶体管的第一极与所述第一晶体管的第二极电连接，所述第八晶体管的第二极与所述发光二极管的第一电极电连接，所述发光二极管的第二电极与所述第二电源线电连接；

所述存储电容的第一极与所述第一电源线电连接，所述存储电容的第二极与所述第一晶体管的栅极电连接。

6.根据权利要求5所述的像素电路，其特征在于，所述第三晶体管、所述第四晶体管、所述第五晶体管、所述第六晶体管为N型晶体管，所述第二晶体管、所述第七晶体管、所述第八晶体管为P型晶体管；或者，所述第三晶体管、所述第四晶体管、所述第五晶体管、所述第六晶体管为P型晶体管，所述第二晶体管、所述第七晶体管、所述第八晶体管为N型晶体管。

7.根据权利要求6所述的像素电路，其特征在于，第一晶体管为P型晶体管。

8.根据权利要求2所述的像素电路，其特征在于，所述第二复位模块包括第九晶体管，所述第九晶体管的第一极与第二参考信号线电连接，所述第九晶体管的第二极与所述发光模块的第一电极电连接。

9.根据权利要求8所述的像素电路，其特征在于，所述第九晶体管为N型晶体管。

10.一种像素电路的驱动方法，其特征在于，用于驱动如权利要求1‑9任一项所述的像素电路，所述驱动方法包括：复位阶段，所述第一复位模块及所述阈值补偿模块导通，对所述驱动模块的控制端进行复位；

数据写入阶段，所述数据写入模块及所述阈值补偿模块导通，所述数据信号线的数据信号写入所述驱动模块的控制端，且所述阈值补偿模块对写入所述驱动模块的控制端的数据电压进行阈值补偿；

发光阶段，所述电源写入模块及所述发光控制模块导通，所述驱动模块产生驱动电流并传输至所述发光模块，所述发光模块发光。

11.根据权利要求10所述的像素电路的驱动方法，其特征在于，所述像素电路还包括第二复位模块，所述第二复位模块的控制端与所述扫描信号线电连接，所述第二复位模块用于对所述发光模块的第一电极进行复位，所述驱动方法在所述复位阶段还包括：所述第二复位模块导通，对所述发光模块的第一电极进行复位；

所述发光阶段包括交替的第一阶段和第二阶段：

在所述第一阶段，所述第二复位模块导通，对所述发光模块的第一电极进行复位，所述电源写入模块及所述发光控制模块导通，所述驱动模块产生驱动电流并传输至所述第二复位模块，所述发光模块不发光，且所述第一复位模块导通，所述阈值补偿模块截止；

在所述第二阶段，所述第二复位模块截止，所述电源写入模块及所述发光控制模块导通，所述驱动模块产生驱动电流并传输至所述发光模块，所述发光模块发光。

12.一种显示面板，其特征在于，包括如权利要求1至9任一项所述的像素电路。

13.一种显示装置，其特征在于，包括如权利要求12所述的显示面板。

说明书

像素电路及其驱动方法、显示面板及显示装置

技术领域

[0001] 本申请涉及显示技术领域，具体涉及一种像素电路及其驱动方法、显示面板及显示装置。

背景技术

[0002] 随着显示技术的发展，用户希望显示面板具有越来越高的分辨率。显示面板的分辨率越高，则需要的像素电路的数量越多。现有技术中具有补偿功能的像素电路通常需要至少两种扫描信号，进而需要设置至少三条扫描信号线对应一个像素电路。而像素电路需要的扫描信号线的数量越多，越不利于形成具有高分辨率的显示面板。

发明内容

[0003] 本申请提供一种像素电路及其驱动方法、显示面板及显示装置，能够降低像素电路所需的空间，有利于显示面板的高分辨率。

[0004] 第一方面，本申请实施例提供一种像素电路，其包括驱动模块、数据写入模块、阈值补偿模块、第一复位模块、电源写入模块、发光控制模块、发光模块及存储模块；其中，电源写入模块、驱动模块、发光控制模块及发光模块串联在第一电源线及第二电源线之间；数据写入模块包括第一子模块和第二子模块，第一子模块和第二子模块串联在驱动模块的第一端及数据信号线之间；阈值补偿模块包括第三子模块和第四子模块，第三子模块和第四子模块串联在驱动模块的控制端与驱动模块的第二端之间；第一复位模块通过第三子模块与驱动模块的控制端电连接，用于对驱动模块的控制端复位；存储模块连接在驱动模块的控制端与第一电源线之间；电源写入模块、发光控制模块、第二子模块及阈值补偿模块的控制端均与发光控制信号线电连接，第一子模块及第一复位模块的控制端均与扫描信号线电连接。

[0005] 在第一方面一种可能的实施方式中，像素电路还包括第二复位模块，第二复位模块的控制端与扫描信号线电连接，第二复位模块用于对发光模块的第一电极进行复位。

[0006] 在第一方面一种可能的实施方式中，在像素电路的工作过程中，第二子模块、第三子模块和第四子模块为导通状态时，电源写入模块和发光控制模块为截止状态，第二子模块、第三子模块和第四子模块为截止状态时，电源写入模块和发光控制模块为导通状态；

[0007] 第一复位模块为导通状态时，第一子模块为截止状态，第一复位模块为截止状态时，第一子模块为导通状态；

[0008] 优选的，在同一时刻，第二复位模块的状态与第一复位模块的状态相同。

[0009] 在第一方面一种可能的实施方式中，驱动模块包括第一晶体管，第一子模块包括第二晶体管，第二子模块包括第三晶体管，第三子模块包括第四晶体管，第四子模块包括第五晶体管，第一复位模块包括第六晶体管，电源写入模块包括第七晶体管，发光控制模块包括第八晶体管，发光模块包括发光二极管，存储模块包括存储电容；

[0010] 第二晶体管与第三晶体管串联在数据信号线与第一晶体管的第一极之间；

[0011] 第五晶体管的第一极与第一晶体管的第二极电连接，第五晶体管的第二极与第四晶体管的第一极电连接，第四晶体管的第二极与第一晶体管的栅极电连接；

[0012] 第六晶体管的第一极与第一参考信号线电连接，第六晶体管的第二极与第四晶体管的第一极电连接；

[0013] 第七晶体管的第一极与第一电源线电连接，第七晶体管的第二极与第一晶体管的第一极电连接；

[0014] 第八晶体管的第一极与第一晶体管的第二极电连接，第八晶体管的第二极与发光二极管的第一电极电连接，发光二极管的第二电极与第二电源线电连接；

[0015] 存储电容的第一极与第一电源线电连接，存储电容的第二极与第一晶体管的栅极电连接。

[0016] 在第一方面一种可能的实施方式中，第三晶体管、第四晶体管、第五晶体管、第六晶体管为N型晶体管，第二晶体管、第七晶体管、第八晶体管为P型晶体管；或者，第三晶体管、第四晶体管、第五晶体管、第六晶体管为P型晶体管，第二晶体管、第七晶体管、第八晶体管为N型晶体管；

[0017] 优选的，第一晶体管为P型晶体管。

[0018] 在第一方面一种可能的实施方式中，第二复位模块包括第九晶体管，第九晶体管的第一极与第二参考信号线电连接，第九晶体管的第二极与发光模块的第一电极电连接；

[0019] 优选的，第九晶体管为N型晶体管。

[0020] 第二方面，本申请实施例提供一种像素电路的驱动方法，用于驱动如第一方面实施例的像素电路，驱动方法包括：

[0021] 复位阶段，第一复位模块及阈值补偿模块导通，对驱动模块的控制端进行复位；

[0022] 数据写入阶段，数据写入模块及阈值补偿模块导通，数据信号线的数据信号写入驱动模块的控制端，且阈值补偿模块对写入驱动模块的控制端的数据电压进行阈值补偿；

[0023] 发光阶段，电源写入模块及发光控制模块导通，驱动模块产生驱动电流并传输至发光模块，发光模块发光。

[0024] 在第二方面一种可能的实施方式中，像素电路还包括第二复位模块，第二复位模块的控制端与扫描信号线电连接，第二复位模块用于对发光模块的第一电极进行复位，驱动方法在复位阶段还包括：第二复位模块导通，对发光模块的第一电极进行复位；

[0025] 发光阶段包括交替的第一阶段和第二阶段：

[0026] 在第一阶段，第二复位模块导通，对发光模块的第一电极进行复位，电源写入模块及发光控制模块导通，驱动模块产生驱动电流并传输至第二复位模块，发光模块不发光，且第一复位模块导通，阈值补偿模块截止；

[0027] 在第二阶段，第二复位模块截止，电源写入模块及发光控制模块导通，驱动模块产生驱动电流并传输至发光模块，发光模块发光。

[0028] 第三方面，基于同一发明构思，本申请实施例提供一种显示面板，其包括如第一方面实施例的像素电路。

[0029] 第四方面，基于同一发明构思，本申请实施例提供一种显示装置，其包括如第三方面实施例的显示面板。

[0030] 根据本申请实施例提供的像素电路及其驱动方法、显示面板及显示装置，一方面，像素电路在具有补偿功能的前提下仅需要一条扫描信号线，相对于相关技术中具有补偿功能的像素电路需要至少两条扫描信号线，可节省布局空间，从而有利于形成高分辨率的显示面板；另一方面，第一复位模块连接于阈值补偿模块的节点T，也可以对节点T的电位进行复位，使节点T的电位和驱动模块的控制端的电位接近，从而改善驱动模块的控制端的漏电流，稳定驱动模块的控制端电位，从而改善显示面板在低灰阶或低刷新率下较易出现闪烁的问题。

附图说明

[0031] 通过阅读以下参照附图对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显，其中，相同或相似的附图标记表示相同或相似的特征，附图并未按照实际的比例绘制。

[0032] 图1示出本申请一种实施例提供的像素电路的结构示意图；

[0033] 图2示出本申请另一种实施例提供的像素电路的结构示意图；

[0034] 图3示出本申请一种实施例提供的像素电路的时序示意图；

[0035] 图4示出本申请一种实施例提供的像素电路的驱动方法的流程示意图；

[0036] 图5示出一种对比示例提供的像素电路的结构示意图；

[0037] 图6示出图5的一种时序示意图；

[0038] 图7示出本申请又一种实施例提供的像素电路的结构示意图；

[0039] 图8示出本申请另一种实施例提供的像素电路的时序示意图；

[0040] 图9示出本申请又一种实施例提供的像素电路的结构示意图；

[0041] 图10示出本申请又一种实施例提供的像素电路的结构示意图；

[0042] 图11示出本申请一种实施例提供的显示面板的结构示意图；

[0043] 图12示出本申请一种实施例提供的显示装置的结构示意图。

具体实施方式

[0044] 下面将详细描述本申请的各个方面的特征和示例性实施例，为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及具体实施例，对本申请进行进一步详细描述。应理解，此处所描述的具体实施例仅被配置为解释本申请，并不被配置为限定本申请。对于本领域技术人员来说，本申请可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本申请的示例来提供对本申请更好的理解。

[0045] 需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。

[0046] 本申请提供一种像素电路及其驱动方法、显示面板及显示装置。以下将通过附图对本申请实施例提供的像素电路、显示面板及显示装置进行说明。

[0047] 如图1或图2所示，本申请实施例提供的像素电路10包括驱动模块11、数据写入模块12、阈值补偿模块13、第一复位模块14、电源写入模块15、发光控制模块16、发光模块17及存储模块18。

[0048] 电源写入模块15、驱动模块11、发光控制模块16及发光模块17串联在第一电源线ELVDD及第二电源线ELVSS之间。具体的，电源写入模块15串联在驱动模块11的第一端和第一电源线ELVDD之间，用于将第一电源线ELVDD的电压传输至驱动模块11的第一端；发光控制模块16串联在驱动模块11的第二端和发光模块17之间，发光模块17的另一端与第二电源线ELVSS电连接，发光控制模块16用于将驱动模块11产生的驱动电流传输至发光模块17，使发光模块17发光。电源写入模块15的控制端以及发光控制模块16的控制端均与发光控制信号线Emit电连接。

[0049] 数据写入模块12可包括第一子模块121和第二子模块122，第一子模块121和第二子模块122串联在驱动模块11的第一端和数据信号线Vdata之间。数据写入模块12用于将数据信号线Vdata上的数据电压传输至驱动模块11。第一子模块121的控制端与扫描信号线Scan电连接，第二子模块122的控制端与发光控制信号线Emit电连接。本申请中，只要第一子模块121和第二子模块122串联在驱动模块11的第一端和数据信号线Vdata之间即可，对第一子模块121和第二子模块122具体连接位置不作限定。例如，如图1所示，第一子模块121的一端与数据信号线Vdata连接，第一子模块121的另一端与第二子模块122的一端连接，第二子模块122的另一端与驱动模块11的第一端连接。又例如，如图2所示，第二子模块122的一端与数据信号线Vdata连接，第二子模块122的另一端与第一子模块121的一端连接，第一子模块121的另一端与驱动模块11的第一端连接。

[0050] 阈值补偿模块13可以包括第三子模块131和第四子模块132，第三子模块131和第四子模块132串联在驱动模块11的控制端与驱动模块11的第二端之间。第三子模块131和第四子模块132可以均与发光控制信号线Emit电连接。由于第三子模块131的控制端和第四子模块132的控制端连接相同的信号线，第三子模块131和第四子模块132中无论哪个子模块与驱动模块11的控制端直接连接，均是相同的。例如，第三子模块131与驱动模块11的控制端直接连接，第四子模块132通过第三子模块131与驱动模块11的控制端间接连接。示例性的，第三子模块131和第四子模块132连接于节点T，节点T可以理解为阈值补偿模块13的中间节点。阈值补偿模块13用于对驱动模块11的阈值电压进行补偿，使驱动模块11产生的驱动电流免受驱动模块11的阈值电压的影响，提高显示面板的显示均一性。

[0051] 第一复位模块14通过第三子模块131与驱动模块11的控制端电连接，用于对驱动模块11的控制端复位。示例性的，第一复位模块14可连接在节点T与第一参考信号线Vref1之间，在第一复位模块14和第三子模块131导通时，第一参考信号线Vref1上的电压传输至驱动模块11的控制端，对驱动模块11的控制端进行复位。第一复位模块14的控制端与扫描信号线Scan电连接。

[0052] 存储模块18连接在驱动模块11的控制端与第一电源线ELVDD之间，用于存储写至驱动模块11的控制端的电荷。

[0053] 示例性的，第一电源线ELVDD可用于传输正电压，例如第一电源线ELVDD上传输的电压可以为+4.6V。第二电源线ELVSS可用于传输负电压，例如第二电源线ELVSS上传输的电压可以为‑2.5V。扫描信号线Scan用于传输扫描信号，发光控制信号线Emit用于传输发光控制信号，扫描信号和发光控制信号可以为脉冲信号，扫描信号和发光控制信号的高电平可以为+7V，低电平可以为‑7V。第一参考信号线Vref1用于传输负电压，例如第一参考信号线Vref1上的电压可以为‑3.5V。上述数值仅是一些示例，并不用于限定本申请。

[0054] 如图3所示，本申请实施例提供的像素电路10的工作过程可以包括复位阶段、数据写入阶段及发光阶段。

[0055] 图4示出本申请一种实施例提供的像素电路的驱动方法的流程示意图。用于驱动如上文所述的本申请实施例提供的像素电路10。

[0056] 下面结合图1中的像素电路的结构和图3中的时序信号对本申请实施例的像素电路的驱动方法进行详细说明。如图4所示，像素电路的驱动方法包括步骤401至步骤403。

[0057] 步骤401，在复位阶段，第一复位模块14及阈值补偿模块13导通，对驱动模块11的控制端进行复位。示例性的，在第一复位模块14连接第一参考信号线Vref1的情况下，在复位阶段，第一参考信号线Vref1上的电压通过第一复位模块14和第三子模块131传输至驱动模块11的控制端，对驱动模块11的控制端进行复位。由于存储模块18与驱动模块11的控制端电连接，因此在复位阶段，也对存储模块18进行复位。

[0058] 步骤402，在数据写入阶段，数据写入模块12及阈值补偿模块13导通，数据信号线Vdata的数据信号写入驱动模块11的控制端，且阈值补偿模块13对写入驱动模块11的控制端的数据电压进行阈值补偿。可以理解的是，在数据写入阶段，第一子模块121及第二子模块122均导通。

[0059] 步骤403，在发光阶段，电源写入模块15及发光控制模块16导通，驱动模块11产生驱动电流并传输至发光模块17，发光模块17发光。可以理解的是，在发光阶段，数据写入模块12的至少一个子模块以及阈值补偿模块13是处于截止状态的。

[0060] 为了更好的理解本申请实施例提供的像素电路以及像素电路的驱动方法的有益效果，请参考图5和图6，图5所示的像素电路10’也具有补偿功能，像素电路10’包括晶体管T11至晶体管T16以及存储电容Cst’，各元器件的连接关系如图5所示，在此不再详细赘述。其中晶体管T13、T14为双栅晶体管，晶体管T13的栅极与第一扫描信号线S1电连接，晶体管T14的栅极及晶体管T12的栅极与第二扫描信号线S2电连接。也就是说，需要设置至少两条扫描信号线对应一个像素电路10’。

[0061] 另外，以晶体管T11至晶体管T16均为P型晶体管为例，在第一扫描信号线S1的信号由低电平跳变为高电平时，晶体管T13的栅极电位也由低电平跳变为高电平，由于寄生电容的耦合，导致第一中间节点N1的电位变高；在第二扫描信号线S2的信号由低电平跳变为高电平时，晶体管T14的栅极电位也由低电平跳变为高电平，由于寄生电容的耦合，导致第二中间节点N2的电位变高，在发光阶段，第一中间节点N1和第二中间节点N2均会向驱动模块的控制端漏电，导致驱动模块的控制端电位变高，从而导致显示面板在低灰阶或低刷新率下较易出现闪烁的问题。

[0062] 而根据本申请实施例提供的像素电路及像素电路的驱动方法，一方面，像素电路10在具有补偿功能的前提下仅需要一条扫描信号线Scan，相对于相关技术中具有补偿功能的像素电路需要至少两条扫描信号线，可节省布局空间，从而有利于形成高分辨率的显示面板；另一方面，第一复位模块14连接于阈值补偿模块13的节点T，也可以对节点T的电位进行复位，使节点T的电位和驱动模块11的控制端的电位接近，从而改善驱动模块11的控制端的漏电流，稳定驱动模块的控制端电位，从而改善显示面板在低灰阶或低刷新率下较易出现闪烁的问题。

[0063] 在一些可选的实施例中，如图7所示，像素电路10还可以包括第二复位模块19，第二复位模块19的控制端与扫描信号线Scan电连接，第二复位模块19用于对发光模块17的第一电极进行复位。示例性的，第二复位模块19可连接在发光模块17的第一电极与第二参考信号线Vref2之间，在第二复位模块19导通时，第二参考信号线Vref2上的电压传输至发光模块17的第一电极，对发光模块17的第一电极进行复位。

[0064] 示例性的，第二参考信号线Vref2用于传输负电压，例如第二参考信号线Vref2上的电压可以为‑3.3V。第二参考信号线Vref2与第一参考信号线Vref1上的电压可以相同，也可以不同。

[0065] 在像素电路10包括第二复位模块19的情况下，本申请实施例提供的像素电路的驱动方法在复位阶段还可以包括：第二复位模块19导通，对发光模块17的第一电极进行复位。另外，如图8所示，发光阶段可以包括交替的第一阶段和第二阶段：在第一阶段，第二复位模块19导通，对发光模块17的第一电极进行复位，电源写入模块15及发光控制模块16导通，驱动模块11产生驱动电流并传输至第二复位模块19，发光模块17不发光，且第一复位模块14导通，阈值补偿模块13截止；在第二阶段，第二复位模块19截止，电源写入模块15及发光控制模块16导通，驱动模块11产生驱动电流并传输至发光模块17，发光模块17发光。

[0066] 根据本申请实施例，一方面，可利用第二复位模块19使发光模块17在不发光与发光之间进行切换，进行形成插黑改善低灰阶画面的亮度；另一方面，在第一阶段，第二复位模块19也对发光模块17的第一电极进行复位，避免插黑期间发光模块17无法达到完全插黑的问题，且驱动模块11仍产生驱动电流，只不过驱动电流由流经发光模块17改为流经第二复位模块19，因此驱动模块11的状态没有改变，能够提高显示画面的均匀性，提升显示品质。

[0067] 在一些可选的实施例中，在像素电路的工作过程中，第二子模块122、第三子模块131和第四子模块132为导通状态时，电源写入模块15和发光控制模块16为截止状态，第二子模块122、第三子模块131和第四子模块132为截止状态时，电源写入模块15和发光控制模块16为导通状态。第一复位模块14和第二复位模块19为导通状态时，第一子模块121为截止状态，第一复位模块14和第二复位模块19为截止状态时，第一子模块121为导通状态。

[0068] 由于第二子模块122、第三子模块131、第四子模块132、电源写入模块15以及发光控制模块16的控制端均与发光控制信号线Emit电连接，而第二子模块122、第三子模块131、第四子模块132是用于将数据信号线Vdata的数据电压写入驱动模块11的控制端，且对驱动模块11的阈值电压进行补偿，电源写入模块15以及发光控制模块16是用于控制驱动模块11产生驱动电流，只有数据电压写入驱动模块11的控制端之后，驱动模块11才能产生驱动电流，因此本申请实施例中将第二子模块122、第三子模块131、第四子模块132的状态设置为与电源写入模块15和发光控制模块16的状态相反，可保证像素电路10的正常工作。同理，由于第一复位模块14以及第一子模块121的控制端均与扫描信号线Scan电连接，第一子模块121是用于将数据信号线Vdata的数据电压写入驱动模块11的控制端的，第一复位模块14是用于对驱动模块11的控制端进行复位的，应当是在对驱动模块11的控制端进行复位之后，在进行数据信号的写入，因此本申请实施例中将第一复位模块14的状态设置为与第一子模块121的状态相反，同样可保证像素电路10的正常工作。在一些可选的实施例中，在同一时刻，第二复位模块19的状态和第一复位模块14的状态相同。也就是说，第一复位模块14为导通状态时，第二复位模块19也为导通状态，第一复位模块14为截止状态时，第二复位模块19也为截止状态。第一复位模块14在发光阶段之前对驱动模块11的控制端进行复位，在第二复位模块19的状态和第一复位模块14的状态相同的情况下，可保证在发光阶段之前，第二复位模块19能够对发光模块17的第一电极进行复位。

[0069] 在一些可选的实施例中，如图8或图9所示，驱动模块11包括第一晶体管T1，第一子模块121包括第二晶体管T2，第二子模块122包括第三晶体管T3，第三子模块131包括第四晶体管T4，第四子模块132包括第五晶体管T5，第一复位模块14包括第六晶体管T6，电源写入模块15包括第七晶体管T7，发光控制模块16包括第八晶体管T8，发光模块17包括发光二极管D，存储模块18包括存储电容Cst。

[0070] 第二晶体管T2与第三晶体管T3串联在数据信号线Vdata与第一晶体管T1的第一极之间。例如，如图9所示，第二晶体管T2的第一极与数据信号线Vdata电连接，第二晶体管T2的第二极与第三晶体管T3的第一极电连接，第三晶体管T3的第一极与第一晶体管T1的第一极电连接。又例如，如图10所示，第三晶体管T3的第一极与数据信号线Vdata电连接，第三晶体管T3的第二极与第二晶体管T2的第一极电连接，第二晶体管T2的第一极与第一晶体管T1的第一极电连接。可以理解的是，第二晶体管T2的栅极与扫描信号线Scan电连接，第三晶体管T3的栅极与发光控制信号线Emit电连接。

[0071] 第五晶体管T5的第一极与第一晶体管T1的第二极电连接，第五晶体管T5的第二极与第四晶体管T4的第一极电连接，第四晶体管T4的第二极与第一晶体管T1的栅极电连接。具体的，第五晶体管T5的第二极与第四晶体管T4的第一极连接于节点T。可以理解的是，第四晶体管T4的栅极和第五晶体管T5的栅极均与发光控制信号线Emit电连接。

[0072] 第六晶体管T6的第一极与第一参考信号线Vref1电连接，第六晶体管T6的第二极与第四晶体管T4的第一极电连接。具体的，第六晶体管T6的第二极与节点T电连接。可以理解的是，第六晶体管T6的栅极与扫描信号线Scan电连接。

[0073] 第七晶体管T7的第一极与第一电源线ELVDD电连接，第七晶体管T7的第二极与第一晶体管T1的第一极电连接。第八晶体管T8的第一极与第一晶体管T1的第二极电连接，第八晶体管T8的第二极与发光二极管D的第一电极电连接，发光二极管D的第二电极与第二电源线ELVSS电连接。可以理解的是，第七晶体管T7的栅极和第八晶体管T8的栅极均与发光控制信号线Emit电连接。

[0074] 存储电容Cst的第一极与第一电源线ELVDD电连接，存储电容Cst的第二极与第一晶体管T1的栅极电连接。

[0075] 发光二极管D的第二电极与第二电源线ELVSS电连接。示例性的，发光二极管D可以为有机发光二极管。当然，发光二极管D也可以为其它类型的发光二极管。发光二极管D的第一电极可以为阳极，发光二极管D的第二电极可以为阴极。

[0076] 在一些可选的实施例中，第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6为N型晶体管，第二晶体管T2、第七晶体管T7、第八晶体管T8为P型晶体管；或者，第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6为P型晶体管，第二晶体管T2、第七晶体管T7、第八晶体管T8为N型晶体管。P型晶体管的导通电平为低电平，截止电平为高电平。N型晶体管的导通电平为高电平，截止电平为低电平。

[0077] 通过上述设置方式，可仅需设置一条扫描信号线Scan和一条发光控制信号线Emit对应一个像素电路10的同时，保证第三晶体管T3、第四晶体管T4、第五晶体管T5的状态与第七晶体管T7、第八晶体管T8的状态相反，保证第二晶体管T2的状态与第六晶体管T6的状态相反。

[0078] 示例性的，可将第四晶体管T4、第五晶体管T5、第六晶体管T6设置为N型晶体管，N型晶体管的漏电流较小，可进一步改善第一晶体管T1的栅极漏流的问题。

[0079] 示例性的，可将第一晶体管T1设置为P型晶体管，P型晶体管具有较高的迁移率，可提高像素电路10的驱动能力。

[0080] 在一些可选的实施例中，如图9或图10所示，第二复位模块19包括第九晶体管T9，第九晶体管T9的第一极与第二参考信号线Vref2电连接，第九晶体管T9的第二极与发光模块17的第一电极电连接。

[0081] 示例性的，可以将第九晶体管T9设置为N型晶体管，N型晶体管的漏电流较小，可避免发光模块17发光时驱动电流经第九晶体管T9漏流。

[0082] 为了更好的理解本申请实施例提供的像素电路10的工作过程，以第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第九晶体管T9为N型晶体管，第一晶体管T1、第二晶体管T2、第七晶体管T7、第八晶体管T8为P型晶体管为例，请参考图9和图8，在复位阶段，扫描信号线Scan及发光控制信号线Emit均提供高电平，第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第九晶体管T9导通，第二晶体管T2、第七晶体管T7、第八晶体管T8截止；第一参考信号线Vref1的电压经第六晶体管T6和第四晶体管T4传输至第一晶体管T1的栅极，对第一晶体管T1的栅极电位进行复位；第二参考信号线Vref2的电压经第九晶体管T9传输至发光二极管D的阳极，对发光二极管D的阳极进行复位。另外，在复位阶段，虽然第三晶体管T3也是导通的，但第二晶体管T2是截止的，因此数据信号线Vdata的电压并不会传输至第一晶体管T1的栅极。

[0083] 在数据写入阶段，扫描信号线Scan提供低电平，发光控制信号线Emit提供高电平，第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5导通，第六晶体管T6、第九晶体管T9、第七晶体管T7、第八晶体管T8截止；数据信号线Vdata的电压传输至第一晶体管T1的栅极，且对第一晶体管T1的阈值电压进行补偿，第一晶体管T1的栅极电位为V1‑Vth，其中，V1数据信号线Vdata传输的数据电压，Vth为第一晶体管T1的阈值电压。

[0084] 在第一阶段，扫描信号线Scan提供高电平，发光控制信号线Emit提供低电平，第六晶体管T6、第九晶体管T9、第七晶体管T7、第八晶体管T8导通，第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5截止，第一参考信号线Vref1的电压经第六晶体管T6传输至节点T，使得节点T的电位回复至与第一晶体管T1的栅极电位接近的电位，改善第一晶体管T1的栅极的漏电流；第二参考信号线Vref2的电压经第九晶体管T9传输至发光二极管D的阳极，阳极电位被复位，避免发光二极管D发光，第一晶体管T1产生的驱动电流流经第九晶体管T9。

[0085] 在第二阶段，扫描信号线Scan提供低电平，发光控制信号线Emit提供低电平，第二晶体管T2、第七晶体管T7、第八晶体管T8导通，第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第九晶体管T9截止，第一晶体管T1产生的驱动电流流经发光二极管D，发光二极管D发光；此时第二晶体管T2虽然是导通的，但是第三晶体管T3是截止的，因此数据信号线Vdata的电压并不会传输至第一晶体管T1的栅极。

[0086] 本申请还提供了一种显示面板，包括本申请提供的像素电路10。请参考图11，图11是本申请实施例提供的一种显示面板的结构示意图。图11提供的显示面板100包括本申请上述任一实施例提供的像素电路10。多个像素电路10可以阵列分布。本申请实施例提供的显示面板，具有本申请实施例提供的像素电路的有益效果，具体可以参考上述各实施例对于像素电路的具体说明，本实施例在此不再赘述。

[0087] 本申请还提供了一种显示装置，包括本申请提供的显示面板。请参考图12，图12是本申请实施例提供的一种显示装置的结构示意图。图12提供的显示装置1000包括本申请上述任一实施例提供的显示面板100。图12实施例仅以手机为例，对显示装置1000进行说明，可以理解的是，本申请实施例提供的显示装置，可以是可穿戴产品、电脑、电视、车载显示装置等其他具有显示功能的显示装置，本申请对此不作具体限制。本申请实施例提供的显示装置，具有本申请实施例提供的显示面板的有益效果，具体可以参考上述各实施例对于显示面板的具体说明，本实施例在此不再赘述。

[0088] 依照本申请如上文所述的实施例，这些实施例并没有详尽叙述所有的细节，也不限制该申请仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本申请的原理和实际应用，从而使所属技术领域技术人员能很好地利用本申请以及在本申请基础上的修改使用。本申请仅受权利要求书及其全部范围和等效物的限制。