高速缓存内容寻址存储器和存储芯片封装结构

摘要

本发明提供一种高速缓存内容寻址存储器和存储芯片封装结构，高速缓存内容寻址存储器包括三态内容寻址存储器、封装层和动态随机存储器裸芯；各所述动态随机存储器裸芯堆叠设置，各所述动态随机存储器裸芯堆叠形成堆叠存储器；所述三态内容寻址存储器与所述堆叠存储器中的一所述动态随机存储器裸芯电性连接；所述三态内容寻址存储器与所述封装层电性连接，所述堆叠存储器中的一所述动态随机存储器裸芯与所述封装层电性连接。通过将三态内容寻址存储器和至少两个动态随机存储器裸芯封装于高速缓存内容寻址存储器内，能够有效提高存储器的存储和读取速度，并且有效提高了容量。

权利要求

1.一种高速缓存内容寻址存储器，其特征在于，包括：三态内容寻址存储器、封装层和至少两个动态随机存储器裸芯；

各所述动态随机存储器裸芯堆叠设置，各所述动态随机存储器裸芯堆叠形成堆叠存储器，且各所述动态随机存储器裸芯依次电性连接；

所述三态内容寻址存储器与所述堆叠存储器中的一所述动态随机存储器裸芯电性连接；

所述三态内容寻址存储器与所述封装层电性连接，所述堆叠存储器中的一所述动态随机存储器裸芯与所述封装层电性连接，所述封装层设置有用于与外部电性连接的连接凸块。

2.根据权利要求1所述的高速缓存内容寻址存储器，其特征在于，还包括逻辑裸芯，所述封装层为第一中介层；

所述三态内容寻址存储器与所述第一中介层电性连接；

所述逻辑裸芯设置于所述堆叠存储器与所述第一中介层之间，所述堆叠存储器中的最靠近所述第一中介层的一所述动态随机存储器裸芯通过所述逻辑裸芯与所述第一中介层电性连接。

3.根据权利要求2所述的高速缓存内容寻址存储器，其特征在于，所述三态内容寻址存储器与所述逻辑裸芯通过设置于所述第一中介层上的总线电性连接。

4.根据权利要求2所述的高速缓存内容寻址存储器，其特征在于，所述三态内容寻址存储器通过第一微凸块与所述第一中介层电性连接，所述逻辑裸芯通过第二微凸块与所述第一中介层电性连接。

5.根据权利要求1所述的高速缓存内容寻址存储器，其特征在于，所述封装层内集成有逻辑裸芯；

所述堆叠存储器中的最靠近所述封装层的一所述动态随机存储器裸芯通过第三微凸块与所述封装层电性连接；

所述三态内容寻址存储器通过第四微凸块与所述封装层电性连接。

6.根据权利要求5所述的高速缓存内容寻址存储器，其特征在于，所述三态内容寻址存储器与所述堆叠存储器中的最靠近所述封装层的一所述动态随机存储器裸芯通过设置于所述封装层上的总线电性连接。

7.根据权利要求1所述的高速缓存内容寻址存储器，其特征在于，所述封装层为逻辑裸芯；

所述三态内容寻址存储器与所述堆叠存储器堆叠设置；

所述三态内容寻址存储器的位置被设置为：所述三态内容寻址存储器设置于所述堆叠存储器远离所述逻辑裸芯的一侧，所述三态内容寻址存储器与所述堆叠存储器中最远离所述逻辑裸芯的一所述动态随机存储器裸芯电性连接，所述堆叠存储器中最靠近所述逻辑裸芯的一所述动态随机存储器裸芯与所述逻辑裸芯电性连接；

或，所述三态内容寻址存储器设置于所述堆叠存储器与所述逻辑裸芯之间，所述堆叠存储器中最靠近所述逻辑裸芯的一所述动态随机存储器裸芯通过所述三态内容寻址存储器与所述逻辑裸芯连接。

8.根据权利要求7所述的高速缓存内容寻址存储器，其特征在于，所述三态内容寻址存储器设置于所述堆叠存储器远离所述逻辑裸芯的一侧，所述三态内容寻址存储器与所述堆叠存储器中最远离所述逻辑裸芯的一所述动态随机存储器裸芯采用TSV电性连接，逻辑裸芯动态随机存储器裸芯逻辑裸芯所述堆叠存储器中最靠近所述逻辑裸芯的一所述动态随机存储器裸芯与所述逻辑裸芯通过第五微凸块电性连接。

9.一种存储芯片封装结构，包括处理器和第二中介层，其特征在于，还包括权利要求1‑

8任一项中所述的高速缓存内容寻址存储器，所述高速缓存内容寻址存储器的所述封装层的所述连接凸块与所述第二中介层电性连接，所述处理器与所述第二中介层电性连接。

10.根据权利要求9所述的存储芯片封装结构，其特征在于，还包括封装基板，所述高速缓存内容寻址存储器与处理器设置于所述第二中介层的第一面，所述第二中介层的第二面与所述封装基板电性连接。

说明书

高速缓存内容寻址存储器和存储芯片封装结构

技术领域

[0001] 本发明涉及存储半导体技术领域，特别涉及一种高速缓存内容寻址存储器和存储芯片封装结构。

背景技术

[0002] TCAM (ternary content addressable memory)是一种三态内容寻址存储器，主要用于快速查找ACL（Access Control Lists，访问控制列表）、路由等表项。使用基于硬件
的TCAM查找法进行查找时，整个表项空间的所有数据在同一时刻被查询，查找速度不受表
项空间数据大小影响，每个时钟周期完成一次查找，平均查找速度是基于SRAM（Static 
Random‑Access Memory，静态随机存取存储器）算法查找的6倍，最坏情况下，能达到128倍。

[0003] 目前TCAM的主要有基于硬件的TCAM和基于SRAM存储软件模拟两种方式实现。

[0004] 硬件TCAM存储器是从CAM (content addressable memory)的基础上发展而来的。一般的CAM存储器中每个bit位的状态只有两个，“0”或“1”，而TCAM中每个bit位有三种状
态，除掉“0”和“1”外，还有一个“don’t care”状态，所以称为“三态”，它是通过掩码来实现
的，正是TCAM的这个第三种状态特征使其既能进行精确匹配查找，又能进行模糊匹配查找。

[0005] 每一个硬件TCAM存储单元包含2个SRAM单元和比较电路。与SRAM相比存储密度很低，在相同芯片面积前提下，TCAM容量远小于SRAM容量。因此TCAM成本和功耗是普通SRAM的
数十倍，且无法做到较大的存储容量。

发明内容

[0006] 基于此，有必要针对上述技术问题，提供一种高速缓存内容寻址存储器和存储芯片封装结构。

[0007] 一种高速缓存内容寻址存储器，包括：三态内容寻址存储器、封装层和至少两个动态随机存储器裸芯；

[0008] 各所述动态随机存储器裸芯堆叠设置，各所述动态随机存储器裸芯堆叠形成堆叠存储器，且各所述动态随机存储器裸芯依次电性连接；

[0009] 所述三态内容寻址存储器与所述堆叠存储器中的一所述动态随机存储器裸芯电性连接；

[0010] 所述三态内容寻址存储器与所述封装层电性连接，所述堆叠存储器中的一所述动态随机存储器裸芯与所述封装层电性连接，所述封装层设置有用于与外部电性连接的连接
凸块。

[0011] 在其中一个实施例中，还包括逻辑裸芯，所述封装层为第一中介层；

[0012] 所述三态内容寻址存储器与所述第一中介层电性连接；

[0013] 所述逻辑裸芯设置于所述堆叠存储器与所述第一中介层之间，所述堆叠存储器中的最靠近所述第一中介层的一所述动态随机存储器裸芯通过所述逻辑裸芯与所述第一中
介层电性连接。

[0014] 在其中一个实施例中，所述三态内容寻址存储器与所述逻辑裸芯通过设置于所述第一中介层上的总线电性连接。

[0015] 在其中一个实施例中，所述三态内容寻址存储器通过第一微凸块与所述第一中介层电性连接，所述逻辑裸芯通过第二微凸块与所述第一中介层电性连接。

[0016] 在其中一个实施例中，所述封装层内集成有逻辑裸芯；

[0017] 所述堆叠存储器中的最靠近所述封装层的一所述动态随机存储器裸芯通过第三微凸块与所述封装层电性连接；

[0018] 所述三态内容寻址存储器通过第四微凸块与所述封装层电性连接。

[0019] 在其中一个实施例中，所述三态内容寻址存储器与所述堆叠存储器中的最靠近所述封装层的一所述动态随机存储器裸芯通过设置于所述封装层上的总线电性连接。

[0020] 在其中一个实施例中，所述封装层为逻辑裸芯；

[0021] 所述三态内容寻址存储器与所述堆叠存储器堆叠设置；

[0022] 所述三态内容寻址存储器的位置被设置为：

[0023] 所述三态内容寻址存储器设置于所述堆叠存储器远离所述逻辑裸芯的一侧，所述三态内容寻址存储器与所述堆叠存储器中最远离所述逻辑裸芯的一所述动态随机存储器
裸芯电性连接，所述堆叠存储器中最靠近所述逻辑裸芯的一所述动态随机存储器裸芯与所
述逻辑裸芯电性连接；

[0024] 或，所述三态内容寻址存储器设置于所述堆叠存储器与所述逻辑裸芯之间，所述堆叠存储器中最靠近所述逻辑裸芯的一所述动态随机存储器裸芯通过所述三态内容寻址
存储器与所述逻辑裸芯连接。

[0025] 在其中一个实施例中，所述三态内容寻址存储器设置于所述堆叠存储器远离所述逻辑裸芯的一侧，所述三态内容寻址存储器与所述堆叠存储器中最远离所述逻辑裸芯的一
所述动态随机存储器裸芯采用TSV电性连接，逻辑裸芯动态随机存储器裸芯逻辑裸芯所述
堆叠存储器中最靠近所述逻辑裸芯的一所述动态随机存储器裸芯与所述逻辑裸芯通过第
五微凸块电性连接。

[0026] 一种存储芯片封装结构，包括处理器和第二中介层，其特征在于，还包括上述任一实施例中所述的高速缓存内容寻址存储器，所述高速缓存内容寻址存储器的所述封装层的
所述连接凸块与所述第二中介层电性连接，所述处理器与所述第二中介层电性连接。

[0027] 在其中一个实施例中，还包括封装基板，所述高速缓存内容寻址存储器与处理器设置于所述第二中介层的第一面，所述第二中介层的第二面与所述封装基板电性连接。

[0028] 上述高速缓存内容寻址存储器和存储芯片封装结构，通过将三态内容寻址存储器和至少两个动态随机存储器裸芯封装于高速缓存内容寻址存储器内，能够有效提高存储器
的存储和读取速度，并且有效提高了容量。

附图说明

[0029] 图1为一个实施例中的存储芯片封装结构的结构示意图；

[0030] 图2为一个实施例中的高速缓存内容寻址存储器的结构示意图；

[0031] 图3为另一个实施例中的高速缓存内容寻址存储器的结构示意图；

[0032] 图4为又一个实施例中的高速缓存内容寻址存储器的结构示意图。

具体实施方式

[0033] 为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不
用于限定本申请。

[0034] 需要说明的是，当元件被称为“固定于”、“设置于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是
直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平
的”、“左”、“右”以及类似的表述只是为了说明的目的，并不表示是唯一的实施方式。

[0035] 实施例一

[0036] 本实施例中，如图1和图2所示，提供一种存储芯片封装结构，包括高速缓存内容寻址存储器102、处理器101和第二中介层108，所述高速缓存内容寻址存储器102的所述封装
层的所述连接凸块与所述第二中介层108电性连接，所述处理器101与所述第二中介层108
电性连接。

[0037] 本实施例中，该处理器101为CPU（central processing unit，中央处理器101）、GPU（graphics processing unit，图形处理器101）、FPGA（Field Programmable Gate 
Array，现场可编程逻辑门阵列）、ASIC（Application SpecificIntegrated Circuit，专用
集成电路）、SoC（System on Chip，系统级芯片）中的任一种，一个实施例中，处理器101为
CPU，一个实施例中，该处理器101为GPU，一个实施例中，该处理器101为ASIC，一个实施例
中，该处理器101为FPGA。

[0038] 本实施例中，第二中介层108为重布线中介层（RDL，Redistribution Layer），第二中介层108用于连接处理器101与高速缓存内容寻址存储器102，并且还用于与外部的器件
连接。

[0039] 本实施例中，所述高速缓存内容寻址存储器102的所述封装层的所述连接凸块为微凸块（Micro Bump），高速缓存内容寻址存储器102和处理器101均设置于第二中介层108
的一面，且高速缓存内容寻址存储器102和处理器101分别通过多个微凸块110与第二中介
层108电性连接，第二中介层108的另一面与封装基板109连接。应该理解的是，高速缓存内
容寻址存储器102以及处理器101与第二中介层108之间的连接，可以采用的flip‑chip 
bump（焊球倒装片封装）技术，比如controlled collapse chip connection（可控塌陷芯片
连接）或者chip connection实现。

[0040] 在一个实施例中，存储芯片封装结构还包括封装基板109，所述高速缓存内容寻址存储器102与处理器101设置于所述第二中介层108的第一面，所述第二中介层108的第二面
与所述封装基板109电性连接。

[0041] 本实施例中，封装基板109用于与存储芯片封装结构的外部的器件连接，第二中介层108的第二面通过微凸块111与封装基板109电性连接。这样，可将高速缓存内容寻址存储
器102、处理器101和第二中介层108封装起来，形成存储芯片封装结构，该存储芯片封装结
构通过封装基板109与外部的元器件电性连接。具体地，封装基板109背向第二中介层108的
一面设置有用于与外部连接的微凸块112。此外，本实施例中，第二中介层108与封装基板
109之间的连接，可以采用的flip‑chip bump（焊球倒装片封装）技术，比如controlled 
collapse chip connection（可控塌陷芯片连接）或者chip connection实现。

[0042] 在一个实施例中，如图2所示，高速缓存内容寻址存储器102包括三态内容寻址存储器105、封装层106和至少两个动态随机存储器裸芯103；各所述动态随机存储器裸芯103
堆叠设置，各所述动态随机存储器裸芯103堆叠形成堆叠存储器，且各所述动态随机存储器
裸芯103依次电性连接；所述三态内容寻址存储器105与所述堆叠存储器中的一所述动态随
机存储器裸芯103电性连接；所述三态内容寻址存储器105与所述封装层106电性连接，所述
堆叠存储器中的一所述动态随机存储器裸芯103与所述封装层106电性连接，所述封装层
106设置有用于与外部电性连接的连接凸块。

[0043] 本实施例中，所述高速缓存内容寻址存储器102也可以称为混合高速缓存内容寻址存储器，包括三态内容寻址存储器105和动态随机存储器裸芯103两种存储器，三态内容
寻址存储器105即为TCAM，各实施例中，三态内容寻址存储器105为TCAM裸芯，动态随机存储
器裸芯103为动态随机存取存储器裸芯，动态随机存储器裸芯103为DRAM裸芯。动态随机存
储器裸芯103堆叠后形成的堆叠存储器为HBM（High Bandwidth Memory，高带宽存储器）。

[0044] 本实施例中，高速缓存内容寻址存储器102还包括封装壳体，封装壳体与封装层106连接，封装壳体和封装层106的内侧形成封装腔体，封装壳体将三态内容寻址存储器105
以及各动态随机存储器裸芯103封装于封装腔体内，且三态内容寻址存储器105以及各动态
随机存储器裸芯103通过封装层106与外部的元件连接，即三态内容寻址存储器105以及各
动态随机存储器裸芯103通过封装层106与第二中介层108电性连接，使得三态内容寻址存
储器105以及各动态随机存储器裸芯103能够与处理器101电性连接。

[0045] 本实施例中，各动态随机存储器裸芯103依次堆叠于封装层106上，并且依次电性连接形成堆叠存储器，该堆叠存储器中最靠近封装层106的一个动态随机存储器裸芯103与
所述封装层106电性连接。高速缓存内容寻址存储器102可以是与动态随机存储器裸芯103
堆叠，也可以与堆叠存储器设置于封装层106的背向第二中介层108的一面上。

[0046] 上述实施例中，通过将三态内容寻址存储器105和至少两个动态随机存储器裸芯103封装于高速缓存内容寻址存储器102内，能够有效提高存储器的存储和读取速度，并且
有效提高了容量，解决了仿真器的容量问题。

[0047] 在一个实施例中，高速缓存内容寻址存储器102还包括逻辑裸芯104，所述封装层106为第一中介层；所述三态内容寻址存储器105与所述第一中介层电性连接；所述逻辑裸
芯104设置于所述堆叠存储器与所述第一中介层之间，所述堆叠存储器中的最靠近所述第
一中介层的一所述动态随机存储器裸芯103通过所述逻辑裸芯104与所述第一中介层电性
连接。

[0048] 本实施例中，高速缓存内容寻址存储器102为TCAM裸芯，第一中介层为重布线中介层，各动态随机存储器裸芯103为DRAM裸芯，各动态随机存储器裸芯103之间采用TSV
（Through ‑Silicon‑Via，硅穿孔技术）实现电性连接，逻辑裸芯104为动态随机存储器裸芯
103的逻辑裸芯，用于执行动态随机存储器裸芯103的管理任务。具体地，逻辑裸芯104与堆
叠存储器中堆叠在最底层的动态随机存储器裸芯103采用TSV实现连接。

[0049] 逻辑裸芯104通过与堆叠存储器中堆叠在最底层的动态随机存储器裸芯103的电性连接，实现与各动态随机存储器裸芯103的连接，进而实现对各动态随机存储器裸芯103
的存储管理，而逻辑裸芯104与第一中介层电性连接，进而使得各动态随机存储器裸芯103
能够通过第一中介层与外部的元件实现电性连接。

[0050] 在一个实施例中，所述三态内容寻址存储器105与所述逻辑裸芯104通过设置于所述第一中介层上的总线107电性连接。

[0051] 本实施例中，第一中介层设置有布线槽，总线107设置于布线槽内，该总线107为I/O（Input/Output，输入/输出）总线，该I/O总线包括多条数据线以及一条或多条控制和地址
线，逻辑裸芯104通过该总线107与三态内容寻址存储器105电性连接。这样，该三态内容寻
址存储器105即可通过总线107实现与逻辑裸芯104的通信，实现三态内容寻址存储器105与
动态随机存储器裸芯103的通信。

[0052] 本实施例中，所述三态内容寻址存储器105通过第一微凸块与所述第一中介层电性连接，所述逻辑裸芯104通过第二微凸块与所述第一中介层电性连接。

[0053] 本实施例中，如图2所示，三态内容寻址存储器105和逻辑裸芯104分别通过微凸块113与第一中介层电性连接，从而实现与外部的元器件的通信。封装层设置有微凸块110，用
于与第二中介层108电性连接。

[0054] 在一个实施例中，如图3所示，所述封装层106内集成有逻辑裸芯；所述堆叠存储器中的最靠近所述封装层106的一所述动态随机存储器裸芯103通过第三微凸块与所述封装
层106电性连接；所述三态内容寻址存储器105通过第四微凸块与所述封装层106电性连接。

[0055] 本实施例中，堆叠存储器中的最靠近封装层106的一所述动态随机存储器裸芯103以及三态内容寻址存储器105分别通过微凸块113与封装层106电性连接。本实施例中与上
述实施例中不同在于，封装层106内封装有逻辑裸芯，该逻辑裸芯即为动态随机存储器裸芯
103的逻辑裸芯，该逻辑裸芯集成了集成了HBM控制器、搜索引擎和同步引擎。具体地，搜索
引擎接收来自外部的处理器101的搜索任务进行任务调度，如搜索引擎在缓冲器中没有找
到匹配搜索关键字的规则，则查询TCAM仿真器；同步引擎计数TCAM缓存中未匹配关键字次
数，根据规则将仿真器里保存的相应规则同步到TCAM中。

[0056] 本实施例中，通过将逻辑裸芯集成于封装层106内，能够有效精简高速缓存内容寻址存储器102的结构，使得高速缓存内容寻址存储器102体积更小。

[0057] 在一个实施例中，所述三态内容寻址存储器105与所述堆叠存储器中的最靠近所述封装层106的一所述动态随机存储器裸芯103通过设置于所述封装层106上的总线107电
性连接。

[0058] 本实施例中，该总线107为I/O总线，该I/O总线包括多条数据线以及一条或多条控制和地址线，位于堆叠存储器中最底层的动态随机存储器裸芯103通过该总线107与三态内
容寻址存储器105电性连接，从而实现三态内容寻址存储器105与动态随机存储器裸芯103
的通信。

[0059] 在一个实施例中，如图4所示，所述封装层106为逻辑裸芯；所述三态内容寻址存储器105与所述堆叠存储器堆叠设置；所述三态内容寻址存储器105设置于所述堆叠存储器远
离所述逻辑裸芯的一侧，所述三态内容寻址存储器105与所述堆叠存储器中最远离所述逻
辑裸芯的一所述动态随机存储器裸芯103电性连接，所述堆叠存储器中最靠近所述逻辑裸
芯的一所述动态随机存储器裸芯103与所述逻辑裸芯电性连接。

[0060] 本实施例中，采用3D封装，逻辑裸芯作为封装层106，不仅用于对堆叠存储器中的各动态随机存储器裸芯103进行管理，还用于连接高速缓存内容寻址存储器102的外部的元
件，这样，能够进一步精简高速缓存内容寻址存储器102的结构。此外，三态内容寻址存储器
105作为TCAM裸芯与堆叠存储器堆叠，三态内容寻址存储器105堆叠于堆叠存储器的顶部，
三态内容寻址存储器105与堆叠存储器的顶部的动态随机存储器裸芯103连接，堆叠存储器
的底部的动态随机存储器裸芯103与逻辑裸芯连接。

[0061] 本实施例中，所述三态内容寻址存储器设置于所述堆叠存储器远离所述逻辑裸芯的一侧，所述三态内容寻址存储器与所述堆叠存储器中最远离所述逻辑裸芯的一所述动态
随机存储器裸芯采用TSV电性连接，所述堆叠存储器中最靠近所述逻辑裸芯的一所述动态
随机存储器裸芯与所述逻辑裸芯通过第五微凸块电性连接。

[0062] 本实施例中，TSV能够使芯片在三维方向堆叠的密度最大，外形尺寸最小，并且大大改善芯片速度和低功耗的性能，从而有效提高高速缓存内容寻址存储器102的速度和降
低功耗。

[0063] 本实施例中，三态内容寻址存储器105与堆叠存储器的顶部的动态随机存储器裸芯103通过TSV连接，堆叠存储器的底部的动态随机存储器裸芯103与逻辑裸芯通过微凸块
113连接，这样，即实现了三态内容寻址存储器105与动态随机存储器裸芯103的连接，并且
使得动态随机存储器裸芯103以及三态内容寻址存储器105能够通过该逻辑裸芯与外部的
元件连接。

[0064] 本实施例中，通过将三态内容寻址存储器105与堆叠存储器堆叠，并且将封装层106作为逻辑裸芯，能够进一步减小高速缓存内容寻址存储器的体积。

[0065] 在一个实施例中，所述封装层为逻辑裸芯；所述三态内容寻址存储器与所述堆叠存储器堆叠设置；所述三态内容寻址存储器设置于所述堆叠存储器与所述逻辑裸芯之间，
所述堆叠存储器中最靠近所述逻辑裸芯的一所述动态随机存储器裸芯通过所述三态内容
寻址存储器与所述逻辑裸芯连接。

[0066] 本实施例中，逻辑裸芯作为封装层，不仅用于对堆叠存储器中的各动态随机存储器裸芯进行管理，还用于连接高速缓存内容寻址存储器的外部的元件。此外，三态内容寻址
存储器设置于堆叠存储器的底部以及逻辑裸芯之间，三态内容寻址存储器与堆叠存储器的
底部的动态随机存储器裸芯通过TSV连接，并且三态内容寻址存储器与逻辑裸芯通过微凸
块连接，从而使得堆叠存储器中的各动态随机存储器裸芯实现与逻辑裸芯的连接。

[0067] 在其他的实施例中，所述封装层为逻辑裸芯；三态内容寻址存储器位于所述堆叠存储器中任意两个动态随机存储器裸芯之间，且三态内容寻址存储器与两个动态随机存储
器裸芯连接，堆叠存储器中最靠近所述逻辑裸芯的一所述动态随机存储器裸芯与所述逻辑
裸芯电性连接。

[0068] 具体地，本实施例中，三态内容寻址存储器位于所述堆叠存储器中任意两个动态随机存储器裸芯之间，且三态内容寻址存储器与两个动态随机存储器裸芯分别通过TSV连
接，堆叠存储器中的底部的动态随机存储器裸芯与逻辑裸芯通过微凸块电性连接。

[0069] 实施例二

[0070] 本实施例中，提供一种混合高速缓存内容寻址存储器，该存储器包括高带宽存储器HBM，其中存储除硬件TCAM所存表项以外的查找规则表项，其上有基于DRAM的TCAM仿真
器；

[0071] 硬件TCAM存储器，其中存储部分高频查找规则表项，作为缓存器；

[0072] HBM和TCAM封装在同一芯片中，HBM 和TCAM布置在同一硅中介层上；

[0073] 搜索引擎在TCAM仿真器和TCAM中间进行任务调度，如搜索引擎在缓冲器中没有找到匹配搜索关键字的规则，则查询TCAM仿真器；

[0074] 同步引擎计数TCAM缓存中未匹配关键字次数，根据规则将仿真器里保存的相应规则同步到TCAM中。

[0075] 如图1所示，图中101为处理器，如CPU/GPU/FPGA/ASIC/SoC等，102为混合高速缓存内容寻址存储器；

[0076] 101与102通过微凸块110与中介层108电连接；

[0077] 109为封装基板，其下电连接件112，如solder ball；

[0078] 110、111可以采用适合的flip‑chip  bump（焊球倒装片封装）技术，比如controlled collapse chip connection（可控塌陷芯片连接） (C4)或者chip connection
（C2），112为微凸块（micro bump）用于连接到其下中介层。

[0079] 实例1：

[0080] 如图2所示，其为102内部图，其中103为堆叠DRAM裸芯，104为逻辑裸芯，执行DDR存储器管理任务，105为TCAM裸芯，104和105通过微凸块（micro bump）与中介层106电连接，
105通过I/O总线107电连接到104 ，I/O总线可以通过中介层106，I/O总线107包含多条数据
线，一条或多条控制和地址线；106中集成了搜索引擎和同步引擎。

[0081] 实例2：

[0082] 如图3所示，与实例1不同，106不是中介层，而是集成了HBM控制器、搜索引擎、同步引擎的逻辑裸芯。

[0083] 实例3:

[0084] 如图4所示，本实施例中，采用3D封装，TCAM105可置于HBM DRAM 裸芯之上，或者DRAM裸芯和逻辑裸芯106中间，裸芯中间采用TSV硅穿孔技术连接。

[0085] 以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛
盾，都应当认为是本说明书记载的范围。

[0086] 以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来
说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护
范围。因此，本申请专利的保护范围应以所附权利要求为准。