基于LPF的电荷双向补偿电路转让专利

申请号 : CN202110770058.4

文献号 : CN113467564B

文献日 :

基本信息:

PDF:

法律信息:

相似专利:

发明人 : 杨红伟李杰

申请人 : 思瑞浦微电子科技(苏州)股份有限公司

摘要 :

本发明揭示了一种基于LPF的电荷双向补偿电路,所述电路包括:LPF,包括连接于VREF节点和VREF_RC节点之间的滤波电阻Rlpf、连接于VREF_RC节点和基准电位之间的滤波电容Clpf、及与滤波电容Clpf并联的负载;控制单元,用于根据负载的变化产生控制信号;第一电荷补偿单元,与VREF节点和VREF_RC节点电性连接,且与控制单元电性连接;第二电荷补偿单元,与VREF节点和VREF_RC节点电性连接,且与第一电荷补偿单元电性连接;所述第一电荷补偿单元和第二电荷补偿单元用于在负载变化时补偿电荷,以使VREF_RC节点的电压等于VREF节点的电压。本发明通过检测应用电路的负载的变化,及时快速补充LPF中VREF_RC的电荷,使VREF_RC和VREF电压保持一致,从而使应用电路输出电压保持稳定。

权利要求 :

1.一种基于LPF的电荷双向补偿电路,其特征在于,所述电路包括:

LPF,包括连接于VREF节点和VREF_RC节点之间的滤波电阻Rlpf、连接于VREF_RC节点和基准电位之间的滤波电容Clpf、及与滤波电容Clpf并联的负载;

控制单元,用于根据负载的变化产生控制信号;

第一电荷补偿单元,与VREF节点和VREF_RC节点电性连接,且与控制单元电性连接;

第二电荷补偿单元,与VREF节点和VREF_RC节点电性连接,且与第一电荷补偿单元电性连接;

所述第一电荷补偿单元和第二电荷补偿单元用于在负载变化时补偿电荷,以使VREF_RC节点的电压等于VREF节点的电压;

所述第一电荷补偿单元包括第一PMOS管、第一电阻、第一电容、第二偏置电流源、第三NMOS管及第四NMOS管,第一电荷补偿单元用于在负载减小时补偿电荷,以使VREF_RC节点的电压等于VREF节点的电压,其中:第一PMOS管的源极与VREF_RC节点相连,漏极和背体与VREF节点相连,栅极与第一电容的第一端相连,第二偏置电流源电性连接于第一电容的第二端和电源电压之间,第一电阻电性连接于VGPC节点和VGP1节点之间,VGP1节点为第一PMOS管的栅极和第一电容的第一端之间的节点,第二偏置电流源和第一电容的第二端之间的节点为VB1节点;

第三NMOS管的栅极与控制信号相连,源极和背体分别与基准电位相连,漏极与VB1节点相连;

第四NMOS管的栅极与第四NMOS管的漏极相连,源极和背体分别与基准电位相连,漏极与VB1节点相连;

所述第二电荷补偿单元包括第二PMOS管、第二电阻、第二电容、第三偏置电流源、第五NMOS管及第六NMOS管,第二电荷补偿单元用于在负载增大时补偿电荷,以使VREF_RC节点的电压等于VREF节点的电压,其中:第二PMOS管的源极与VREF_RC节点相连,漏极和背体与VREF节点相连,栅极与第二电容的第一端相连,第三偏置电流源电性连接于第二电容的第二端和电源电压之间,第二电阻电性连接于VGPC节点和VGP2节点之间,VGP2节点为第二PMOS管的栅极和第二电容的第一端之间的节点,第三偏置电流源和第二电容的第二端之间的节点为VB2节点;

第五NMOS管的栅极与VB1节点相连,源极和背体分别与基准电位相连,漏极与VB2节点相连;

第六NMOS管的栅极与第六NMOS管的漏极相连,源极和背体分别与基准电位相连,漏极与VB2节点相连;

所述电路包括:

初始状态,VGPC节点的电压大于VREF节点的电压,第一PMOS管和第二PMOS管均关闭,VB0为高电压,VB1为低电压;

第一状态,负载增大时,VB0为低电压,VB1为一偏置电压,VB2被拉低,VGP2变低,第二PMOS管瞬间导通,电流由VREF节点流向VREF_RC节点,避免负载增大引起VREF_RC电压的下降;

第二状态,负载减小时,VB0为高电压,VB1为低电压,VGP1变低,第一PMOS管瞬间导通,电流由VREF_RC节点流向VREF节点,避免负载减小引起VREF_RC电压的升高。

2.根据权利要求1所述的基于LPF的电荷双向补偿电路,其特征在于,所述控制单元包括第一偏置电流源、动态电流源、第一NMOS管及第二NMOS管,控制单元用于根据负载的变化产生控制信号。

3.根据权利要求2所述的基于LPF的电荷双向补偿电路,其特征在于,所述控制单元中:动态电流源电性连接于电源电压和第一NMOS管的漏极之间,第一偏置电流源电性连接于电源电压和第二NMOS管的漏极之间;

第一NMOS管和第二NMOS管形成电流镜,第一NMOS管的栅极和第二NMOS管的栅极相连,第一NMOS管的源极和背体、第二NMOS管的源极和背体分别与基准电位相连,第一NMOS管的栅极和第一NMOS管的漏极相连;

第一偏置电流源和第二NMOS管的漏极之间节点为VB0节点,VB0节点的电压即控制单元产生的控制信号。

4.根据权利要求1所述的基于LPF的电荷双向补偿电路,其特征在于,所述第一电荷补偿单元还包括第三电阻,第三电阻电性连接于VB1节点与第四NMOS管的漏极之间。

5.根据权利要求1所述的基于LPF的电荷双向补偿电路,其特征在于,所述第二电荷补偿单元还包括第四电阻,第四电阻电性连接于VB2节点与第六NMOS管的漏极之间。

6.根据权利要求2所述的基于LPF的电荷双向补偿电路,其特征在于,所述第一偏置电流源、第二偏置电流源、第三偏置电流源的偏置电流均为Ib,动态电流源的电流为Id,且Id=0~Ib。

7.根据权利要求6所述的基于LPF的电荷双向补偿电路,其特征在于,所述第一NMOS管和第二NMOS管的尺寸比为2:1,第三NMOS管和第四NMOS管的尺寸比、第五NMOS管和第六NMOS管的尺寸比均为4:1;第一电阻和第二电阻的阻值相等,第一电容和第二电容的容值相等。

8.根据权利要求7所述的基于LPF的电荷双向补偿电路,其特征在于,所述电路初始状态下Id=0;第一状态下Id由0变为Ib;第二状态下Id变为0。

说明书 :

基于LPF的电荷双向补偿电路

技术领域

[0001] 本发明属于低通滤波器技术领域,具体涉及一种基于LPF的电荷双向补偿电路。

背景技术

[0002] 参图1所示为现有技术中LPF(低通滤波器)的电路原理图,其中Rlpf和Clpf分别为滤波电阻和滤波电容,CL为负载电容。
[0003] 现有技术中仅在启动时打开快速启动开关,使VREF_RC尽快达到VREF的值。CL变大时,VREF_RC会变低;CL变小时,VREF_RC会变高。因Rlpf很大,由CL引起的VREF_RC电压变化需要经过很长时间(几百ms)才可以通过VREF补充好,应用电路输出电压会因为VREF_RC的改变而发生较大变化。
[0004] 因此,针对上述技术问题,有必要提供一种基于LPF的电荷双向补偿电路。

发明内容

[0005] 本发明的目的在于提供一种基于LPF的电荷双向补偿电路,从而实现低通滤波器的电荷双向补偿。
[0006] 为了实现上述目的,本发明一实施例提供的技术方案如下:
[0007] 一种基于LPF的电荷双向补偿电路,所述电路包括:
[0008] LPF,包括连接于VREF节点和VREF_RC节点之间的滤波电阻Rlpf、连接于VREF_RC节点和基准电位之间的滤波电容Clpf、及与滤波电容Clpf并联的负载;
[0009] 控制单元,用于根据负载的变化产生控制信号;
[0010] 第一电荷补偿单元,与VREF节点和VREF_RC节点电性连接,且与控制单元电性连接;
[0011] 第二电荷补偿单元,与VREF节点和VREF_RC节点电性连接,且与第一电荷补偿单元电性连接;
[0012] 所述第一电荷补偿单元和第二电荷补偿单元用于在负载变化时补偿电荷,以使VREF_RC节点的电压等于VREF节点的电压。
[0013] 一实施例中,所述控制单元包括第一偏置电流源、动态电流源、第一NMOS管及第二NMOS管,控制单元用于根据负载的变化产生控制信号。
[0014] 一实施例中,所述控制单元中:
[0015] 动态电流源电性连接于电源电压和第一NMOS管的漏极之间,第一偏置电流源电性连接于电源电压和第二NMOS管的漏极之间;
[0016] 第一NMOS管和第二NMOS管形成电流镜,第一NMOS管的栅极和第二NMOS管的栅极相连,第一NMOS管的源极和背体、第二NMOS管的源极和背体分别与基准电位相连,第一NMOS管的栅极和第一NMOS管的漏极相连;
[0017] 第一偏置电流源和第二NMOS管的漏极之间节点为VB0节点,VB0节点的电压即控制单元产生的控制信号。
[0018] 一实施例中,所述第一电荷补偿单元包括第一PMOS管、第一电阻、第一电容、第二偏置电流源、第三NMOS管及第四NMOS管,第一电荷补偿单元用于在负载减小时补偿电荷,以使VREF_RC节点的电压等于VREF节点的电压,其中:
[0019] 第一PMOS管的源极与VREF_RC节点相连,漏极和背体与VREF节点相连,栅极与第一电容的第一端相连,第二偏置电流源电性连接于第一电容的第二端和电源电压之间,第一电阻电性连接于VGPC节点和VGP1节点之间,VGP1节点为第一PMOS管的栅极和第一电容的第一端之间的节点,第二偏置电流源和第一电容的第二端之间的节点为VB1节点;
[0020] 第三NMOS管的栅极与控制信号相连,源极和背体分别与基准电位相连,漏极与VB1节点相连;
[0021] 第四NMOS管的栅极与第四NMOS管的漏极相连,源极和背体分别与基准电位相连,漏极与VB1节点相连。
[0022] 一实施例中,所述第一电荷补偿单元还包括第三电阻,第三电阻电性连接于VB1节点与第四NMOS管的漏极之间。
[0023] 一实施例中,所述第二电荷补偿单元包括第二PMOS管、第二电阻、第二电容、第三偏置电流源、第五NMOS管及第六NMOS管,第二电荷补偿单元用于在负载增大时补偿电荷,以使VREF_RC节点的电压等于VREF节点的电压,其中:
[0024] 第二PMOS管的源极与VREF_RC节点相连,漏极和背体与VREF节点相连,栅极与第二电容的第一端相连,第三偏置电流源电性连接于第二电容的第二端和电源电压之间,第二电阻电性连接于VGPC节点和VGP2节点之间,VGP2节点为第二PMOS管的栅极和第二电容的第一端之间的节点,第三偏置电流源和第二电容的第二端之间的节点为VB2节点;
[0025] 第五NMOS管的栅极与VB1节点相连,源极和背体分别与基准电位相连,漏极与VB2节点相连;
[0026] 第六NMOS管的栅极与第六NMOS管的漏极相连,源极和背体分别与基准电位相连,漏极与VB2节点相连。
[0027] 一实施例中,所述第二电荷补偿单元还包括第四电阻,第四电阻电性连接于VB2节点与第六NMOS管的漏极之间。
[0028] 一实施例中,所述第一偏置电流源、第二偏置电流源、第三偏置电流源的偏置电流均为Ib,动态电流源的电流为Id,且Id=0~Ib。
[0029] 一实施例中,所述第一NMOS管和第二NMOS管的尺寸比为2:1,第三NMOS管和第四NMOS管的尺寸比、第五NMOS管和第六NMOS管的尺寸比均为4:1;第一电阻和第二电阻的阻值相等,第一电容和第二电容的容值相等。
[0030] 一实施例中,所述电路包括:
[0031] 初始状态,VGPC节点的电压大于VREF节点的电压,第一PMOS管和第二PMOS管均关闭,Id=0,VB0为高电压,VB1为低电压;
[0032] 第一状态,负载增大时,Id由0变为Ib,VB0为低电压,VB1为一偏置电压,VB2被拉低,VGP2变低,第二PMOS管瞬间导通,电流由VREF节点流向VREF_RC节点,避免负载增大引起VREF_RC电压的下降;
[0033] 第二状态,负载减小时,Id变为0,VB0为高电压,VB1为低电压,VGP1变低,第一PMOS管瞬间导通,电流由VREF_RC节点流向VREF节点,避免负载减小引起VREF_RC电压的升高。
[0034] 与现有技术相比,本发明具有以下优点:
[0035] 本发明通过检测应用电路的负载的变化,及时快速补充LPF中VREF_RC的电荷,使VREF_RC和VREF电压保持一致,从而使应用电路输出电压保持稳定。

附图说明

[0036] 为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明中记载的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
[0037] 图1为现有技术中LPF(低通滤波器)的电路原理图;
[0038] 图2为本发明一具体实施例中基于LPF的电荷双向补偿电路的电路原理图。

具体实施方式

[0039] 以下将结合附图所示的各实施方式对本发明进行详细描述。但该等实施方式并不限制本发明,本领域的普通技术人员根据该等实施方式所做出的结构、方法、或功能上的变换均包含在本发明的保护范围内。
[0040] 参图2所示,本发明一具体实施例中公开了一种基于LPF的电荷双向补偿电路,该电路包括:
[0041] LPF(低通滤波器)10,包括连接于VREF节点和VREF_RC节点之间的滤波电阻Rlpf、连接于VREF_RC节点和基准电位之间的滤波电容Clpf、及与滤波电容Clpf并联的负载;
[0042] 控制单元20,用于根据负载的变化产生控制信号;
[0043] 第一电荷补偿单元30,与VREF节点和VREF_RC节点电性连接,且与控制单元20电性连接;
[0044] 第二电荷补偿单元40,与VREF节点和VREF_RC节点电性连接,且与第一电荷补偿单元30电性连接;
[0045] 第一电荷补偿单元30和第二电荷补偿单元40用于在负载变化时补偿电荷,以使VREF_RC节点的电压等于VREF节点的电压。
[0046] 具体地,本实施例中的负载以负载电容CL为例进行说明,在其他实施例中也可以采用其他形式的负载,此处不再一一举例进行说明。优选地,本实施例中的基准电位为地电位。
[0047] 其中,本实施例中的控制单元20包括第一偏置电流源Ib1、动态电流源Id、第一NMOS管MN1及第二NMOS管MN2,控制单元20用于根据负载的变化产生控制信号。具体地:
[0048] 动态电流源Id电性连接于电源电压和第一NMOS管MN1的漏极之间,第一偏置电流源Ib1电性连接于电源电压和第二NMOS管MN2的漏极之间;
[0049] 第一NMOS管MN1和第二NMOS管MN2形成电流镜,第一NMOS管MN1的栅极和第二NMOS管MN2的栅极相连,第一NMOS管MN1的源极和背体、第二NMOS管MN2的源极和背体分别与基准电位相连,第一NMOS管MN1的栅极和第一NMOS管MN1的漏极相连;
[0050] 第一偏置电流源Ib1和第二NMOS管MN2的漏极之间节点为VB0节点,VB0节点的电压即控制单元产生的控制信号。
[0051] 其中,本实施例中的第一电荷补偿单元30包括第一PMOS管MP1、第一电阻Riso1、第一电容Cac1、第二偏置电流源Ib2、第三NMOS管MN3、第四NMOS管MN4及第三电阻R3,第一电荷补偿单元30用于在负载减小时补偿电荷,以使VREF_RC节点的电压等于VREF节点的电压。
[0052] 具体地:
[0053] 第一PMOS管MP1的源极与VREF_RC节点相连,漏极和背体与VREF节点相连,栅极与第一电容Cac1的第一端相连,第二偏置电流源Ib2电性连接于第一电容Cac1的第二端和电源电压之间,第一电阻Riso1电性连接于VGPC节点和VGP1节点之间,VGP1节点为第一PMOS管MP1的栅极和第一电容Cac1的第一端之间的节点,第二偏置电流源Ib2和第一电容Cac1的第二端之间的节点为VB1节点;
[0054] 第三NMOS管MN3的栅极与控制信号相连,源极和背体分别与基准电位相连,漏极与VB1节点相连;
[0055] 第四NMOS管MN4的栅极与第四NMOS管MN4的漏极相连,源极和背体分别与基准电位相连,漏极接第三电阻R3后与VB1节点相连。
[0056] 其中,本实施例中的第二电荷补偿单元40包括第二PMOS管MP2、第二电阻Riso2、第二电容Cac2、第三偏置电流源Ib3、第五NMOS管MN5、第六NMOS管MN6及第四电阻R4,第二电荷补偿单元40用于在负载增大时补偿电荷,以使VREF_RC节点的电压等于VREF节点的电压。
[0057] 具体地:
[0058] 第二PMOS管MP2的源极与VREF_RC节点相连,漏极和背体与VREF节点相连,栅极与第二电容Cac2的第一端相连,第三偏置电流源Ib3电性连接于第二电容Cac2的第二端和电源电压之间,第二电阻Riso2电性连接于VGPC节点和VGP2节点之间,VGP2节点为第二PMOS管MP2的栅极和第二电容Cac2的第一端之间的节点,第三偏置电流源Ib3和第二电容Cac2的第二端之间的节点为VB2节点;
[0059] 第五NMOS管MN5的栅极与VB1节点相连,源极和背体分别与基准电位相连,漏极与VB2节点相连;
[0060] 第六NMOS管MN6的栅极与第六NMOS管MN6的漏极相连,源极和背体分别与基准电位相连,漏极接第四电阻R4后与VB2节点相连。
[0061] 本实施例的LPF(低通滤波器)中,Rlpf为G ohm级,Clpf只有几十pF,因此LPF驱动能力很弱;CL为LPF的负载,且CL随负载不同呈现大小两种值。
[0062] 第一偏置电流源Ib1、第二偏置电流源Ib2、第三偏置电流源Ib3的偏置电流均为Ib,动态电流源Id的电流为Id,且Id=0~Ib。本实施例中的偏置电流Ib=1μA,当负载变大时,Id由0变为1μA;当负载变小时,Id由1μA变为0。
[0063] 另外,本实施例中第一NMOS管MN1和第二NMOS管MN2的尺寸比为2:1,第三NMOS管MN3和第四NMOS管MN4的尺寸比、第五NMOS管MN5和第六NMOS管MN6的尺寸比均为4:1。第一电阻Riso1和第二电阻Riso2的阻值相等,第一电容Cac1和第二电容Cac2的容值相等,第三电阻R3和第四电阻R4阻值相等。
[0064] 本实施例中基于LPF的电荷双向补偿电路通过检测应用电路的负载的变化来打开MP1或MP2,及时快速补充VREF_RC的电荷,使VREF_RC和VREF电压保持一致,从而使应用电路输出电压基本保持恒定。具体的工作原理如下:
[0065] 初始状态,VGPC节点的电压大于VREF节点的电压(VGPC>VREF),第一PMOS管MP1和第二PMOS管MP2均关闭,Id=0,VB0为高电压,VB1为低电压;
[0066] 第一状态,当负载增大时,Id由0变为Ib,VB0为低电压,VB1为一偏置电压,VB2被拉低,VGP2变低,第二PMOS管MP2瞬间导通,电流由VREF节点流向VREF_RC节点,避免负载增大引起VREF_RC电压的下降;
[0067] 第二状态,当负载减小时,Id变为0,VB0为高电压,VB1为低电压,VGP1变低,第一PMOS管MP1瞬间导通,电流由VREF_RC节点流向VREF节点,避免负载减小引起VREF_RC电压的升高。
[0068] 进一步地,为了保证电荷补充顺利完成,从而VREF_RC和VREF电压保持一致,Riso1*Cac1、Riso2*Cac2的时常数要足够大。
[0069] 第三电阻R3和第四电阻R4分别设于第三NMOS管MN3和第四NMOS管的漏极,可以使得第一PMOS管MP1和第二PMOS管MP2导通时Vgs电压更大。
[0070] 上技术方案可以看出,本发明具有以下有益效果:
[0071] 本发明通过检测应用电路的负载的变化,及时快速补充LPF中VREF_RC的电荷,使VREF_RC和VREF电压保持一致,从而使应用电路输出电压保持稳定。
[0072] 对于本领域技术人员而言,显然本发明不限于上述示范性实施例的细节,而且在不背离本发明的精神或基本特征的情况下,能够以其他的具体形式实现本发明。因此,无论从哪一点来看,均应将实施例看作是示范性的,而且是非限制性的,本发明的范围由所附权利要求而不是上述说明限定,因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
[0073] 此外,应当理解,虽然本说明书按照实施例加以描述,但并非每个实施例仅包含一个独立的技术方案,说明书的这种叙述方式仅仅是为清楚起见,本领域技术人员应当将说明书作为一个整体,各实施例中的技术方案也可以经适当组合,形成本领域技术人员可以理解的其他实施方式。